RU2393628C1 - Differential amplifier with increased input resistance - Google Patents

Differential amplifier with increased input resistance Download PDF

Info

Publication number
RU2393628C1
RU2393628C1 RU2009110052/09A RU2009110052A RU2393628C1 RU 2393628 C1 RU2393628 C1 RU 2393628C1 RU 2009110052/09 A RU2009110052/09 A RU 2009110052/09A RU 2009110052 A RU2009110052 A RU 2009110052A RU 2393628 C1 RU2393628 C1 RU 2393628C1
Authority
RU
Russia
Prior art keywords
input
additional
transistor
auxiliary
output
Prior art date
Application number
RU2009110052/09A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
Даниил Николаевич Конев (RU)
Даниил Николаевич Конев
Александр Игоревич Серебряков (RU)
Александр Игоревич Серебряков
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") filed Critical Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority to RU2009110052/09A priority Critical patent/RU2393628C1/en
Application granted granted Critical
Publication of RU2393628C1 publication Critical patent/RU2393628C1/en

Links

Images

Abstract

FIELD: radio engineering.
SUBSTANCE: invention may be used as device for amplification of analog sensor signals with high internal resistance, in structure of analog microchips of various functional purpose (for instance, operational amplifiers (OA), broadband and selective amplifiers, filters, etc.). Differential amplifier (DA) comprises input parallel balance cascade (PBC) (1) on bipolar transistors (T), having the first (2) and second (3) inputs, the first (4) and second (5) main current outputs, connected to load circuit (6), the first (7) and second auxiliary (8) T, bases of which are connected to the first (2) and second (3) inputs of PBC (1), and emitters are connected to each other and connected to output (9) of auxiliary current mirror (T3) (10). PBC (1) comprises the first (11) additional current output, cophased with the first (4) main current output, the second (12) additional current output, cophased with the second (5) main current output, besides the first (11) and second (12) additional current outputs are connected to emitter of additional T (13), base of which is connected to input (14) of CM (10), collector of the first T (7) is connected to the second (3) input of PBC (1), and collector of the second T (8) is connected to the first (2) input of PBC (1).
EFFECT: increased input resistance.
5 cl, 8 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов датчиков с высоким внутренним сопротивлением, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), широкополосных и избирательных усилителях, фильтрах и т.п.).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals of sensors with high internal resistance, in the structure of analog microcircuits for various functional purposes (for example, operational amplifiers (op amps), broadband and selective amplifiers, filters, etc. )

Известны схемы дифференциальных усилителей (ДУ) с параллельным включением двух параллельно-балансных каскадов на разнотипных транзисторах [1-19]. На их модификации выдано более 20 патентов для ведущих микроэлектронных фирм мира. Дифференциальные усилители данного класса, наряду с одиночными параллельно-балансными каскадами, стали основным усилительным элементом многих микросхем аналоговых интерфейсов. Предлагаемое изобретение относится к данному подклассу устройств.Known schemes of differential amplifiers (DE) with the parallel inclusion of two parallel-balanced cascades on heterogeneous transistors [1-19]. Over 20 patents have been issued for their modification for leading microelectronic companies in the world. Differential amplifiers of this class, along with single parallel-balanced stages, have become the main amplifying element of many analog interface circuits. The present invention relates to this subclass of devices.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, представленный в устройстве по патенту США №5.153.529, содержащий входной параллельно-балансный каскад 1 на биполярных транзисторах, имеющий первый 2 и второй 3 входы, первый 4 и второй 5 основные токовые выходы, связанные с цепью нагрузки 6, первый 7 и второй 8 вспомогательные транзисторы, базы которых соединены с первым 2 и вторым 3 входами входного параллельно-балансного каскада 1, а эмиттеры соединены друг с другом и подключены к выходу 9 вспомогательного токового зеркала 10.The closest prototype (figure 1) of the claimed device is a differential amplifier, presented in the device according to US patent No. 5.153.529, containing an input parallel-balanced stage 1 on bipolar transistors, having first 2 and second 3 inputs, the first 4 and second 5 main current the outputs associated with the load circuit 6, the first 7 and second 8 auxiliary transistors, the bases of which are connected to the first 2 and second 3 inputs of the input parallel-balanced stage 1, and the emitters are connected to each other and connected to the output 9 of the auxiliary Mirror 10.

Данная структура ДУ присутствует также в патентах US №4.555.673, 5.610.557, 4.797.631, 6.963.244, 4.358.739, 5.153.529.This structure of DE is also present in US patents No. 4,555.673, 5.610.557, 4.797.631, 6.963.244, 4.358.739, 5.153.529.

Существенный недостаток известного ДУ состоит в том, что он имеет небольшое входное дифференциальное сопротивление (Rвх), зависящее от абсолютных значений коэффициента усиления по току базы (β) применяемых транзисторов и их статического режима. Для повышения

Figure 00000001
в известных ДУ применяется местная отрицательная обратная связь (вводятся эмиттерные резисторы). Однако при этом ухудшаются многие параметры ДУ - коэффициент усиления по напряжению, напряжение смещения нуля, коэффициент подавления помехи по питанию, крутизна усиления ДУ и др.A significant drawback of the known remote control is that it has a small input differential resistance (R I ), depending on the absolute values of the current gain of the base (β) of the transistors used and their static mode. For increase
Figure 00000001
known remote controls use local negative feedback (emitter resistors are introduced). However, at the same time, many parameters of the remote control deteriorate - the voltage gain, the bias voltage, the suppression coefficient of the power supply noise, the gain of the remote control, etc.

Основная цель предлагаемого изобретения состоит в повышении на один-два порядка входного сопротивления ДУ без ухудшения его крутизны и ряда других параметров.The main objective of the invention is to increase by one or two orders of magnitude the input resistance of the remote control without impairing its steepness and a number of other parameters.

Поставленная цель достигается тем, что в дифференциальном усилителе (фиг.1), содержащем входной параллельно-балансный каскад 1 на биполярных транзисторах, имеющий первый 2 и второй 3 входы, первый 4 и второй 5 основные токовые выходы, связанные с цепью нагрузки 6, первый 7 и второй 8 вспомогательные транзисторы, базы которых соединены с первым 2 и вторым 3 входами входного параллельно-балансного каскада 1, а эмиттеры соединены друг с другом и подключены к выходу 9 вспомогательного токового зеркала 10, предусмотрены новые элементы и связи - входной параллельно-балансный каскад 1 содержит первый 11 дополнительный токовый выход, синфазный с первым 4 основным токовым выходом, второй 12 дополнительный токовый выход, синфазный со вторым 5 основным токовым выходом, причем первый 11 и второй 12 дополнительные токовые выходы связаны с эмиттером дополнительного транзистора 13, база которого соединена со входом 14 вспомогательного токового зеркала 10, коллектор первого 7 вспомогательного транзистора связан со вторым 3 входом входного параллельно-балансного каскада 1, а коллектор второго 8 вспомогательного транзистора связан с первым 2 входом входного параллельно-балансного каскада 1.This goal is achieved by the fact that in the differential amplifier (figure 1), containing the input parallel-balanced stage 1 on bipolar transistors, having the first 2 and second 3 inputs, the first 4 and second 5 main current outputs associated with the load circuit 6, the first 7 and second 8 auxiliary transistors, the bases of which are connected to the first 2 and second 3 inputs of the input parallel-balanced stage 1, and the emitters are connected to each other and connected to the output 9 of the auxiliary current mirror 10, new elements and communications are provided - the input the parallel-balanced stage 1 contains the first 11 additional current output in phase with the first 4 main current output, the second 12 additional current output in common with the second 5 main current output, the first 11 and second 12 additional current outputs connected to the emitter of the additional transistor 13, the base of which is connected to the input 14 of the auxiliary current mirror 10, the collector of the first 7 auxiliary transistor is connected to the second 3 input of the input parallel-balanced stage 1, and the collector of the second 8 auxiliary nogo transistor 2 is connected to a first input of parallel-to-balanced input stage 1.

На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения.Figure 2 presents a diagram of the inventive device in accordance with claim 1 of the claims.

На фиг.3 представлена схема заявляемого устройства в соответствии с п.2 формулы изобретения.Figure 3 presents a diagram of the inventive device in accordance with claim 2 of the claims.

На фиг.4 представлена схема токового зеркала 10 заявляемого устройства в соответствии с п.4 формулы изобретения.Figure 4 presents a diagram of the current mirror 10 of the inventive device in accordance with paragraph 4 of the claims.

На фиг.5 представлена схема токового зеркала 10 заявляемого устройства в соответствии с п.5 формулы изобретения.Figure 5 presents a diagram of the current mirror 10 of the inventive device in accordance with paragraph 5 of the claims.

На фиг.6 приведена схема, соответствующая фиг.3, в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НЛП «Пульсар».Figure 6 shows the diagram corresponding to figure 3, in a computer simulation environment PSpice on models of integrated transistors FSUE NLP "Pulsar".

На фиг.7 приведены графики температурной зависимости входного тока ДУ-прототипа при R3=1,1 кОм и ДУ, соответствующего фиг.1, которые показывают, что при комнатной температуре предлагаемое устройство имеет более чем в 40 раз меньший входной ток.Figure 7 shows graphs of the temperature dependence of the input current of the remote control prototype at R 3 = 1.1 kOhm and the remote control corresponding to figure 1, which show that at room temperature the proposed device has more than 40 times lower input current.

На фиг.8 показаны частотные зависимости входных сопротивлений заявляемого (фиг.6 при R3=1,1 кОм) и известного дифференциальных усилителей, из которых следует, что входное сопротивление предлагаемой схемы фиг.6 в 150-200 раз больше, чем в ДУ-прототипе.On Fig shows the frequency dependence of the input resistances of the claimed (Fig.6 with R 3 = 1.1 kOhm) and known differential amplifiers, from which it follows that the input impedance of the proposed circuit of Fig.6 is 150-200 times greater than in the remote control prototype.

Дифференциальный усилитель (фиг.2) содержит входной параллельно-балансный каскад 1 на биполярных транзисторах, имеющий первый 2 и второй 3 входы, первый 4 и второй 5 основные токовые выходы, связанные с цепью нагрузки 6, первый 7 и второй 8 вспомогательные транзисторы, базы которых соединены с первым 2 и вторым 3 входами входного параллельно-балансного каскада 1, а эмиттеры соединены друг с другом и подключены к выходу 9 вспомогательного токового зеркала 10. Входной параллельно-балансный каскад 1 содержит первый И дополнительный токовый выход, синфазный с первым 4 основным токовым выходом, второй 12 дополнительный токовый выход, синфазный со вторым 5 основным токовым выходом, причем первый 11 и второй 12 дополнительные токовые выходы связаны с эмиттером дополнительного транзистора 13, база которого соединена со входом 14 вспомогательного токового зеркала 10, коллектор первого 7 вспомогательного транзистора связан со вторым 3 входом входного параллельно-балансного каскада 1, а коллектор второго 8 вспомогательного транзистора связан с первым 2 входом входного параллельно-балансного каскада 1.The differential amplifier (figure 2) contains an input parallel-balanced cascade 1 on bipolar transistors, having the first 2 and second 3 inputs, the first 4 and second 5 main current outputs associated with the load circuit 6, the first 7 and second 8 auxiliary transistors, base which are connected to the first 2 and second 3 inputs of the input parallel-balanced stage 1, and the emitters are connected to each other and connected to the output 9 of the auxiliary current mirror 10. The input parallel-balanced stage 1 contains the first AND additional current output, syn common with the first 4 main current output, the second 12 additional current output, in phase with the second 5 main current output, the first 11 and second 12 additional current outputs connected to the emitter of the additional transistor 13, the base of which is connected to the input 14 of the auxiliary current mirror 10, the collector the first 7 auxiliary transistor is connected to the second 3 input of the parallel-balanced input stage 1, and the collector of the second 8 auxiliary transistor is connected to the first 2 input of the parallel-balanced input helmet and 1.

На фиг.3, в соответствии с п.2 формулы изобретения, первый 11 и второй 12 дополнительные токовые выходы входного параллельно-балансного каскада связаны с эмиттером дополнительного транзистора 13 через вспомогательный двухполюсник 20.In Fig. 3, in accordance with claim 2, the first 11 and second 12 additional current outputs of the input parallel-balanced stage are connected to the emitter of the additional transistor 13 through an auxiliary two-terminal device 20.

Кроме этого, в соответствии с п.3 формулы изобретения, коэффициент передачи по току вспомогательного токового зеркала 10 схем фиг.2 и фиг.3 близок к двум единицам.In addition, in accordance with paragraph 3 of the claims, the current transfer coefficient of the auxiliary current mirror 10 of the circuits of FIG. 2 and FIG. 3 is close to two units.

На фиг.4, в соответствии с п.4 формулы изобретения, дополнительное токовое зеркало 10 содержит первый транзистор 20, база которого соединена со входом токового зеркала 14, а коллектор - с его выходом 9, дополнительный p-n-переход 21, первый 22 и второй 23 вспомогательные резисторы, первую цепь смещения потенциалов на основе p-n-переходов 24, причем первый вспомогательный резистор 22, первая цепь смещения потенциалов на основе p-n-переходов 24 и второй вспомогательный резистор 23 соединены последовательно, общий узел первой цепи смещения потенциалов на основе p-n-переходов 24 и первого вспомогательного резистора 22 соединен с эмиттером первого транзистора 20 и первым выводом дополнительного p-n-перехода 21, второй вывод которого соединен со входом 14 токового зеркала, причем площадь p-n-перехода транзистора 20 приблизительно в два раза больше площади эмиттерной области дополнительного p-n-перехода 21.In Fig. 4, in accordance with claim 4, the additional current mirror 10 comprises a first transistor 20, the base of which is connected to the input of the current mirror 14, and the collector with its output 9, an additional pn junction 21, the first 22 and the second 23 auxiliary resistors, the first potential bias circuit based on pn junctions 24, the first auxiliary resistor 22, the first potential bias circuit based on pn junctions 24 and the second auxiliary resistor 23 connected in series, a common node of the first potential bias circuit more pn junctions 24 and the first auxiliary resistor 22 are connected to the emitter of the first transistor 20 and the first output of the additional pn junction 21, the second output of which is connected to the input 14 of the current mirror, and the pn junction area of the transistor 20 is approximately two times the area of the emitter region additional pn junction 21.

На фиг.5, в соответствии с п.5 формулы изобретения, дополнительное токовое зеркало 10 содержит второй 25 и третий 26 транзисторы, база второго транзистора 25 соединена с эмиттером третьего транзистора 26 и первым выводом дополнительного двухполюсника 27, коллектор второго транзистора 25 связан со входом токового зеркала 14 и базой третьего транзистора 26, а коллектор третьего транзистора 26 подключен к выходу токового зеркала 9, третий 28 и четвертый 29 дополнительные резисторы, и вторую цепь смещения потенциалов на основе p-n-переходов 30, причем третий дополнительный резистор 28, вторая цепь смещения потенциалов на основе p-n-переходов 30 и четвертый дополнительный резистор 29 соединены последовательно, а общий узел второй цепи смещения потенциалов на основе p-n-переходов 30 и третьего дополнительного резистора 28 подключен к эмиттеру второго транзистора 25 и второму выводу дополнительного двухполюсника 27.In Fig. 5, in accordance with claim 5, the additional current mirror 10 contains second 25 and third 26 transistors, the base of the second transistor 25 is connected to the emitter of the third transistor 26 and the first output of the additional two-terminal 27, the collector of the second transistor 25 is connected to the input the current mirror 14 and the base of the third transistor 26, and the collector of the third transistor 26 is connected to the output of the current mirror 9, the third 28 and fourth 29 additional resistors, and a second potential bias circuit based on pn junctions 30, and the third additional resistor 28, the second potential bias circuit based on pn junctions 30 and the fourth additional resistor 29 are connected in series, and the common node of the second potential bias circuit based on pn junctions 30 and the third additional resistor 28 is connected to the emitter of the second transistor 25 and the second output of the additional bipolar 27.

Рассмотрим работу ДУ (фиг.2).Consider the operation of the remote control (figure 2).

В статическом режиме статические входные токи ДУ Iвх.1 и Iвх.2 определяются разностью токов базы входных транзисторов дифференциального каскада 1 и коллекторных токов транзисторов 7 и 8:In the static mode, the static input currents of the remote control I input 1 and I input 2 are determined by the difference between the base currents of the input transistors of the differential stage 1 and the collector currents of the transistors 7 and 8:

Figure 00000002
Figure 00000002

Figure 00000003
Figure 00000003

где Iк7, Iк8 - коллекторные токи транзисторов 7 и 8;where I k7 , I k8 - collector currents of transistors 7 and 8;

Iл - входной статический ток каскада 1 по левому входу;I l - input static current of cascade 1 at the left input;

Iп - входной статический ток каскада 1 по его правому входу.I p - input static current of cascade 1 at its right input.

Если учесть, что коэффициент передачи тока подсхемы 10 близок к двум единицам (Ki12=2), а Iл≈Iк8=Iп=I7=2Iб, то из (1) и (2) следует, что входные токи ДУ фиг.2 близки к нулю: Iвх.1≈0, Iвх.2≈0. Это первое достоинство предлагаемой схемы.If we take into account that the current transfer coefficient of the subcircuit 10 is close to two units (K i12 = 2), and I l ≈I к8 = I p = I 7 = 2I b , then it follows from (1) and (2) that the input currents The control of FIG. 2 is close to zero: I input 1 ≈0, I input 2 ≈0. This is the first advantage of the proposed scheme.

Второе преимущество предлагаемого устройства состоит в том, что в схеме фиг.2 обеспечивается компенсация не только статических входных токов Iвх.1 и Iвх.2, но и их приращений iвх.1 и iвх.2. Как следствие, входное сопротивление ДУ фиг.2 для переменного тока существенно повышается. Действительно, при увеличении напряжения uвх на входе 2 относительно входа 3 увеличивается ток базы каждого из двух параллельно включенных входных транзисторов каскада 1:The second advantage of the proposed device is that in the circuit of figure 2, compensation is provided not only for the static input currents I input 1 and I input 2 , but also their increments i input 1 and i input 2 . As a result, the input resistance of the remote control of FIG. 2 for alternating current is significantly increased. Indeed, with increasing voltage u I at input 2 relative to input 3, the base current of each of the two input transistors of cascade 1 connected in parallel increases:

Figure 00000004
Figure 00000004

где

Figure 00000005
;Where
Figure 00000005
;

β1-212 - коэффициент усиления по току базы входных транзисторов ДУ каскада 1;β 1-2 = β 1 = β 2 - current gain of the base of the input transistors of the remote control stage 1;

rэ1, rэ2 - сопротивления эмиттерных переходов по току базы входных транзисторов каскада 1;r e1 , r e2 - resistance of the emitter transitions in the current base of the input transistors of cascade 1;

φт=25 мВ - температурный потенциал;φ t = 25 mV - temperature potential;

IΣ=4I0 - суммарный ток общей эмиттерной цепи транзисторов каскада 1.I Σ = 4I 0 is the total current of the total emitter circuit of the transistors of cascade 1.

Поэтому переменная составляющая суммарного тока базы параллельно включенных входных транзисторов каскада 1:Therefore, the variable component of the total base current of the parallel connected input transistors of cascade 1:

Figure 00000006
Figure 00000006

С другой стороны, приращения коллекторных токов транзисторов 7 и 8On the other hand, the collector current increments of transistors 7 and 8

Figure 00000007
Figure 00000007

где rэ8=rэ7 - сопротивления эмиттерных переходов транзисторов 8 и 7.where r e8 = r e7 are the resistance of the emitter junctions of transistors 8 and 7.

ПричемMoreover

Figure 00000008
Figure 00000008

где I9 - выходной суммарный ток токового зеркала 10.where I 9 is the output total current of the current mirror 10.

Если учесть, что за счет токового зеркала 10 (Ki12.8=2) обеспечивается равенствоIf we consider that due to the current mirror 10 (K i12.8 = 2), equality

Figure 00000009
Figure 00000009

то уравнение (6) можно представить в следующем видеthen equation (6) can be represented as follows

Figure 00000010
Figure 00000010

где β13 - коэффициент усиления по току базы транзистора 13.where β 13 is the current gain of the base of the transistor 13.

Поэтому коллекторные токи транзисторов 7 и 8, а также суммарные входные токи ДУ iвх.1 и iвх.2 относительно узлов 2 и 3:Therefore, the collector currents of transistors 7 and 8, as well as the total input currents of the remote control i input 1 and input 2 relative to nodes 2 and 3:

Figure 00000011
Figure 00000011

Figure 00000012
Figure 00000012

Figure 00000013
Figure 00000013

где iл, iп - переменные входные токи ДУ без цепей компенсации. После преобразований (10) и (11) находим, что входной ток узла 2where i l , i p - variable input currents of the remote control without compensation circuits. After transformations (10) and (11) we find that the input current of node 2

Figure 00000014
Figure 00000014

Поэтому входная проводимость предлагаемого ДУ на переменном токеTherefore, the input conductivity of the proposed AC remote control

Figure 00000015
Figure 00000015

Так как β1-2≈β13, то из (13) следует, что в предлагаемой схеме увх существенно уменьшается (входное сопротивление растет).Since β 1-2 ≈ β 13 , it follows from (13) that in the proposed circuit, yx significantly decreases (input resistance increases).

В ДУ-прототипе фиг.1 входная проводимость не лучше, чемIn the remote control prototype of FIG. 1, the input conductivity is not better than

Figure 00000016
Figure 00000016

Следовательно, в заявляемом ДУ входное сопротивление увеличивается в Ny-раз, гдеTherefore, in the claimed remote control input impedance increases in N y times, where

Figure 00000017
Figure 00000017

Эффективность предлагаемого технического решения существенно зависит от точности разделения статического тока общей эмиттерной цепи каскада 1 (IΣ=4I0) между выходами 4 и 11, 5 и 12. Если эмиттерный ток транзистора 13 окажется меньше, чем суммарный ток в узлах 4 и 5 ДУ фиг.2, то даже при β131-2 в схеме фиг.2 будет наблюдаться «недокомпенсация» статического входного тока каскада 1, так как Iк8<Iл. При этом следует заметить, что строго заданный коэффициент деления тока Kd=Iэ13/IΣ=0,5 будет реализован только в том случае, если статические потенциалы выходов 4, 11(12), 5 одинаковы. Если это требование не выполняется, то вследствие эффекта Эрли Kd≠0,5, что несколько ухудшает выигрыш по входному сопротивлению и входному току. Для устранения этого эффекта в схеме фиг.3 вводится резистор 20, который выбирается таким образом, чтобы обеспечить равенствоThe effectiveness of the proposed technical solution substantially depends on the accuracy of the separation of the static current of the common emitter circuit of cascade 1 (I Σ = 4I 0 ) between outputs 4 and 11, 5 and 12. If the emitter current of transistor 13 is less than the total current in nodes 4 and 5 of the remote control figure 2, even with β 13 = β 1-2 in the circuit of figure 2 will be observed "undercompensation" of the static input current of cascade 1, since I k8 <I l . It should be noted that a strictly specified current division coefficient K d = I e13 / I Σ = 0.5 will be realized only if the static potentials of outputs 4, 11 (12), 5 are the same. If this requirement is not fulfilled, then due to the Earley effect, Kd ≠ 0.5, which somewhat worsens the gain in input resistance and input current. To eliminate this effect, a resistor 20 is introduced in the circuit of FIG. 3, which is selected in such a way as to ensure equality

Figure 00000018
Figure 00000018

где U4, U5 - напряжения в узлах 4, 5;where U 4 , U 5 - voltage at nodes 4, 5;

Figure 00000019
- напряжение питания;
Figure 00000019
- supply voltage;

U14 - статическое напряжение на входе токового зеркала 10;U 14 - static voltage at the input of the current mirror 10;

Uэб.13 - напряжение эмиттер-база транзистора 13;U eb.13 - voltage emitter-base of the transistor 13;

R20 - сопротивление резистора 20.R 20 is the resistance of the resistor 20.

Предельная температурная стабильность входного статического тока в схеме фиг.3 реализуется в том случае, когда во всем диапазоне рабочих температур выполняется условие U11=U4=U5. Однако в практических схемах токовых зеркал 10 их входное статическое напряжение U13, так же, как и напряжение Uэб.13, уменьшается под действием температуры, что приводит к нарушению баланса U11≠U4=U5 и, следовательно, к появлению дополнительного составляющего дрейфа входного тока ДУ и ухудшению эффекта компенсации Rвх. В этой связи в некоторых случаях авторы рекомендуют применять специальные токовые зеркала фиг.4 и фиг.5, в которых напряжение на входе U14 (фиг.3) изменяется за счет диодной цепи 24 таким образом, чтобы напряжение на эмиттере транзистора 13 и, следовательно, напряжение на выходах 11 и 12 ДУ фиг.2 (фиг.3) было температурно стабильным. Это позволяет получить предельные значения коэффициента Ny (15).The extreme temperature stability of the input static current in the circuit of Fig. 3 is realized in the case when the condition U 11 = U 4 = U 5 is satisfied in the entire range of operating temperatures. However, in practical schemes of current mirrors 10, their input static voltage U 13 , as well as voltage U eb. 13 , decreases under the influence of temperature, which leads to an imbalance U 11 ≠ U 4 = U 5 and, therefore, to the appearance of an additional component drift of the input current of the remote control and the deterioration of the compensation effect R I. In this regard, in some cases, the authors recommend the use of special current mirrors of Fig. 4 and Fig. 5, in which the voltage at the input U 14 (Fig. 3) is changed due to the diode circuit 24 so that the voltage at the emitter of the transistor 13 and, therefore , the voltage at the outputs 11 and 12 of the remote control of figure 2 (figure 3) was temperature stable. This allows us to obtain the limiting values of the coefficient N y (15).

Полученные выше теоретические выводы подтверждаются результатами моделирования известной и предлагаемой схем в среде PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» (фиг.8). При этом заявляемый ДУ имеет более чем на два порядка лучшие значения входного сопротивления. Данный результат обеспечивается без ухудшения других параметров ДУ-крутизны и напряжения смещения нуля. Кроме этого, статические входные токи заявляемого ДУ значительно меньше, чем в схеме ДУ-прототипа (фиг.7).The theoretical conclusions obtained above are confirmed by the simulation results of the known and proposed circuits in the PSpice environment on the models of integrated transistors of FSUE NPP Pulsar (Fig. 8). Moreover, the claimed remote control has more than two orders of magnitude better input impedance values. This result is provided without deterioration of other parameters of the remote control slope and zero bias voltage. In addition, the static input currents of the claimed remote control are significantly less than in the scheme of the remote control prototype (Fig.7).

ЛитератураLiterature

1. Патент Японии JP 8222972.1. Japanese patent JP 8222972.

2. Патентная заявка США №2004/0174216.2. US Patent Application No. 2004/0174216.

3. Патент США №6.963.244.3. US patent No. 6.963.244.

4. Патент США №6.420.931.4. US patent No. 6.420.931.

5. Патент США №6.222.416.5. US Patent No. 6,222,416.

6. Патент США №5.880.639.6. US Patent No. 5,880.639.

7. Патент США №5.610.557.7. US Patent No. 5,610.557.

8. Патент США №5.153.529.8. US Patent No. 5.153.529.

9. Патент Японии JP №7050528.9. Japanese Patent JP No. 7050528.

10. Патент США №6.191.619.10. US patent No. 6.191.619.

11. Патент США №6.163.290.11. US patent No. 6.163.290.

12. Патент США №5.814.953.12. US Patent No. 5,814.953.

13. Патент США №5.714.906.13. US patent No. 5.714.906.

14. Патент США №5.523.718.14. US patent No. 5.523.718.

15. Патент США №5.515.005.15. US patent No. 5.515.005.

16. Патент США №5.293.136.16. US Patent No. 5.293.136.

17. Патент США №4.636.743.17. US Patent No. 4,636.743.

18. Патент США №4.783.637.18. US patent No. 4.783.637.

19. Матавкин В.В. Быстродействующие операционные усилители. - М., Радио и связь, 1989. - С.101-103. - Рис.6.11 (стр.103).19. Matavkin V.V. High-speed operational amplifiers. - M., Radio and Communications, 1989. - S.101-103. - Fig. 6.11 (p. 103).

Claims (5)

1. Дифференциальный усилитель с повышенным входным сопротивлением, содержащий входной параллельно-балансный каскад (1) на биполярных транзисторах, имеющий первый (2) и второй (3) входы, первый (4) и второй (5) основные токовые выходы, связанные с цепью нагрузки (6), первый (7) и второй (8) вспомогательные транзисторы, базы которых соединены с первым (2) и вторым (3) входами входного параллельно-балансного каскада (1), а эмиттеры соединены друг с другом и подключены к выходу (9) вспомогательного токового зеркала (10), отличающийся тем, что входной параллельно-балансный каскад (1) содержит первый (11) дополнительный токовый выход, синфазный с первым (4) основным токовым выходом, второй (12) дополнительный токовый выход, синфазный со вторым (5) основным токовым выходом, причем первый (11) и второй (12) дополнительные токовые выходы связаны с эмиттером дополнительного транзистора (13), база которого соединена со входом (14) вспомогательного токового зеркала (10), коллектор первого (7) вспомогательного транзистора связан со вторым (3) входом входного параллельно-балансного каскада (1), а коллектор второго (8) вспомогательного транзистора связан с первым (2) входом входного параллельно-балансного каскада (1).1. A differential amplifier with increased input impedance, comprising an input parallel-balanced cascade (1) on bipolar transistors, having first (2) and second (3) inputs, first (4) and second (5) main current outputs connected to the circuit loads (6), the first (7) and second (8) auxiliary transistors, the bases of which are connected to the first (2) and second (3) inputs of the input parallel-balanced stage (1), and the emitters are connected to each other and connected to the output (9) auxiliary current mirror (10), characterized in that the input parallel -balanced stage (1) contains the first (11) additional current output, in phase with the first (4) main current output, the second (12) additional current output, in phase with the second (5) main current output, the first (11) and second (12) additional current outputs are connected to the emitter of an additional transistor (13), the base of which is connected to the input (14) of the auxiliary current mirror (10), the collector of the first (7) auxiliary transistor is connected to the second (3) input of the parallel-balanced input stage ( 1), and the collector of the second (8) auxiliary atelnogo transistor connected to the first (2) input of parallel-to-balanced input stage (1). 2. Дифференциальный усилитель по п.1, отличающийся тем, что первый (11) и второй (12) дополнительные токовые выходы входного параллельно-балансного каскада связаны с эмиттером дополнительного транзистора (13) через вспомогательный двухполюсник (20).2. The differential amplifier according to claim 1, characterized in that the first (11) and second (12) additional current outputs of the input parallel-balanced stage are connected to the emitter of the additional transistor (13) through an auxiliary two-terminal device (20). 3. Устройство по п.1, отличающееся тем, что коэффициент передачи по току вспомогательного токового зеркала (10) близок к двум единицам.3. The device according to claim 1, characterized in that the current transfer coefficient of the auxiliary current mirror (10) is close to two units. 4. Дифференциальный усилитель по п.1, отличающийся тем, что дополнительное токовое зеркало (10) содержит первый транзистор (20), база которого соединена со входом токового зеркала (14), а коллектор - с его выходом (9), дополнительный p-n переход (21), первый (22) и второй (23) вспомогательные резисторы, первую цепь смещения потенциалов на основе p-n переходов (24), причем первый вспомогательный резистор (22), первая цепь смещения потенциалов на основе p-n переходов (24) и второй вспомогательный резистор (23) соединены последовательно, общий узел первой цепи смещения потенциалов на основе p-n переходов (24) и первого вспомогательного резистора (22) соединен с эмиттером первого транзистора (20) и первым выводом дополнительного p-n перехода (21), второй вывод которого соединен со входом (14) токового зеркала, причем площадь р-n перехода транзистора (20) приблизительно в два раза больше площади эмиттерной области дополнительного p-n перехода (21).4. The differential amplifier according to claim 1, characterized in that the additional current mirror (10) contains a first transistor (20), the base of which is connected to the input of the current mirror (14), and the collector with its output (9), an additional pn junction (21), the first (22) and second (23) auxiliary resistors, the first potential bias circuit based on pn junctions (24), the first auxiliary resistor (22), the first potential bias circuit based on pn junctions (24) and the second auxiliary resistor (23) connected in series, common node of the first bias circuit potentials based on pn junctions (24) and the first auxiliary resistor (22) is connected to the emitter of the first transistor (20) and the first output of the additional pn junction (21), the second output of which is connected to the input (14) of the current mirror, and the area pn the transition of the transistor (20) is approximately two times larger than the area of the emitter region of the additional pn junction (21). 5. Дифференциальный усилитель по п.1, отличающийся тем, что дополнительное токовое зеркало (10) содержит второй (25) и третий (26) транзисторы, база второго транзистора (25) соединена с эмиттером третьего транзистора (26) и первым выводом дополнительного двухполюсника (27), коллектор второго транзистора (25) связан со входом токового зеркала (14) и базой третьего транзистора (26), а коллектор третьего транзистора (26) подключен к выходу токового зеркала (9), третий (28) и четвертый (29) дополнительные резисторы, и вторую цепь смещения потенциалов на основе p-n переходов (30), причем третий дополнительный резистор (28), вторая цепь смещения потенциалов на основе p-n переходов (30) и четвертый дополнительный резистор (29) соединены последовательно, а общий узел второй цепи смещения потенциалов на основе p-n переходов (30) и третьего дополнительного резистора (28) подключен к эмиттеру второго транзистора (25) и второму выводу дополнительного двухполюсника (27). 5. The differential amplifier according to claim 1, characterized in that the additional current mirror (10) contains the second (25) and third (26) transistors, the base of the second transistor (25) is connected to the emitter of the third transistor (26) and the first output of the additional two-terminal device (27), the collector of the second transistor (25) is connected to the input of the current mirror (14) and the base of the third transistor (26), and the collector of the third transistor (26) is connected to the output of the current mirror (9), the third (28) and fourth (29) ) additional resistors, and a second potential bias circuit based on pn per moves (30), with the third additional resistor (28), the second potential bias circuit based on pn junctions (30) and the fourth additional resistor (29) connected in series, and the common node of the second potential bias circuit based on pn junctions (30) and the third additional resistor (28) is connected to the emitter of the second transistor (25) and the second output of the additional two-terminal device (27).
RU2009110052/09A 2009-03-19 2009-03-19 Differential amplifier with increased input resistance RU2393628C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2009110052/09A RU2393628C1 (en) 2009-03-19 2009-03-19 Differential amplifier with increased input resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2009110052/09A RU2393628C1 (en) 2009-03-19 2009-03-19 Differential amplifier with increased input resistance

Publications (1)

Publication Number Publication Date
RU2393628C1 true RU2393628C1 (en) 2010-06-27

Family

ID=42683842

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2009110052/09A RU2393628C1 (en) 2009-03-19 2009-03-19 Differential amplifier with increased input resistance

Country Status (1)

Country Link
RU (1) RU2393628C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2467469C1 (en) * 2011-11-21 2012-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Selective amplifier
RU2519558C2 (en) * 2012-08-09 2014-06-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ "ЮРГУЭС") Selective amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2467469C1 (en) * 2011-11-21 2012-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Selective amplifier
RU2519558C2 (en) * 2012-08-09 2014-06-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ "ЮРГУЭС") Selective amplifier

Similar Documents

Publication Publication Date Title
US6462612B1 (en) Chopper stabilized bandgap reference circuit to cancel offset variation
RU2432669C1 (en) Broadband amplifier
RU2393628C1 (en) Differential amplifier with increased input resistance
Kumngern DDTA and DDCCTA: New active elements for analog signal processing
US8854135B2 (en) Operational amplifier with elimination of offset voltage
RU2333593C1 (en) Differential amplifier with wider active operation range
RU2390916C1 (en) Precision operational amplifier
RU2346388C1 (en) Differential amplifier
RU2396699C1 (en) Cascode differential amplifier with increased input differential resistance
RU2396698C1 (en) Differential amplifier
RU2439780C1 (en) Cascode differential amplifier
JP6389144B2 (en) Current detection circuit
RU2321159C1 (en) Cascode differential amplifier
RU2411636C1 (en) Cascode differential amplifier with low voltage of zero shift
Prokopenko et al. Methods of increasing voltage gain of the low-voltage classical stages
RU2421893C1 (en) Cascode differential amplifier
RU2293433C1 (en) Differential amplifier with increased weakening of input cophased signal
RU2432666C1 (en) Differential operational amplifier with low supply voltage
RU2421894C1 (en) Differential amplifier
RU2390914C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2420863C1 (en) Differential operational amplifier with low voltage of zero shift
RU2783042C1 (en) Class &#34;ab&#34; non-inverting current amplifier
RU2394360C1 (en) Cascode differential amplifier with increased input resistance
Silva-Martinez et al. A feedforward compensation scheme for high gain wideband amplifiers
RU2402151C1 (en) Cascode differential amplifier

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130320