RU2391771C1

RU2391771C1 - Self-synchronising d-trigger with indication of failure

Info

Publication number: RU2391771C1
Application number: RU2008147820/09A
Authority: RU
Inventors: Алексей Валериевич Бумагин (RU); Алексей Валериевич Бумагин; Александр Владимирович Руткевич (RU); Александр Владимирович Руткевич; Владимир Борисович Стешенко (RU); Владимир Борисович Стешенко; Григорий Владимирович Шишкин (RU); Григорий Владимирович Шишкин
Original assignee: Закрытое акционерное общество "Ди Эс Технолоджи"
Priority date: 2008-12-04
Filing date: 2008-12-04
Publication date: 2010-06-10

Abstract

FIELD: information technologies. ^ SUBSTANCE: invention is a basic element of digital engineering and may be used to build self-synchronising trigger, register and other computer devices, systems of digital information processing. Self-synchronising D-trigger with indication of failure comprises two elements 2AND-4OR, element AND, element OR and inverter. ^ EFFECT: invention provides for self-synchronising realisation of D-trigger with indication of failure, with paraphase or biphase presentation of information input and paraphrase presentation of information output. ^ 1 dwg

Description

Изобретение относится к импульсной и вычислительной технике и может использоваться в качестве базовых элементов при построении самосинхронных триггерных, регистровых и других вычислительных устройств цифровой обработки информации.The invention relates to a pulse and computer technology and can be used as basic elements in the construction of self-synchronous trigger, register and other computing devices for digital information processing.

Параметры базовых элементов определяют быстродействие, энергопотребление и массогабаритные характеристики устройства, построенного на их основе. Индикация отказа базовых элементов позволяет обнаружить и предотвратить его аппаратный сбой, на предельных режимах работы (ионизирующих излучений, напряжения питания, рабочей температуры).The parameters of the basic elements determine the speed, power consumption and weight and size characteristics of a device based on them. Indication of the failure of the basic elements allows you to detect and prevent its hardware failure, at the limiting operating modes (ionizing radiation, supply voltage, operating temperature).

Существующие в настоящее время самосинхронные D-триггеры обладают рядом недостатков, являющихся следствием их устройства и заключающихся в относительно большой по сравнению с синхронными D-триггерами площади, занимаемой на кристалле, низком быстродействии, связанном с большим временем прохождения сигналов и отсутствием индикации отказа.The currently existing self-synchronous D-flip-flops have a number of disadvantages, which are a consequence of their design and consist in the relatively large area occupied by the chip compared to synchronous D-flip-flops, low speed associated with a long signal transit time and the absence of a failure indication.

Известно устройство «D-триггер с самосинхронной предустановкой» (патент РФ №2319297 от 09.08.2006) того же назначения, что и предлагаемое, но не имеющее с ним общих признаков и содержащее два инвертора, три элемента ИЛИ-И-НЕ, два элемента И-ИЛИ-НЕ, прямой и инверсный информационные входы с парафазным кодированием, вход установки нуля, вход установки единицы, вход разрешения установки, управляющий вход, прямой информационный выход, инверсный информационный выход и индикаторный выход, инверсный информационный вход подключен к первому входу первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ и первому входу третьей группы входов ИЛИ третьего элемента ИЛИ-И-НЕ, прямой информационный вход подключен к третьему входу первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ и третьему входу второй группы входов ИЛИ третьего элемента ИЛИ-И-НЕ, управляющий вход подключен ко входу первого инвертора, выход которого соединен со вторыми входами первых групп входов ИЛИ первого и второго элементов ИЛИ-И-НЕ, вторыми входами вторых групп входов И первого и второго элементов И-ИЛИ-НЕ и вторыми входами второй, третьей и пятой групп входов ИЛИ третьего элемента ИЛИ-И-НЕ, вход установки нуля подключен к первому входу второй группы входов ИЛИ первого элемента ИЛИ-И-НЕ, вход установки единицы подключен к третьему входу второй группы входов ИЛИ второго элемента ИЛИ-И-НЕ, вход разрешения установки подключен ко вторым входам вторых групп входов ИЛИ первого и второго элементов ИЛИ-И-НЕ, выход первого элемента ИЛИ-И-НЕ подключен к первому входу второй группы входов ИЛИ второго элемента ИЛИ-И-НЕ, первому входу второй группы входов И первого элемента И-ИЛИ-НЕ и первым входам второй и четвертой групп входов ИЛИ третьего элемента ИЛИ-И-НЕ, выход второго элемента ИЛИ-И-НЕ подключен к третьему входу второй группы входов ИЛИ первого элемента ИЛИ-И-НЕ, первому входу второй группы входов И второго элемента И-ИЛИ-НЕ, второму входу первой группы входов ИЛИ третьего элемента ИЛИ-И-НЕ и третьему входу третьей группы входов ИЛИ третьего элемента ИЛИ-И-НЕ, выход второго элемента И-ИЛИ-НЕ подключен ко входу первой группы входов И первого элемента И-ИЛИ-НЕ, первому входу первой группы входов ИЛИ третьего элемента ИЛИ-И-НЕ и прямому информационному выходу, выход первого элемента И-ИЛИ-НЕ подключен ко входу первой группы входов И второго элемента И-ИЛИ-НЕ, второму входу четвертой группы входов ИЛИ третьего элемента ИЛИ-И-НЕ и инверсному информационному выходу, выход третьего элемента ИЛИ-И-НЕ соединен со входом второго инвертора, третьим входом первой группы входов ИЛИ первого элемента ИЛИ-И-НЕ и первым входом первой группы входов ИЛИ второго элемента ИЛИ-И-НЕ, выход второго инвертора подключен к индикаторному выходу и первому входу пятой группы входов ИЛИ третьего элемента ИЛИ-И-НЕ.A device "D-trigger with self-synchronous pre-installation" (RF patent No. 2319297 from 08/09/2006) of the same purpose as the proposed device, but not having common features with two inverters, three OR-AND-NOT elements, two elements is known AND-OR-NOT, direct and inverse information inputs with paraphase coding, zero setting input, unit setting input, installation enable input, control input, direct information output, inverse information output and indicator output, inverse information input connected to the first input of the first UPP inputs OR the first element OR-AND-NOT and the first input of the third group of inputs OR the third element OR-AND-NOT, the direct information input is connected to the third input of the first group of inputs OR the second element OR-AND-NOT and the third input of the second group of inputs OR of the third element OR-AND-NOT, the control input is connected to the input of the first inverter, the output of which is connected to the second inputs of the first groups of inputs OR of the first and second elements OR-AND-NOT, the second inputs of the second groups of inputs AND of the first and second elements AND-OR- NOT and second inputs of the second , the third and fifth groups of inputs OR of the third element OR-AND-NOT, the zero setting input is connected to the first input of the second group of inputs OR of the first element OR-AND-NOT, the unit setting input is connected to the third input of the second group of inputs OR of the second OR-AND -NOT, the installation permission input is connected to the second inputs of the second groups of inputs OR of the first and second elements OR-AND-NOT, the output of the first element OR-AND-NOT is connected to the first input of the second group of inputs OR the second element OR-AND-NOT, the first input the second group of inputs AND the first element AND-OR- E and the first inputs of the second and fourth groups of inputs OR the third element OR-AND-NOT, the output of the second element OR-AND-NOT connected to the third input of the second group of inputs OR the first element OR-AND-NOT, the first input of the second group of inputs AND the second element AND-OR-NOT, the second input of the first group of inputs OR the third element OR-AND-NOT and the third input of the third group of inputs OR the third element OR-AND-NOT, the output of the second element AND-OR-NOT connected to the input of the first group of inputs AND the first the AND-OR-NOT element, the first input of the first group of inputs OR the third element That OR-AND-NOT and direct information output, the output of the first AND-OR-NOT element is connected to the input of the first group of inputs AND the second AND-OR-NOT element, the second input of the fourth group of inputs OR the third OR-AND-NOT element and the inverse information output, the output of the third element OR-AND-NOT connected to the input of the second inverter, the third input of the first group of inputs OR the first element OR-AND-NOT and the first input of the first group of inputs OR the second element OR-AND-NOT, the output of the second inverter is connected to the indicator the exit and the first entrance of the fifth group in odov OR third OR-AND-NO.

Основные недостатки данного устройства заключаются в отсутствии индикации отказа, позволяющей обнаружить и предотвратить аппаратный сбой на предельных режимах работы, относительно большой площади, занимаемой на кристалле, и наличии многоступенчатых цепей последовательной комбинационной логики, что существенно снижает границу быстродействия.The main disadvantages of this device are the lack of a failure indication, which allows detecting and preventing a hardware failure at maximum operating conditions, the relatively large area occupied on the chip, and the presence of multi-stage sequential combinational logic circuits, which significantly reduces the speed limit.

Сущностью изобретения является самосинхронный D-триггер, информационный вход которого содержит как парафазное со спейсером, так и бифазное представление и имеющий выход индикации отказа.The essence of the invention is a self-synchronous D-flip-flop, the information input of which contains both a paraphase with a spacer and a biphasic representation and having a failure indication output.

Достигаемый технический результат заключается в повышении надежности цифровых устройств на предельных режимах работы, построенных на базе предлагаемых триггерных элементов, благодаря наличию у последних функции индикации отказа; в снижении площади на кристалле при аппаратной реализации и увеличении быстродействия - за счет уменьшения длины последовательных связей между элементами комбинационной логики.The technical result achieved is to increase the reliability of digital devices at the maximum operating modes, built on the basis of the proposed trigger elements, due to the presence of the latter with a failure indication function; in reducing the area on the chip with hardware implementation and increasing speed - by reducing the length of serial connections between elements of combinational logic.

Сопоставительный анализ с прототипом показывает, что предлагаемое устройство отличается наличием группы новых признаков: первого и второго элементов 2И-4ИЛИ, элемента И, элемента ИЛИ, причем выход первого элемента 2И-4ИЛИ подсоединен к первому входу второй группы и к первому входу третьей группы входов И первого элемента 2И-4ИЛИ, к первому входу элемента И, к первому входу элемента ИЛИ, и является первым информационным выходом триггера; выход второго элемента 2И-4ИЛИ подключен ко второму входу второй группы и ко второму входу третьей группы входов И второго элемента 2И-4ИЛИ, ко второму входу элемента И, ко второму входу элемента ИЛИ и является инверсным информационным выходом триггера. Следовательно, устройство удовлетворяет критерию «новизна».Comparative analysis with the prototype shows that the proposed device is characterized by the presence of a group of new features: the first and second elements 2I-4OR, element AND, OR element, and the output of the first 2I-4OR element is connected to the first input of the second group and to the first input of the third group of inputs And the first element 2I-4OR, to the first input of the AND element, to the first input of the OR element, and is the first information output of the trigger; the output of the second element 2I-4OR is connected to the second input of the second group and to the second input of the third group of inputs AND of the second element 2I-4OR, to the second input of the element And, to the second input of the OR element and is the inverse information output of the trigger. Therefore, the device meets the criterion of "novelty."

Изобретение поясняется следующими графическими материалами:The invention is illustrated by the following graphic materials:

чертеж - структурная схема самосинхронного D-триггера с индикацией отказа.drawing - structural diagram of a self-synchronous D-flip-flop with indication of failure.

Самосинхронный D-триггер с индикацией отказа состоит из инвертора 1, первого элемента 2И-4ИЛИ 2, второго элемента 2И-4ИЛИ 3, элемента И 4 и элемента ИЛИ 5; причем вход управления 8 триггера является входом инвертора 1, выход которого соединен со вторым входом третьей группы и с первым входом четвертой группы входов И первого элемента 2И-4ИЛИ 2, со вторым входом первой группы и с первым входом второй группы входов И второго элемента 2И-4ИЛИ 3, а выход первого элемента 2И-4ИЛИ 2 подсоединен к первому входу второй группы и к первому входу третьей группы входов И первого элемента 2И-4ИЛИ 2, к первому входу элемента И 4, к первому входу элемента ИЛИ 5 и является первым информационным выходом 12 триггера; выход второго элемента 2И-4ИЛИ 3 подсоединен ко второму входу второй группы и ко второму входу третьей группы входов И второго элемента 2И-4ИЛИ 3, ко второму входу элемента И 4, ко второму входу элемента ИЛИ 5 и является инверсным информационным выходом 15 триггера, причем вход установки единицы 6 триггера является первым входом первой группы входов И первого элемента 2И-4ИЛИ 2, прямой информационный вход 7 триггера является вторым входом второй группы и вторым входом четвертой группы входов И первого элемента 2И-4ИЛИ 2, инверсный информационный вход триггера 9 является первым входом первой группы и первым входом третьей группы входов И второго элемента 2И-4ИЛИ 3; вход разрешения установки 10 триггера является вторым входом первой группы входов И первого элемента 2И-4ИЛИ 2 и первым входом четвертой группы входов И второго элемента 2И-4ИЛИ 3; вход установки нуля 11 триггера является вторым входом четвертой группы входов И второго элемента 2И-4ИЛИ 3; выход элемента ИЛИ 5 является индикаторным выходом 14 триггера, а выход элемента И 4 является выходом индикации отказа 13 триггера.Self-synchronous D-flip-flop with an indication of failure consists of inverter 1, the first element 2I-4 OR 2, the second element 2I-4 OR 3, the element And 4 and the element OR 5; moreover, the control input 8 of the trigger is the input of the inverter 1, the output of which is connected to the second input of the third group and to the first input of the fourth group of inputs AND of the first element 2I-4OR 2, with the second input of the first group and with the first input of the second group of inputs AND of the second element 2I- 4 OR 3, and the output of the first element 2I-4 OR 2 is connected to the first input of the second group and to the first input of the third group of inputs And the first element 2I-4 OR 2, to the first input of the element And 4, to the first input of the element OR 5 and is the first information output 12 flip-flops; the output of the second element 2I-4 OR 3 is connected to the second input of the second group and to the second input of the third group of inputs AND of the second element 2I-4 OR 3, to the second input of the element And 4, to the second input of the element OR 5 and is an inverse information output 15 of the trigger, and the input of the installation of unit 6 of the trigger is the first input of the first group of inputs AND of the first element 2I-4 OR 2, the direct information input 7 of the trigger is the second input of the second group and the second input of the fourth group of inputs And the first element 2I-4 OR 2, inverse information input d flip-flop 9 is the first input of the first group and the first input of third AND input group of second element 2I-4 or 3; the trigger enable input 10 of the trigger is the second input of the first group of inputs AND of the first element 2I-4 OR 2 and the first input of the fourth group of inputs And the second element 2I-4 OR 3; the input of the zero setting 11 of the trigger is the second input of the fourth group of inputs AND of the second element 2I-4OR 3; the output of the OR element 5 is the indicator output of the trigger 14, and the output of the AND 4 element is the output of the indication of the failure of the trigger 13.

Устройство работает следующим образом. При подаче на вход управления 8 триггера сигнала логический нуль на выходе инвертора 1 формируется сигнал логической единицы, который поступает на первый и второй элементы 2И-4ИЛИ 2 и 3 соответственно. При подаче данных на прямой 7 или инверсный 9 информационный вход триггера логическая единица поступает соответственно на четвертую группу И элемента 2И-4ИЛИ 2 или первую группу И элемента 2И-4ИЛИ 3, что приводит к появлению сигнала логической единицы на их выходах, а также соответственно на прямом 12 или инверсном 15 выходах триггера, что приводит к появлению сигнала логической единицы на выходе элемента ИЛИ 5 и выходе индикации 14 триггера, сигнализируя об окончании переходных процессов в схеме и появлении стабильного сигнала корректных данных на выходе триггера. При появлении логической единицы на выходе первого 2 и второго 3 элементов 2И-4ИЛИ одновременно происходит формирование сигнала логической единицы на выходе элемента И 4 и выходе индикации отказа 13 триггера, что свидетельствует об аппаратной неисправности схемы, так как при парафазном представлении сигнала такое состояние невозможно. При поступлении сигнала логический нуль на вход управления 8 триггера происходит переключение выходов первого 2 и второго 3 элементов 2И-4ИЛИ в состояние логического нуля, что соответствует сигналу «спейсер» при парафазном представлении сигналов.The device operates as follows. When applying to the control input 8 of the trigger signal a logical zero at the output of the inverter 1, a signal of a logical unit is formed, which is fed to the first and second elements 2I-4OR 2 and 3, respectively. When data is fed to line 7 or inverse 9, the information input of the trigger logic unit goes to the fourth group AND of the element 2I-4OR 2 or the first group AND of the element 2I-4OR 3, respectively, which leads to the appearance of a logical unit signal at their outputs, as well as to direct 12 or inverse 15 outputs of the trigger, which leads to the appearance of a logical unit signal at the output of the OR element 5 and the output of the indication 14 of the trigger, signaling the end of transients in the circuit and the appearance of a stable signal of correct data to trigger the output. When a logical unit appears at the output of the first 2 and second 3 elements 2I-4OR, the signal of a logical unit is simultaneously generated at the output of the And 4 element and the output of the trigger failure indication 13, which indicates a hardware circuit malfunction, since such a state is impossible with a paraphase representation of the signal. Upon receipt of a logic zero signal at the control input 8 of the trigger, the outputs of the first 2 and second 3 elements 2I-4OR switch to the state of logical zero, which corresponds to the spacer signal when the signals are presented in phase.

Установка логических нуля и единицы триггера производится при подаче сигнала логический нуль на вход управления 8 и сигнала логической единицы на входе разрешения установки 10 триггера. При этом при помощи сигналов установки единицы на входе 6 и установки нуля - на входе 11 триггера возможна установка соответствующих состояний на информационных выходах 12 и 15.The logical zero and the trigger unit are set when a logical zero signal is input to the control input 8 and the logical unit signal is at the enable input of the trigger setting 10. In this case, using the signals to set the unit at input 6 and set to zero at input 11 of the trigger, it is possible to set the corresponding states at the information outputs 12 and 15.

В результате предлагаемое устройство помимо основной функции, выполняемой самосинхронным D-триггером, осуществляет индикацию отказа. Совокупность новых элементов и их соединений позволяет снизить площадь, занимаемую устройством на кристалле, и увеличить его быстродействие.As a result, the proposed device, in addition to the main function performed by the self-synchronous D-trigger, provides a failure indication. The combination of new elements and their compounds can reduce the area occupied by the device on the chip, and increase its speed.

Claims

Self-synchronous D-flip-flop with indication of failure, consisting of an inverter, first and second elements 2I-4OR, element AND, element OR; moreover, the trigger control input is an inverter input, the output of which is connected to the second input of the third group and to the first input of the fourth group of inputs AND of the first 2I-4OR element, with the second input of the first group and to the first input of the second group of inputs AND the second element 2I-4OR, the trigger unit setting input is the first input of the first group of inputs AND of the first 2I-4OR element, the direct information input of the trigger is the second input of the second group and the second input of the fourth group of inputs And the first 2I-4OR element, inverse the formation input of the trigger is the first input of the first group and the first input of the third group of inputs AND of the second element 2I-4OR; the trigger enable permission input is the second input of the first group of inputs AND of the first 2I-4 OR element and the first input of the fourth group of inputs And the second element 2I-4 OR; the trigger zero input is the second input of the fourth group of inputs AND of the second element 2I-4OR; the output of the OR element is the indicator output of the trigger, and the output of the AND element is the output of the indication of the failure of the trigger, characterized in that the output of the first 2I-4OR element is connected to the first input of the second group and to the first input of the third group of inputs And the first 2I-4OR element, to the first the input of the AND element, with the first input of the OR element, and is the first information output of the trigger; the output of the second element 2I-4OR is connected to the second input of the second group and to the second input of the third group of inputs AND of the second element 2I-4OR, with the second input of the element And, with the second input of the OR element and is the inverse information output of the trigger.