RU2319197C1 - Device for sorting information using data decoding method - Google Patents

Device for sorting information using data decoding method Download PDF

Info

Publication number
RU2319197C1
RU2319197C1 RU2006139614/09A RU2006139614A RU2319197C1 RU 2319197 C1 RU2319197 C1 RU 2319197C1 RU 2006139614/09 A RU2006139614/09 A RU 2006139614/09A RU 2006139614 A RU2006139614 A RU 2006139614A RU 2319197 C1 RU2319197 C1 RU 2319197C1
Authority
RU
Russia
Prior art keywords
sorting
information
block
input
unit
Prior art date
Application number
RU2006139614/09A
Other languages
Russian (ru)
Inventor
Сергей Степанович Шевелев
Владимир Николаевич Кобелев
Елена Сергеевна Шевелева
Алексей Анатольевич Карпов
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Курский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Курский государственный технический университет" filed Critical Государственное образовательное учреждение высшего профессионального образования "Курский государственный технический университет"
Priority to RU2006139614/09A priority Critical patent/RU2319197C1/en
Application granted granted Critical
Publication of RU2319197C1 publication Critical patent/RU2319197C1/en

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

FIELD: technical means of informatics and computer engineering, possible use for creating fast action specialized digital devices for ordering binary information, which perform sorting of positive and negative numbers and realize counting of amount of numbers and symbols received at input.
SUBSTANCE: device for sorting information using data decoding method contains: data input block, sorting block, decoding block, result storage block, control block, memory elements, random-access memory devices, binary counters, threshold elements. As new features of the device, sorting of binary information is performed with both negative and positive numbers, number of register in device for storing binary information is determined by decoding input binary code, and elements of threshold logic are used.
EFFECT: reduced usage of hardware resources, resulting in simplified algorithm of operation of device control block, and increased reliability of operation.
8 dwg

Description

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для решения задач по упорядочению числовой и символьной информации по возрастанию и убыванию, осуществлению поисковых операций в числовом или символьном массиве как по заданному интервалу, так по конкретному числу или символу.The invention relates to technical means of computer science and computer technology and can be used to solve problems of arranging numerical and symbolic information in ascending and descending order, performing search operations in a numerical or symbolic array both by a given interval or by a specific number or symbol.

Известно "Устройство для сортировки чисел" (а.с. №1304015, 1987 г.), позволяющее упорядочить массив чисел как в возрастающем, так и в убывающем порядке.It is known "Device for sorting numbers" (AS No. 1304015, 1987), which allows you to arrange an array of numbers in both ascending and descending order.

Известно "Устройство для сортировки чисел" (а.с. №1277091, 1986 г.), позволяющее упорядочить числа в возрастающем и в убывающем порядке.It is known "Device for sorting numbers" (AS No. 1277091, 1986), which allows you to arrange numbers in ascending and descending order.

Известно "Устройство для реализации упорядочивающих подстановок" (патент №2067315), выполняющее задачу алфавитной сортировки слов.It is known "Device for implementing ordering permutations" (patent No. 2067315), performing the task of alphabetically sorting words.

В качестве прототипа выбрано "Устройство сортировки символов" (патент №2067317), которое позволяет упорядочить информацию по возрастанию и по убыванию.As a prototype selected "Device sorting characters" (patent No. 2067317), which allows you to organize information in ascending and descending order.

Задача заключается в следующем:The challenge is as follows:

1) уменьшить аппаратные затраты устройства,1) reduce the hardware costs of the device,

2) упростить алгоритм блока управления,2) simplify the control unit algorithm,

3) повысить скорость сортировки информации,3) increase the speed of sorting information,

4) расширить функциональные возможности устройства сортировки информации,4) expand the functionality of the device for sorting information,

5) повысить надежность работы устройства сортировки информации.5) increase the reliability of the device sorting information.

В представленном устройстве сортировки информации методом дешифрации данных выполняется задача упорядочения входной числовой и символьной информации по возрастанию и убыванию. В устройстве осуществляются поисковые операции по указанному интервалу или по конкретному заданному символу или числу. Сортировка информации осуществляется как положительных, так и отрицательных чисел. Выполняется подсчет количества одинаковых чисел и символов.In the presented device for sorting information by decrypting data, the task of ordering the input numeric and symbolic information in ascending and descending order is performed. The device performs search operations on a specified interval or on a specific character or number. Information is sorted by both positive and negative numbers. Counts the number of identical numbers and characters.

Современные вычислительные системы работают наиболее эффективно при упорядоченных данных. Сортировка информации - это процесс расстановки элементов в некотором порядке. Элементы размещаются следующем образом: 1) вычисления, которые требуют определенного порядка расположения данных, могли выполняться эффективно, 2) результаты имели осмысленный вид, 3) последующие операции имели бы упорядоченные исходные данные. Есть много различных способов упорядочений информации таких, например, как сортировка имен в списке по алфавиту или упорядочение данных по возрастанию или по убыванию.Modern computing systems work most efficiently with ordered data. Sorting information is the process of arranging elements in a certain order. Elements are placed as follows: 1) calculations that require a certain order of data arrangement could be performed efficiently, 2) the results were meaningful, 3) subsequent operations would have ordered source data. There are many different ways of organizing information, such as sorting the names in a list alphabetically or sorting data in ascending or descending order.

Упорядочение данных включает анализ возможностей аппаратных средств вычислительных систем, расположения их каналов, объема оперативной памяти, частоты обращений, быстродействия, диапазона обработки входной числовой и символьной информации.Data streamlining includes analysis of the capabilities of the hardware of computing systems, the location of their channels, the amount of RAM, access frequency, speed, processing range of input numerical and symbolic information.

Задача сортировки потоков информации в вычислительной технике является настолько важной, что ее следует осуществлять только тогда, когда тщательное изучение аппаратных средств и параметров данных оправдывает сортировку [1].The task of sorting information flows in computer technology is so important that it should be carried out only when a careful study of the hardware and data parameters justifies sorting [1].

Предлагаемое устройство сортировки информации методом дешифрации данных позволит значительно снизить аппаратные средства, что ведет к упрощению комбинационной схемы, упростит алгоритм работы устройства, а также расширить функциональные возможности устройства.The proposed device for sorting information by decrypting data will significantly reduce hardware, which leads to a simplification of the combinational circuit, simplifies the algorithm of the device, and also expand the functionality of the device.

Решение задачи осуществляется тем, что устройство сортировки информации методом дешифрации данных, содержащее блоки сортировки, блок управления, отличающийся тем, что дополнительно введены блок ввода данных, блок дешифрации, блок хранения результата, причем информационный выход блока ввода данных соединен с первыми информационными входами всех блоков сортировки и с информационным входом блока дешифрации, на информационном выходе формируются двоичные коды чисел, которые представлены в прямом коде со своими знаковыми разрядами, и символы, представленные в двоичном коде, передача входных двоичных кодов символов и чисел осуществляется в параллельном режиме побайтно, первый управляющий выход блока управления соединен с управляющим входом блока дешифрации, на котором формируется сигнал разрешения работы блока дешифрации, первый управляющий выход блока дешифрации соединен с управляющим входом первого блока сортировки, на котором формируется сигнал разрешения работы первого блока сортировки, второй управляющий выход блока дешифрации соединен с управляющим входом второго блока сортировки, на котором формируется сигнал разрешения работы второго блока сортировки, двести пятьдесят шестой выход блока дешифрации соединен с управляющим входом двести пятьдесят шестого блока сортировки, на котором формируется сигнал разрешения работы двести пятьдесят шестого блока сортировки, первый информационный выход блока управления соединен со вторым информационным входом первого блока сортировки, на котором формируются сигнал выдачи информации, сигнал сдвига информации вправо, сигналы установки режимов работы, сигнал обнуления регистра двоичного кода числа и символа первого блока сортировки, второй информационный выход блока управления соединен со вторым информационным входом второго блока сортировки, на котором формируются сигнал выдачи информации, сигнал сдвига информации вправо, сигналы установки режимов работы, сигнал обнуления регистра двоичного кода числа и символа второго блока сортировки, третий информационный выход блока управления соединен со вторым информационным входом двести пятьдесят шестого блока сортировки, на котором формируются сигнал выдачи информации, сигнал сдвига информации вправо, сигналы установки режимов работы, сигнал обнуления регистра двоичного кода числа и символа двести пятьдесят шестого блока сортировки, информационный выход первого блока сортировки соединен с информационным входом блока хранения результата, на котором формируется двоичный код числа и символа, а также знаковый разряд числа и количество чисел и символов, поступивших на вход регистра двоичного кода числа и символа первого блока сортировки, передача выходных двоичных кодов символов и чисел с информационного выхода первого блока сортировки осуществляется в параллельном режиме побайтно, информационный выход второго блока сортировки соединен с информационным входом блока хранения результата, на котором формируется двоичный код числа и символа, а также знаковый разряд числа и количество чисел и символов, поступивших на вход регистра двоичного кода числа и символа второго блока сортировки, передача выходных двоичных кодов символов и чисел с информационного выхода второго блока сортировки осуществляется в параллельном режиме побайтно, информационный выход двести пятьдесят шестого блока сортировки соединен с информационным входом блока хранения результата, на котором формируется двоичный код числа и символа, а также знаковый разряд числа и количество чисел и символов, поступивших на вход регистра двоичного кода числа и символа двести пятьдесят шестого блока сортировки, передача выходных двоичных кодов символов и чисел с информационного выхода двести пятьдесят шестого блока сортировки осуществляется в параллельном режиме побайтно, с первого по шестой управляющие входы блока хранения результата соединены соответственно со второго по седьмой управляющими выходами блока управления, на которых формируется сигнал установки в нулевое состояние двоичного счетчика, формирующего адреса строк оперативного запоминающего устройства, сигнал обнуление двоичного счетчика, формирующего адреса столбцов оперативного запоминающего устройства, сигнал генератора прямоугольных импульсов для формирования адресов столбцов в двоичном счетчике для записи результата в оперативное запоминающее устройство, сигнал тактовых импульсов для формирования адресов строк в двоичном счетчике для записи результата в оперативное запоминающее устройство, сигнал выбора кристалла для разрешения работы оперативного запоминающего устройства, сигнал выбора режима работы - запись/считывание оперативного запоминающего устройства, первый и второй управляющие входы "СБРОС" и "ПУСК" блока управления являются внешними входами устройства сортировки информации методом дешифрации данных.The solution to the problem is that the device for sorting information by decrypting data, containing sorting units, a control unit, characterized in that the input data unit, the decryption unit, the result storage unit are additionally introduced, the information output of the data input unit being connected to the first information inputs of all blocks sorting and with the information input of the decryption unit, binary information codes of numbers are generated on the information output, which are presented in a direct code with their sign digits, and characters In the binary code, the input binary codes of characters and numbers are transmitted in parallel byte by byte mode, the first control output of the control unit is connected to the control input of the decryption unit, on which the enable signal of the decryption unit is generated, the first control output of the decryption unit is connected to the control input the first sorting unit, on which the operation enable signal of the first sorting unit is generated, the second control output of the decryption unit is connected to the control input of the second of the second sorting unit, on which the operation permission signal of the second sorting unit is generated, the two hundred and fifty-sixth output of the decryption unit is connected to the control input of the two hundred and fifty-sixth sorting unit, on which the permission signal of the operation of the two hundred and fifty-sixth sorting unit is generated, the first information output of the control unit is connected to the second information input of the first sorting unit, on which the signal for issuing information, the signal for shifting information to the right, signals for setting operation modes, drove the zero register register of the binary code number and symbol of the first sorting block, the second information output of the control unit is connected to the second information input of the second sorting block, on which the information output signal, the information shift signal to the right, operation mode setting signals, the binary code register number reset signal and symbol of the second sorting unit, the third information output of the control unit is connected to the second information input of two hundred and fifty-sixth sorting unit, on which forms a signal for outputting information, a signal for shifting information to the right, signals for setting operation modes, a signal for resetting the register of the binary code of the number and symbol of the two hundred and fifty-sixth sorting block, the information output of the first sorting block is connected to the information input of the result storage block, on which the binary code of the number and symbol is generated , as well as the sign digit of the number and the number of numbers and characters received at the input of the binary code register of the number and symbol of the first sorting block, transmission of the output binary codes characters and numbers from the information output of the first sorting unit is carried out in parallel byte mode, the information output of the second sorting unit is connected to the information input of the result storage unit, on which the binary code of the number and symbol is formed, as well as the sign digit of the number and the number of numbers and symbols received on the input of the binary code register of the number and symbol of the second sorting unit, the output of binary codes of characters and numbers from the information output of the second sorting unit is carried out in in parallel mode, byte-by-bit, the information output of the two hundred and fifty-sixth sorting unit is connected to the information input of the result storage unit, on which the binary code of the number and symbol is formed, as well as the sign digit and the number of numbers and symbols received at the input of the binary code register of the number and symbol of two hundred and fifty of the sixth sorting unit, the transmission of binary output codes of characters and numbers from the information output of two hundred and fifty-sixth sorting unit is carried out in parallel byte by byte, with of the sixth control inputs of the result storage unit are connected respectively to the second to seventh control outputs of the control unit, on which the signal for setting the binary counter forming the addresses of the random access memory lines to zero is generated, the zeroing of the binary counter forming the addresses of the random access memory columns is generated, the signal a rectangular pulse generator for generating column addresses in a binary counter for recording the result in the operational memory a blinker, a clock signal for generating line addresses in a binary counter for writing the result to the random access memory, a chip selection signal for enabling operation of the random access memory, an operation mode selection signal - writing / reading of the random access memory, the first and second control inputs "RESET "and" START "of the control unit are the external inputs of the information sorting device by data decryption method.

Устройство сортировки информации методом дешифрации данных (фиг.1) содержит блок ввода данных, блоки сортировки, блок дешифрации, блок хранения результата, блок управления, пороговые элементы.A device for sorting information by decrypting data (Fig. 1) contains a data input unit, sorting units, a decryption unit, a result storage unit, a control unit, threshold elements.

БВД - блок ввода данных служит для ввода чисел и символов, представления входной информации в двоичном коде, определения знакового разряда числа.BVD - data input unit is used to enter numbers and characters, represent input information in binary code, determine the sign digit of a number.

БС - блок сортировки служит для подсчета одинаковых чисел и символов, определения знакового разряда числа, для записи и хранения упорядоченной информации.BS - sorting unit is used to count the same numbers and characters, determine the sign digit of the number, to record and store ordered information.

БШД - блок дешифрации служит для декодирования входного двоичного кода и однозначного определения номера регистра для записи и хранения информации.BSD - the decryption unit is used to decode the input binary code and uniquely determine the register number for recording and storing information.

БХР - блок хранения результата служит для записи и хранения в нем результата упорядоченной двоичной информации.BHR - the result storage unit is used to record and store the result of ordered binary information in it.

БУ - блок управления служит для формирования управляющих сигналов, которые осуществляют процесс сортировки входной информации.BU - the control unit is used to generate control signals that carry out the input information sorting process.

На фиг.1 изображена структурная схема устройства сортировки информации методом дешифрации данных.Figure 1 shows a structural diagram of a device for sorting information by decrypting data.

На фиг.2 представлен вариант технической реализации блока ввода данных.Figure 2 presents a variant of the technical implementation of the data input unit.

На фиг.3 представлен вариант технической реализации блока сортировки, блока подсчета положительных чисел и блока подсчета отрицательных чисел.Figure 3 presents a variant of the technical implementation of the sorting unit, the unit for counting positive numbers and the unit for counting negative numbers.

На фиг.4 изображена функциональная схема блока сортировки и блока регистра двоичного кода.Figure 4 shows a functional diagram of the sorting unit and the register block binary code.

На фиг.5 показана функциональна схема блока дешифрации.5 shows a functional diagram of a decryption unit.

На фиг.6 представлен вариант технической реализации блока хранения результата.Figure 6 presents a variant of the technical implementation of the storage unit of the result.

На фиг.7 - содержательная граф-схема алгоритма ГСА работы устройства.7 is a meaningful graph diagram of the GAW algorithm of the device.

На фиг.8 - размеченная граф-схема алгоритма ГСА работы устройства.On Fig - labeled graph diagram of the GAW algorithm of the device.

Для описания алгоритма работы блока 7 управления используются следующие идентификаторы.To describe the operation algorithm of control unit 7, the following identifiers are used.

1. БВД - блок ввода данных.1. BVD - data input unit.

2. БСi - блоки сортировки.2. BSi - sorting blocks.

3. БДШ - блок дешифрации.3. BDSH - decryption unit.

4. БХР - блок хранения результата.4. BHR - block storage of the result.

5. БУ - блок управления.5. BU - control unit.

6. ЧСД - выходной информационный двоичный сигнал числовых и символьных данных, поступающий из блока ввода данных.6. CSD - the output information binary signal of numeric and symbolic data coming from the data input unit.

7. УПРi - информационный сигнал из блока управления, состоящий из управляющих сигналов: выдачи, обнуления, сдвига, установки режимов работы регистров: реж1, реж2.7. UPRi - information signal from the control unit, consisting of control signals: issuing, zeroing, shifting, setting the operating modes of the registers: dir1, dir2.

8. СРЗ - управляющий сигнал разрешения работы дешифратора ДШ1 блока дешифрации.8. SRZ - control signal of the permission to operate the decoder DSh1 of the decryption unit.

9. УСН - управляющий сигнал установки в нулевое состояние двоичного счетчика Сч2, формирующего адреса строк, оперативного запоминающего устройства блока хранения результата.9. USN - the control signal of setting the binary counter Сч2 to zero state, forming the address of the strings, random access memory of the result storage unit.

10. ОБН - управляющий сигнал установки в нулевое состояние двоичного счетчика Сч1, формирующего адреса столбцов, блока хранения результата.10. OBN - control signal of setting the binary counter Сч1 to zero state, forming the column addresses, the result storage block.

11. ГИ - генератор прямоугольных импульсов, поступающих на суммирующий вход двоичного счетчика Сч1, формирующего адреса столбцов, блока хранения результата.11. GI - a generator of rectangular pulses arriving at the summing input of the binary counter SCh1, which forms the addresses of the columns, the storage unit of the result.

12. ТИ - генератор прямоугольных импульсов, поступающих на суммирующий вход двоичного счетчика Сч2, формирующего адреса строк, блока хранения результата.12. TI - a generator of rectangular pulses arriving at the summing input of a binary counter SCh2, forming the addresses of the rows, the storage unit of the result.

13. ВК - управляющий сигнал выбора кристалла оперативного запоминающего устройства блока хранения результата.13. VK - control signal of the chip selection of random access memory of the result storage unit.

14. Зп/Сч - управляющий сигнал записи/считывание информации из оперативного запоминающего устройства блока хранения результата.14. Sn / MF - control signal recording / reading information from random access memory of the result storage unit.

15. УМД - входной информационный сигнал блока хранения результата.15. UDM - the input information signal of the result storage unit.

16. РАЗi - управляющий сигнал из блока дешифрации, разрешающий принимать информацию регистром двоичного кода блоков спортивки.16. Razi - a control signal from the decryption block, which allows receiving information by the binary code register of the sports unit.

17. УМi - выходной информационный сигнал блоков сортировки.17. UMi - output information signal of sorting units.

18. ДКЧС - выходной информационный сигнал с выхода шифратора блока ввода данных, представляющий собой двоичный код чисел и символов.18. DCES - the output information signal from the output of the encoder of the data input unit, which is a binary code of numbers and characters.

19. ЗРЧ - знаковый разряд двоичных чисел, поступающий с выхода шифратора блока ввода данных.19. ZRCH - a significant bit of binary numbers coming from the output of the encoder of the data input unit.

20. ПРИ - генератор прямоугольных импульсов блоков сортировки.20. PRI is a generator of rectangular pulses of sorting blocks.

21. БППЧ - блок подсчета положительных чисел.21. BPPCH - block for counting positive numbers.

22. БПОЧ - блок подсчета отрицательных чисел.22. BPOCH - block for counting negative numbers.

23. БРгДК - блок регистра двоичного кода входного числа и символа.23. BRgDK - block register of the binary code of the input number and symbol.

24. КЛПЧ - выходной информационный сигнал двоичного счетчика Сч1 блока подсчета положительных чисел, представляющий собой количество положительных чисел.24. KLPCH - the output information signal of the binary counter SC1 block counting positive numbers, which is the number of positive numbers.

25. КЛОЧ - выходной информационный сигнал двоичного счетчика Сч2 блока подсчета отрицательных чисел, представляющий собой количество отрицательных чисел.25. KLOCH - the output information signal of the binary counter SC2 of the block for counting negative numbers, which is the number of negative numbers.

26. ЗРПЧ - выходной управляющий сигнал D-триггера Тр1 блока подсчета положительных чисел, представляющий собой знаковый разряд положительных чисел.26. ZRPCH - the output control signal of the D-trigger Tr1 block counting positive numbers, which is a sign discharge of positive numbers.

27. ЗРОЧ - выходной управляющий сигнал D-триггера Тр2 блока подсчета отрицательных чисел, представляющий собой знаковый разряд отрицательных чисел.27. ZROCH - the output control signal of the D-trigger Tr2 of the block for counting negative numbers, which is a sign discharge of negative numbers.

28. ОБЛ - управляющий сигнал обнуления двоичных счетчиков Сч1, Сч2 и D-триггеров Тр1, Тр2, поступающий на входы установки в нулевое состояние элементов блоков подсчета положительных и отрицательных чисел.28. OBL - control signal zeroing binary counters Sch1, Sch2 and D-flip-flops Tr1, Tr2, received at the inputs of the installation in the zero state of the elements of the blocks of counting positive and negative numbers.

29. КПЧЗПЧ - выходной информационный сигнал электронных ключей, представляющий собой количество и знаковый разряд положительных чисел.29. KHCHZCHR - the output information signal of electronic keys, which is the number and sign digit of positive numbers.

30. КОЧЗОЧ - выходной информационный сигнал электронных ключей, представляющий собой количество и знаковый разряд отрицательных чисел.30. KOCHOCH - the output information signal of electronic keys, which is the number and sign digit of negative numbers.

31. ДКВИ - информационный двоичный код выходной информации регистра двоичного кода числа или символа.31. DKVI - information binary code of the output information of the register of the binary code of a number or symbol.

32. ДКСЧ - информационный двоичный код выходной информации электронных ключей символа или числа.32. DKSCH - information binary code of the output information of electronic keys of a symbol or number.

33. CPi - входной управляющий сигнал, представляющий стробирующий, разрешающий сигнал работы дешифраторов блока дешифрации.33. CPi is an input control signal representing a gating, enabling signal of operation of the decoders of the decryption unit.

34. АД СТЛ - адресная шина столбцов оперативного запоминающего устройства блока хранения результата.34. HELL STL - address bus of the columns of random access memory of the result storage unit.

35. АД СТР - адресная шина строк оперативного запоминающего устройства блока хранения результата.35. AD STR - address line bus of random access memory of the result storage unit.

36. РУД - выходной информационный сигнал - результат упорядоченных данных оперативного запоминающего устройства блока хранения результата.36. ORE - output information signal - the result of the ordered data of the random access memory of the result storage unit.

37. ЗВД - признак завершения ввода информации с выхода блока ввода данных.37. ZVD - a sign of completion of the input of information from the output of the data input unit.

38. ПУСК - внешний управляющий сигнал блока управления, означающий пуск работы устройства сортировки информации.38. START - an external control signal of the control unit, which means the start of operation of the information sorting device.

39. СБРОС - внешний управляющий сигнал блока управления, означающий сброс всех элементов памяти и двоичных счетчиков в нулевое состояние устройства сортировки информации.39. RESET - an external control signal of the control unit, which means resetting all memory elements and binary counters to the zero state of the information sorting device.

Работа алгоритма управления устройства.The operation of the device control algorithm.

Содержательная граф-схема алгоритма управления приведена на фиг.7 и отражает работу блока 7 управления (фиг.1).A meaningful graph diagram of the control algorithm is shown in Fig.7 and reflects the operation of the control unit 7 (Fig.1).

Блок 1 алгоритма является начальным боком алгоритма.Block 1 of the algorithm is the initial side of the algorithm.

В блоке 2 алгоритма выполняется подача сигнала «СБРОС» установки в нулевое состояние на входы всех элементов устройства сортировки.In block 2 of the algorithm, the signal “RESET” is set to the zero state at the inputs of all elements of the sorting device.

В блоке 3 алгоритма по команде «ПУСК:=1» происходит установка внешнего сигнала устройства ПУСК в единичное значение.In block 3 of the algorithm, by the “START: = 1” command, the external signal of the START device is set to a single value.

В блоке 4 алгоритма по команде «ОБН:=1» происходит установка в нулевые значения элементов памяти и двоичных счетчиков устройства.In block 4 of the algorithm, the “OBN: = 1” command sets the memory elements and binary counters of the device to zero values.

Блоки 5, 6, 7, 8, 9 и 10 представляют собой цикл, в котором производится определение блока сортировки устройства для записи входной двоичной информации.Blocks 5, 6, 7, 8, 9, and 10 represent a cycle in which the sorting unit of the device for recording binary input information is determined.

В блоке 5 осуществляется анализ признака «ЗВД» - завершения ввода данных. По выходу «Да» осуществляется переход на блок 11 алгоритма. По выходу «Нет» осуществляется переход на блок 6 алгоритма.In block 5, the analysis of the sign "ZVD" is performed - completion of data entry. Upon exit “Yes”, a transition to block 11 of the algorithm is performed. Upon exit “No”, a transition to block 6 of the algorithm is performed.

В блоке 6 по команде «БС:=ЧСД» на вход блоков сортировки поступают числовые и символьные данные, по команде «БДШ:=ЧСД» на вход блока дешифрации поступают числовые и символьные данные.In block 6, by the command “BS: = CSD”, the input of the sorting blocks receives numerical and character data, and by the command “BDS: = ChSD”, the numeric and character data are sent to the input of the decryption block.

Блоки 7, 8, 9 и 10 образуют цикл, в котором определяется регистр блока сортировки и подача на него входного информационного двоичного сигнала.Blocks 7, 8, 9, and 10 form a cycle in which the register of the sorting block is determined and the input information binary signal is supplied to it.

В блоке 7 происходит изменение переменной счетчика цикла i от начального единичного значения до конечного 256 с шагом+1.In block 7, the variable of the loop counter i changes from the initial unit value to the final 256 in increments of + 1.

В блоке 8 анализируется признак «PA3i» - разрешение записи входных данных в регистр i-го блока сортировки.In block 8, the attribute “PA3i” is analyzed - permission to write input data to the register of the i-th sorting block.

В блоке 9 по команде «БСi:=PA3i» происходит подача управляющего сигнала из блока дешифрации для разрешения записи информации в регистр i-го блока сортировки.In block 9, by the command "BSi: = PA3i", a control signal is supplied from the decryption unit to enable the recording of information in the register of the i-th sorting block.

В блоке 10 по команде «БСi:=ЧСД» осуществляется запись в регистр i-го блока сортировки двоичного кода входных числовых и символьных данных.In block 10, by the command “BSi: = ChSD”, the i-th block for sorting the binary code of the input numeric and character data is written into the register.

В блоке 11 анализируется признак сортировки данных по возрастанию - «СОРВОЗ». По выходу «Нет» осуществляется переход на блок 17 алгоритма. По выходу «Да» осуществляется переход на блок 12 алгоритма.In block 11, the sign of sorting data in ascending order is analyzed - “TOP”. Upon exit “No”, a transition to block 17 of the algorithm is performed. Upon exit “Yes”, the transition to block 12 of the algorithm.

В блоке 12 по команде «БХР:=ЗП» производится подача из блока управления на вход блока хранения результата управляющего сигнала для записи данных в оперативное запоминающее устройство.In block 12, by the command "BHR: = ЗП", the control signal is input from the control unit to the input of the storage unit to write data to the random access memory.

В блоке 13 по команде «БХР:=ГИ» происходит подача прямоугольных импульсов на суммирующий вход двоичного счетчика СЧ1, формирующего адреса столбцов оперативного запоминающего устройства блока хранения результата, по команде «БХР:=ТИ» происходит подача прямоугольных тактовых импульсов на суммирующий вход двоичного счетчика СЧ2, формирующего адреса строк оперативного запоминающего устройства блока хранения результата.In block 13, by the command “BHR: = GI”, rectangular pulses are fed to the summing input of the binary counter SCH1, which generates the addresses of the columns of the random access memory of the result storage unit; by the command “BHR: = TI”, rectangular clock pulses are fed to the summing input of the binary counter MF2, forming the address of the lines of random access memory of the result storage unit.

Блоки 14, 15 и 16 образуют цикл, в котором происходит запись данных из блоков сортировки в блок хранения результата. По завершении цикла осуществляется переход на блок 34 алгоритма.Blocks 14, 15 and 16 form a cycle in which data from the sorting blocks is recorded in the result storage block. Upon completion of the cycle, the transition to block 34 of the algorithm.

В блоке 14 происходит изменение переменной счетчика цикла i от начального значения единицы до конечного 256 с шагом+1.In block 14, the variable of the counter of cycle i changes from the initial value of one to the final 256 in increments of + 1.

В блоке 15 по команде «РгДКЧСi:=ВЫДi» на вход регистра i-го блока сортировки подается i-й информационный сигнал для выдачи числовых и символьных данных из регистров.In block 15, by the command “RGDKChSi: = EXITi”, the i-th information signal is fed to the input of the register of the i-th sorting block to output numerical and character data from the registers.

В блоке 16 по команде «БХР:=УМi» происходит подача выходного информационного сигнала с выхода регистра i-го блока сортировки на вход блока хранения результата.In block 16, the command "BHR: = UMi" feeds the output information signal from the output of the register of the i-th sorting block to the input of the result storage block.

В блоке 17 анализируется признак сортировки числовых и символьных данных по убыванию «СОРУБВ». По выходу «Нет» осуществляется переход на блок 23 алгоритма, по выходу «Да» осуществляется переход на блок 18 алгоритма.In block 17, the sign of sorting numerical and symbolic data in descending order of "SORUBV" is analyzed. By the exit “No”, the transition to the block 23 of the algorithm is carried out, by the exit “Yes” the transition to the block 18 of the algorithm is carried out.

В блоке 18 по команде «БХР:=ЗП» производится подача из блока управления на вход оперативного запоминающего устройства блока хранения результата управляющего сигнала для записи входных данных.In block 18, by the command "BHR: = ЗП", a control signal is input from the control unit to the input of the random access memory of the storage unit to record the input data.

В блоке 19 по команде «БХР:=ГИ» происходит подача прямоугольных импульсов на суммирующий вход двоичного счетчика СЧ1, формирующего адреса столбцов оперативного запоминающего устройства блока хранения результата, по команде «БХР:=ТИ» происходит подача прямоугольных тактовых импульсов на суммирующий вход двоичного счетчика СЧ2, формирующего адреса строк оперативного запоминающего устройства блока хранения результата.In block 19, by the command “BHR: = GI”, rectangular pulses are fed to the summing input of the binary counter SCH1, which generates the addresses of the columns of the random access memory of the result storage unit; by the command “BHR: = TI”, rectangular clock pulses are fed to the summing input of the binary counter MF2, forming the address of the lines of random access memory of the result storage unit.

Блоки 20, 21 и 22 образуют цикл, в котором происходит считывание информации из регистров блоков сортировки и запись упорядоченных данных в оперативное запоминающее устройство блока хранения результата. По завершении цикла осуществляется переход на блок 34 алгоритма.Blocks 20, 21 and 22 form a cycle in which information is read from the registers of the sorting blocks and the ordered data are written to the random access memory of the result storage unit. Upon completion of the cycle, the transition to block 34 of the algorithm.

В блоке 20 происходит изменение переменной счетчика цикла i, от конечного значения 256 до начального единичного параметра с шагом -1.In block 20, the variable of the counter of cycle i changes from the final value 256 to the initial unit parameter in increments of -1.

В блоке 21 по команде «РгДКЧСi:=ВЫДi» на вход регистр i-го блока сортировки подается i-й информационный сигнал для выдачи данных из регистров.In block 21, by the command “RGDKChSi: = EXITi”, the i-th information signal is fed to the input of the register of the i-th sorting unit to output data from the registers.

В блоке 22 по команде «БХР:=УМi» происходит подача выходного информационного сигнала с выхода регистра i-го блока сортировки на вход блока хранения результата.In block 22, by the command “BHR: = UMi”, an output information signal is supplied from the output of the register of the i-th sorting block to the input of the result storage block.

В блоке 23 происходит анализ признака «СОРИНТ», при котором упорядочение входной двоичной информации осуществляется в определенном интервале от заданного начального значения х до конечного параметра v. По выходу «Нет» осуществляется переход на блок 29 алгоритма, по выходу «Да» осуществляется переход на блок 24 алгоритма.In block 23, the “SORINT” feature is analyzed, in which the input binary information is ordered in a certain interval from the given initial value x to the final parameter v. By the exit “No”, the transition to the block 29 of the algorithm is carried out, by the exit “Yes” the transition to the block 24 of the algorithm is carried out.

В блоке 24 по команде «БХР:=ЗП» производится подача из блока управления на вход оперативного запоминающего устройства блока хранения результата управляющего сигнала для записи входных данных.In block 24, by the command "BHR: = ЗП", a control signal is input from the control unit to the input of the random access memory of the storage unit to record the input data.

В блоке 25 по команде «БХР:=ГИ» происходит подача прямоугольных импульсов на суммирующий вход двоичного счетчика СЧ1, формирующего адреса столбцов оперативного запоминающего устройства блока хранения результата, по команде «БХР:=ТИ» происходит подача прямоугольных тактовых импульсов на суммирующий вход двоичного счетчика СЧ2, формирующего адреса строк оперативного запоминающего устройства блока хранения результата.In block 25, by the command “BHR: = GI”, rectangular pulses are fed to the summing input of the binary counter SCH1, which generates the addresses of the columns of the random access memory of the result storage unit; by the command “BHR: = TI”, rectangular clock pulses are fed to the summing input of the binary counter MF2, forming the address of the lines of random access memory of the result storage unit.

Блоки 26, 27 и 28 образуют цикл, в котором происходит считывание информации из регистров блоков сортировки и запись упорядоченных данных в оперативное запоминающее устройство блока хранения результата. По завершении цикла осуществляется переход на блок 34 алгоритма.Blocks 26, 27 and 28 form a cycle in which information is read from the registers of the sorting blocks and the ordered data are written to the random access memory of the result storage unit. Upon completion of the cycle, the transition to block 34 of the algorithm.

В блоке 26 происходит изменение переменной счетчика цикла i, от начального значения х до конечного параметра v с шагом +1.In block 26, the variable of the counter of the cycle i changes, from the initial value x to the final parameter v with a step of +1.

В блоке 27 по команде «РгДКЧСi=ВЫДi» на вход регистр i-го блока сортировки подается i-й информационный сигнал для выдачи результата сортировки из регистров.In block 27, by the command “RgDKChSi = EXITi”, the i-th information signal is fed to the input of the register of the i-th sorting block to output the sorting result from the registers.

В блоке 28 по команде «БХР:=УМi» происходит подача выходного информационного сигнала с выхода регистра i-го блока сортировки на вход блока хранения результата.In block 28, by the command “BHR: = UMi”, an output information signal is supplied from the output of the register of the i-th sorting block to the input of the result storage block.

В блоке 29 анализируется признак «ЧИСИМ», при котором считывается и записывается двоичный код определенного конкретного числа или символа из регистра блоков сортировки. По выходу «Да» осуществляется переход на блок 30 алгоритма, по выходу «Нет» осуществляется переход на конечный блок 34 алгоритма.In block 29, the CHRISIM flag is analyzed, in which the binary code of a certain specific number or symbol is read and written from the register of sorting blocks. By the exit “Yes”, the transition to the block 30 of the algorithm is carried out, by the exit “No” the transition is made to the final block 34 of the algorithm.

В блоке 20 по команде «БХР:=ЗП» производится подача на вход оперативного запоминающего устройства блока хранения результата разрешающего управляющего сигнала из блока управления для записи входных данных в ОЗУ.In block 20, by the command "BHR: = ЗП", the result of the enabling control signal from the control unit for recording the input data to RAM is supplied to the input of the operative memory of the storage unit.

В блоке 31 по команде «БХР:=ГИ» происходит подача прямоугольных импульсов на суммирующий вход двоичного счетчика СЧ1, формирующего адреса столбцов оперативного запоминающего устройства блока хранения результата, по команде «БХР:=ТИ» происходит подача прямоугольных тактовых импульсов на суммирующий вход двоичного счетчика СЧ2, формирующего адреса строк оперативного запоминающего устройства блока хранения результата.In block 31, by the command “BHR: = GI”, rectangular pulses are fed to the summing input of the binary counter SCH1, which generates the addresses of the columns of the random access memory of the result storage unit; by the command “BHR: = TI”, rectangular clock pulses are fed to the summing input of the binary counter MF2, forming the address of the lines of random access memory of the result storage unit.

В блоке 32 по команде «РгДКЧСi:=ВЫД1» на вход регистр i-го блока сортировки подается i-й разрешающий информационный сигнал для выдачи результата из регистра.In block 32, by the command “RgDKChSi: = EXIT1”, the i-th resolving information signal is fed to the input of the register of the i-th sorting block to output the result from the register.

В блоке 33 по команде «БХР:=УМi» происходит подача выходного информационного сигнала с выхода регистра i-го блока сортировки на вход блока хранения результата.In block 33, by the command "BHR: = UMi", an output information signal is supplied from the output of the register of the i-th sorting block to the input of the result storage block.

Блок 34 является конечным блоком алгоритма.Block 34 is the final block of the algorithm.

Работа устройства сортировки информации методом дешифрации заключается в следующем.The operation of the device for sorting information by decryption is as follows.

Внешние управляющие сигналы "ПУСК" и "СБРОС" поступают в блок 7 управления.External control signals "START" and "RESET" are received in the control unit 7.

Блок 1 ввода данных БВД содержит шифратор ШФ DD8, представляющий собой обычную стандартную клавиатуру (фиг.2). Этот блок позволяет вводить символы и двоичные числа со своими знаковыми разрядами в двоичном коде. Символы представлены в коде ASCII - международная американская стандартная кодировка символов. С выхода шифратора формируется восьми разрядный информационный сигнал ДКЧС, представляющий двоичный код символов или чисел. Выходным сигналом шифратора ШД является знаковый разряд числа ЗРЧ. Двоичные положительные числа имеют в знаковом разряде значение нуль. Примером может служить положительное число 10, представленное в десятичной системе счисления, в двоичном представлении это число имеет вид 0.1010. Отрицательное число имеет в знаковом разряде единицу. Для примера возьмем число -12 в десятичной системе счисления, в двоичном коде это число имеет вид 1.1100. Выходной информацией блока 1 ввода данных БВД является информационный сигнал ЧСД, представляющий собой двоичный код символа и числа со своим знаковым разрядом. Выходной информационный сигнал ЧСД блока 1 ввода данных БВД поступает на входы блоков сортировки и блока дешифрации (фиг.1, 2).Block 1 data input BVD contains the encoder WF DD8, which is a conventional standard keyboard (figure 2). This block allows you to enter characters and binary numbers with their signed digits in binary code. Characters are represented in ASCII code - the international American standard character encoding. From the output of the encoder, an eight-bit information signal of the DCCH is generated, representing the binary code of characters or numbers. The output signal of the SD encoder is the sign bit of the number of ZRCh. Positive binary numbers have a value of zero in the sign digit. An example is a positive number 10, represented in decimal notation, in binary representation this number has the form 0.1010. A negative number has a unit in the sign digit. For example, take the number -12 in the decimal system, in binary code this number has the form 1.1100. The output information of the BVD data input unit 1 is the information signal BSD, which is a binary code of a symbol and number with its sign bit. The output information signal of the signaling unit of the BVD data input unit 1 is supplied to the inputs of the sorting units and the decryption unit (Figs. 1, 2).

Блок 2 сортировки состоит из трех блоков: блока подсчета положительных чисел БППЧ, блока подсчета отрицательных чисел БПОЧ, блока регистра двоичного кода БРгДК и генератора прямоугольных импульсов ПРИ, выполненного на элементе DD18 (фиг.3, 4). Блок подсчета положительных чисел БППЧ предназначен для определения и хранения знакового разряда числа - нуля и для подсчета положительных чисел, поступивших на вход блока сортировки. Блок подсчета отрицательных чисел БПОЧ предназначен для определения и хранения знакового разряда числа - единицы и для подсчета отрицательных чисел, поступивших на вход блока сортировки. Блок регистра двоичного кода БРгДК предназначен для записи, хранения и выдачи двоичного кода символа и модуля и знакового разряда числа. Генератор прямоугольных импульсов ПРИ предназначен для генерации прямоугольных импульсов. На фиг.3 представлены принципиальные схемы: блока подсчета положительных чисел БППЧ, блока подсчета отрицательных чисел БПОЧ, структурная схема блока регистра двоичного кода БРгДК и генератор прямоугольных импульсов ПРИ. На фиг.4 предложена принципиальная схема блока регистра двоичного кода БРгДК. Блок подсчета положительных чисел БППЧ состоит из логической схемы И с одним инверсным управляющим входом, выполненной на пороговом элементе DD9, логической схемы И с прямым управляющим входом, выполненной на пороговом элементе DD10, двоичного счетчика Сч1 DD11, предназначенного для подсчета прямоугольных импульсов, поступающих на суммирующий вход, D триггера Тр1, выполненного на элементе DD12, предназначенного для записи и хранения знакового разряда положительного числа. Предварительно перед сортировкой информации двоичные счетчики Сч1, Сч2, D триггера Тр1 и Тр2 были обнулены управляющим сигналом обнуления ОБЛ, поступившим из блока регистра двоичного кода. Сигнал обнуления ОБЛ, который поступает одновременно на входы установки в состояние нуль R двоичных счетчиков и триггеров. Входным управляющим сигналом блока сортировки БС1 является сигнал знаковый разряд числа ЗРЧ, который поступает с выхода блока 1 ввода данных. Управляющий сигнал знаковый разряд числа ЗРЧ параллельно поступает на прямой управляющий вход логической схемы И DD15 блока подсчета отрицательных чисел и на инверсный управляющий вход логической схемы И DD9 блока подсчета положительных чисел. Логические схемы И DD15 и И DD9 выполняют функцию электронных ключей (фиг.3). На прямые информационные входы логических схем И DD15, DD9 поступают прямоугольные импульсы с выхода генератора прямоугольных импульсов ПРИ.Sorting block 2 consists of three blocks: a block for calculating the positive numbers of the BPCS, a block for counting the negative numbers of the BPOCH, a block for registering the binary code BRgDK, and a square-wave generator PXR performed on element DD18 (Figs. 3, 4). The block for calculating the positive numbers of the BPCS is intended for determining and storing the sign digit of a number - zero and for counting the positive numbers received at the input of the sorting block. The block of counting negative numbers BPOCH is designed to determine and store the sign digit of the number - one and to count the negative numbers received at the input of the sorting block. The register block of the binary code BRgDK is intended for recording, storing and issuing the binary code of the symbol and module and the sign digit of the number. The PRI rectangular pulse generator is designed to generate rectangular pulses. Figure 3 presents the schematic diagrams of the block for calculating the positive numbers of the BPPCH, the block for counting the negative numbers of the BPOCH, the block diagram of the block of the binary code register BRGDC and the square-wave pulse generator PRI. Figure 4 is a schematic diagram of a binary code register block BRgDK. The block for counting positive numbers of the BPCS consists of a logic circuit AND with one inverse control input made on a threshold element DD9, logic circuitry AND with a direct control input made on a threshold element DD10, a binary counter Сч1 DD11, designed to count rectangular pulses arriving at the summing the input, D of the trigger Tr1, executed on the element DD12, designed to record and store a significant digit of a positive number. Prior to sorting the information, binary counters Сч1, Сч2, D of the trigger Т1 and ТР2 were reset to zero by the OBL control reset signal received from the binary code register block. The OBL zeroing signal, which is supplied simultaneously to the inputs of the installation in the state of zero R binary counters and triggers. The input control signal of the sorting unit BS1 is a signal of a significant digit of the number of RIS, which comes from the output of the data input unit 1. The control signal is a significant digit of the number of RISs in parallel to the direct control input of the logic circuit AND DD15 of the negative number counting unit and to the inverse control input of the logic circuit AND DD9 of the positive number counting unit. The logic circuits And DD15 and And DD9 perform the function of electronic keys (figure 3). At the direct information inputs of logic circuits AND DD15, DD9 rectangular pulses are received from the output of the rectangular pulse generator PRI.

В случае равенства нулевому значению сигнала знакового разряда числа ЗРЧ, который поступает на инверсный управляющий вход логической схемы И DD9, открывается электронный ключ. На выходе открытого электронного ключа логической схемы И DD9 сформируется прямоугольный импульс. Выход логической схемы И DD9 одновременно поступает на суммирующий вход двоичного счетчика Сч1 DD11 и на управляющий вход логической схемы И DD10, выполняющей функцию электронного ключа блока подсчета положительных чисел БППЧ. Единичный выход логической схемы И DD9, поступающий на управляющий вход электронного ключа, откроет логическую схему И DD10. Через открытый электронный ключ логической схемы И DD10 сигнал знакового разряда числа ЗРЧ, поступающий на информационный вход схемы, поступает на вход D триггера Тр1 DD12 и установит триггер в нулевое состояние на выходе. Выходной сигнал знакового разряда положительного числа ЗРПЧ D триггера Tp1 DD12 принимает нулевое значение. Выход D триггера Tp1 DD12 поступает на вход блока регистра двоичного кода БРгДК. Двоичный счетчик Сч1 DD11 подсчитает количество прямоугольных импульсов, поступивших на суммирующий вход. На выходе двоичного счетчика Сч1 DD11 сформируется информационный сигнал, который соответствует количеству положительных чисел КЛПЧ. Выход двоичного счетчика Сч1 DD11 поступает на вход блока регистра двоичного кода БРгДК (фиг.3). Если сигнал знакового разряда числа ЗРЧ, равный единичному значению, поступает на прямой управляющий вход логической схемы И DD15, то открывается электронный ключ. На выходе открытого электронного ключа логической схемы И DD15 сформируется прямоугольный импульс. Выход логической схемы И DD15 одновременно поступает на суммирующий вход двоичного счетчика Сч2 DD16 и на управляющий вход логической схемы И DD13, выполняющей функцию электронного ключа блока подсчета отрицательных чисел БПОЧ. Единичный выход логической схемы И DD15, поступающий на управляющий вход электронного ключа, откроет логическую схему И DD13. Через открытый электронный ключ логической схемы И DD13 сигнал знакового разряда числа ЗРЧ, поступающий на информационный вход схемы, поступает на вход D триггера Тр2 DD14 и установит триггер в единичное состояние на выходе. Выходной сигнал знакового разряда отрицательного числа ЗРОЧ D триггера Тр2 DD14 принимает единичное значение. Выход D триггера Тр2 DD14 поступает на вход блока регистра двоичного кода БРгДК. Двоичный счетчик Сч2 DD16 подсчитает количество прямоугольных импульсов, поступивших на суммирующий вход. На выходе двоичного счетчика Сч2 DD16 сформируется информационный сигнал, который соответствует количеству отрицательных чисел КЛОЧ. Выход двоичного счетчика Сч2 DD16 поступает на вход блока регистра двоичного кода БРгДК (фиг.3).In case of equality to the zero value of the signal of the sign digit of the number of RIS, which is fed to the inverse control input of the logic circuit AND DD9, an electronic key is opened. At the output of the public electronic key of the logic circuit AND DD9, a rectangular pulse is generated. The output of the logic circuit And DD9 is simultaneously fed to the summing input of the binary counter SC1 DD11 and to the control input of the logic circuit And DD10, which performs the function of the electronic key of the block for calculating the positive numbers of BDPC. A single output of the logic circuit AND DD9, which is input to the control input of the electronic key, will open the logic circuit AND DD10. Through the public electronic key of the logic circuit And DD10, the sign signal of the number of ROCs supplied to the information input of the circuit is supplied to the input D of trigger Tr1 DD12 and sets the trigger to zero at the output. The output signal of the sign of the discharge of a positive number of VHF D flip-flop Tp1 DD12 takes on a zero value. The output D of the trigger Tp1 DD12 is fed to the input of the register block of the binary code BRgDK. The binary counter Sch1 DD11 counts the number of rectangular pulses received at the summing input. At the output of the binary counter Sch1 DD11, an information signal is generated that corresponds to the number of positive KLPC numbers. The output of the binary counter SC1 DD11 is fed to the input of the register block of the binary code BRGDK (figure 3). If the sign signal of the number of RIS, equal to a single value, is fed to the direct control input of the logic circuit And DD15, then the electronic key is opened. At the output of the public electronic key of the logic circuit AND DD15, a rectangular pulse is generated. The output of the logic circuit And DD15 is simultaneously fed to the summing input of the binary counter SC2 DD16 and to the control input of the logic circuit And DD13, which performs the function of the electronic key of the block for counting negative numbers of BPOCH. A single output of the logic circuit And DD15, received at the control input of the electronic key, will open the logic circuit And DD13. Through the public electronic key of the logic circuit And DD13, a sign signal of the number of ROCs supplied to the information input of the circuit is supplied to input D of trigger Tr2 DD14 and sets the trigger to a single state at the output. The output signal of the sign of the discharge of a negative number ZROCH D trigger Tr2 DD14 takes a single value. The output D of the trigger Tr2 DD14 is fed to the input of the register block of the binary code BRgDK. Binary counter Sch2 DD16 counts the number of rectangular pulses received at the summing input. At the output of the binary counter Sch2 DD16, an information signal is generated that corresponds to the number of negative KLOCH numbers. The output of the binary counter SC2 DD16 goes to the input of the register block of the binary code BRGDK (figure 3).

Блок регистра двоичного кода БРгДК блока 2 сортировки состоит из регистра двоичного кода числа и символа РгДКЧС, выполненного на элементе DD25, системы электронных ключей первой СЭК1, системы электронных ключей второй СЭК2, системы электронных ключей третьей СЭК3 (фиг.4). Регистр двоичного кода числа и символа РгДКЧС элемент DD25 является универсальным восьмиразрядным регистром. Например, микросхема К155ИР13 [2]. Регистр может работать в режимах: параллельный ввод, хранение, установки нулей, операции сдвига, последовательный ввод. Режимы работы задаются сигналами на управляющих входах. Входным входом блока регистра двоичного кода БРгДК является информационный сигнал управления первый УПР1, который поступает из блока 7 управления. В состав информационного сигнала управления первый УПР1 входят управляющие сигналы: ВЫД - выдача результата, СДВ - сдвига информации, РЕЖ1 и РЕЖ2 - сигналы установки режимов работы микросхемы, ОБЛ - установки в нулевое состояние элементов памяти микросхемы, на тактовый вход С регистра поступает управляющий сигнал РАЗ1 с выхода блока дешифрации, который является разрешающим сигналом для записи входной двоичной информации в регистр блока. Двоичный код в триггеры регистра будет записан по перепаду 0,1 тактового импульса [2]. На входы D1-D8 регистра поступает входной информационный двоичный сигнал числовых и символьных данных ЧСД с выхода блока 1 ввода данных. Предварительно перед работой устройства управляющим сигналом ОБН - установки в нуль будут обнулены все триггеры регистра. По перепаду входного управляющего сигнала РАЗ1 информационный двоичный сигнал числовых и символьных данных ЧСД, поступающий из блока 1 ввода данных, будет записан в регистр блока регистра двоичного кода БРгДК блока 2 сортировки. Двоичный код выходной информации ДКВИ является выходом регистра (фиг.4). Система электронных ключей первая СЭК1 состоит из логических элементов И, выполненных на пороговых элементах DD19, DD20, DD21. На информационные входы пороговых элементов DD19, DD20 системы электронных ключей первая СЭК1 поступает информационный сигнал количества отрицательных чисел КЛОЧ, на информационный вход порогового элемента DD21 поступает управляющий сигнал знакового разряда отрицательного числа ЗРОЧ. На управляющие входы системы электронных ключей первая СЭК1 параллельно поступает сигнал выдачи ВЫД информации, который поступает из блока 7 управления. Выходной информацией системы электронных ключей первая СЭК1 является двоичный код количества отрицательных чисел и знаковый разряд отрицательных чисел КОЧЗОЧ. Если управляющий сигнал выдачи ВЫД информации равен нулевому значению, то логические элементы И системы электронных ключей первая СЭК1 будут заперты. В этом случае выходной информационный сигнал код количества отрицательных чисел и знаковый разряд отрицательных чисел КОЧЗОЧ будет равен нулю. Если управляющий сигнал выдачи ВЫД информации равен единичному значению, то логические элементы И системы электронных ключей первая СЭК1 будут открыты. В этом случае выходной информационный сигнал код количества отрицательных чисел и знаковый разряд отрицательных чисел КОЧЗОЧ будет равен числовому двоичному значению количества отрицательных чисел КЛОЧ и знаковому разряду отрицательного числа ЗРОЧ. Система электронных ключей вторая СЭК2 состоит из логических элементов И, выполненных на пороговых элементах DD22, DD23, DD24. На информационные входы пороговых элементов DD22, DD23 системы электронных ключей вторая СЭК2 поступает информационный сигнал количества положительных чисел КЛПЧ, на информационный вход порогового элемента DD24 поступает управляющий сигнал знакового разряда положительного числа ЗРПЧ. На управляющие входы системы электронных ключей вторая СЭК2 параллельно поступает сигнал выдачи ВЫД информации, который поступает из блока 7 управления. Выходной информацией системы электронных ключей вторая СЭК2 является двоичный код количества положительных чисел и знаковый разряд положительных чисел КПЧЗПЧ. Если управляющий сигнал выдачи ВЫД информации равен нулевому значению, то логические элементы И системы электронных ключей вторая СЭК2 будут заперты. В этом случае выходной информационный сигнал код количества положительных чисел и знаковый разряд положительных чисел КПЧЗПЧ будет равен нулю. Если управляющий сигнал выдачи ВЫД информации равен единичному значению, то логические элементы И системы электронных ключей вторая СЭК2 будут открыты. В этом случае выходной информационный сигнал код количества положительных чисел и знаковый разряд положительных чисел КПЧЗПЧ будет равен числовому двоичному значению количества положительных чисел КЛПЧ и знаковому разряду положительного числа ЗРПЧ. Система электронных ключей третья СЭК3 состоит из логических элементов И, выполненных на пороговых элементах DD26, DD27. На информационные входы пороговых элементов DD26, DD27 системы электронных ключей третья СЭК3 поступает информационный сигнал двоичного кода ДКВИ, поступающий с выхода регистра двоичного кода числа и символа РгДКЧС DD25. На управляющие входы системы электронных ключей третья СЭК3 параллельно поступает сигнал выдачи ВЫД информации, который поступает из блока 7 управления. Выходной информацией системы электронных ключей третья СЭК3 является двоичный код символа или числа ДКСЧ. Если управляющий сигнал выдачи ВЫД информации равен нулевому значению, то логические элементы И системы электронных ключей третья СЭК3 будут заперты. В этом случае выходной информационный сигнал двоичного кода символа или числа ДКСЧ будет равен нулю. Если управляющий сигнал выдачи ВЫД информации равен единичному значению, то логические элементы И системы электронных ключей третья СЭК3 будут открыты. В этом случае выходной информационный сигнал двоичного кода символа или числа ДКСЧ будет равен двоичному коду выходной информации регистра двоичного кода числа и символа РгДКЧС (фиг.4).The binary register register block BRgDK of the sorting unit 2 consists of a binary code register of the number and the character RGDKCHS made on the DD25 element, the electronic key system of the first SEC 1 , the electronic key system of the second SEC 2 , the electronic key system of the third SEC 3 (Fig. 4). The binary code register of the number and the character RGDKChS element DD25 is a universal eight-bit register. For example, the K155IR13 chip [2]. The register can operate in the following modes: parallel input, storage, setting zeros, shift operations, serial input. Modes of operation are set by the signals at the control inputs. The input input of the binary code register block BRgDK is the control information signal of the first UPR 1 , which comes from the control unit 7. The control information signal of the first UPR 1 includes control signals: EXIT - output of the result, LED - information shift, MODE 1 and MODE 2 - signals for setting the operating modes of the microcircuit, OBL - setting the memory elements of the microcircuit to zero, the clock input from the register control signal ONCE 1 from the output of the decryption unit, which is an enable signal for writing binary input information to the block register. The binary code in the register triggers will be written according to the difference of 0.1 clock pulse [2]. At the inputs D 1 -D 8 of the register receives the input binary information signal of numerical and symbolic data of the BSS from the output of block 1 data input. Previously, before the operation of the device, the control signal OBN - setting to zero will reset all the triggers of the register. According to the difference in the input control signal TIME 1, the information binary signal of the numerical and symbolic data of the CSR coming from the data input block 1 will be written into the register of the binary code register block BRgDK of the sorting block 2. The binary code of the output information DKVI is the output of the register (figure 4). The electronic key system first SEC 1 consists of AND gates made on threshold elements DD19, DD20, DD21. At the information inputs of the threshold elements DD19, DD20 of the electronic key system, the first SEC1 receives the information signal of the number of negative KLOCH numbers, the information input of the threshold element DD21 receives the control signal of the sign discharge of the negative number of ZROCH. At the control inputs of the electronic key system, the first SEC 1 in parallel receives a signal for issuing the output information that comes from the control unit 7. The output information of the electronic key system first SEC 1 is the binary code of the number of negative numbers and the sign digit of the negative numbers KOZZOCH. If the control signal for issuing the OUT information is equal to zero, then the logical elements AND of the electronic key system of the first SEC 1 will be locked. In this case, the output information signal is the code of the number of negative numbers and the sign discharge of negative numbers KOCHOCH will be equal to zero. If the control signal for issuing the OUT information is equal to a single value, then the logical elements AND of the electronic key system of the first SEC 1 will be open. In this case, the output information signal is the code of the number of negative numbers and the sign digit of the negative numbers KOCHOCH will be equal to the binary numeric value of the number of negative numbers KLOCH and the sign bit of the negative number ZROCH. The electronic key system of the second SEC 2 consists of AND gates made on threshold elements DD22, DD23, DD24. At the information inputs of the threshold elements DD22, DD23 of the electronic key system, the second SEC 2 receives an information signal of the number of positive KLPC numbers, and the information input of the threshold element DD24 receives a control signal of the sign discharge of a positive number of CLCDs. At the control inputs of the electronic key system, the second SEC 2 in parallel receives a signal for issuing OUT information, which comes from the control unit 7. The output of the electronic key system second SEC 2 is a binary code of the number of positive numbers and a signed bit of positive numbers KPHZCHCH. If the control signal for issuing the OUT information is equal to zero, then the logical elements AND of the electronic key system of the second SEC 2 will be locked. In this case, the output information signal is the code of the number of positive numbers and the sign digit of the positive numbers of the HRCCHR will be zero. If the control signal for issuing the OUT information is equal to a single value, then the logical elements AND of the electronic key system of the second SEC 2 will be open. In this case, the output information signal is the code of the number of positive numbers and the sign digit of the positive numbers of the HRCCHR will be equal to the binary numeric value of the number of positive numbers of the CLCR and the sign of the positive number of the CLCR. The electronic key system third SEC 3 consists of AND gates made on threshold elements DD26, DD27. At the information inputs of the threshold elements DD26, DD27 of the electronic key system, the third SEC3 receives an information signal of the binary code DKVI, which comes from the output of the binary code register of the number and the character РгДКЧС DD25. At the control inputs of the electronic key system, the third SEC 3 in parallel receives a signal for issuing the OUT information that comes from the control unit 7. The output of the electronic key system third SEC 3 is the binary code of the symbol or number of the DCCH. If the control signal for issuing the OUT information is equal to zero, then the logical elements AND of the electronic key system of the third SEC 3 will be locked. In this case, the output information signal of the binary code of the symbol or the number of DCCH will be equal to zero. If the control signal for issuing the OUT information is equal to a single value, then the logical elements AND of the electronic key system of the third SEC 3 will be open. In this case, the output information signal of the binary code of the symbol or number of the DCCH will be equal to the binary code of the output information of the register of the binary code of the number and the symbol of the DCCHD (Fig. 4).

Блоки 3, ..., 256 сортировки выполняют аналогичные функции по упорядочению двоичной информации, имеют одинаковые структурные и принципиальные схемы, как и блок 2 сортировки (фиг.1). Количество блоков сортировки равно числу 256. Символы латинского и русского алфавитов кодируются восьмиразрядным двоичным кодом. Общее количество блоков соответствует числу 28=256. Числа, которые упорядочены в представленном устройстве, принадлежат диапазону 1-28≤N≤28-1.Blocks 3, ..., 256 sorting perform similar functions for ordering binary information, have the same structural and circuit diagrams, as well as block 2 sorting (figure 1). The number of sorting blocks is 256. The characters of the Latin and Russian alphabets are encoded with an eight-digit binary code. The total number of blocks corresponds to the number 2 8 = 256. The numbers that are arranged in the illustrated device, belong to the range 1-2 ≤N≤2 8 8 -1.

Блок 5 дешифрации состоит из семнадцати дешифраторов ДШ1 DD28, ДШ2 DD29, ДШ3 DD30, ..., ДШ17 DD31 (фиг.5). Функция дешифратора состоит в преобразовании входной двоичной информации в унитарный код на выходе. На выходе дешифратора только один высокий уровень, одна единица. Этот высокий уровень является разрешающим сигналом для записи входной информации в определенный двоичный регистр одного из двухсот пятидесяти шести блоков 5 сортировки. Входным информационным сигналом ЧСД блока является двоичный код символа или модуля числа. Четыре старших разряда информационного сигнала поступают на вход первого дешифратора ДШ1 DD28. Младшие четыре разряда поступают параллельно на входы остальных шестнадцати дешифраторов ДШ2 DD29, ДШ3 DD30, ..., ДШ17 DD31. На разрешающий работу Е вход дешифратора ДШ1 DD28 поступает управляющий сигнал СРЗ из блока 7 управления. При единичном значении сигнала СРЗ дешифратор ДШ1 DD28 находится в рабочем состоянии, на выходе микросхемы только одна единица, остальные выходы находятся в нулевом состоянии. При нулевом значении сигнала СРЗ дешифратор находится в нерабочем режиме, на выходе микросхемы только нулевая информация. На выходе дешифратора ДШ1 DD28 при рабочем состоянии будет код один из шестнадцати. Единица на выходе первого дешифратора переведет в рабочее состояние один из оставшихся шестнадцати дешифраторов блока. На выходе только этого дешифратора будет одна единица, все остальные выходы этой микросхемы будут в нулевом состоянии. Остальные пятнадцать дешифраторов блока будут в нерабочем состоянии, т.е. на выходах этих микросхем установится нулевое состояние. На выходе блока 5 дешифрации сформируется унитарный код один из двухсот пятидесяти шести (фиг.5). Выходные сигналы блока дешифрации РАЗ1 - РАЗ256 поступают на входы блоков сортировки. Один единичный выходной сигнал блока дешифрации поступает на разрешающий вход для записи информации в один из двухсот пятидесяти шести регистров блоков сортировки. Поступившая на вход информация в виде двоичного кода символа и числа со своим знаковым разрядом будет записана в этот регистр (фиг.1, 4).Decryption unit 5 consists of seventeen decoders DSh1 DD28, DSh DD29, DSh3 DD30, ..., DSh17 DD31 (figure 5). The function of the decoder is to convert the input binary information into a unitary output code. At the output of the decoder there is only one high level, one unit. This high level is an enable signal for writing input information to a specific binary register of one of two hundred fifty-six sorting blocks 5. The input information signal of the BSD block is the binary code of a character or module of a number. Four senior bits of the information signal are fed to the input of the first decoder DSh1 DD28. The lower four bits arrive in parallel to the inputs of the remaining sixteen decoders DSh2 DD29, DSh3 DD30, ..., DSh17 DD31. To enable the work E input decoder DSH1 DD28 receives the control signal SRZ from block 7 of the control. With a single value of the SRZ signal, the DSH1 DD28 decoder is in working condition, there is only one unit at the output of the microcircuit, the remaining outputs are in the zero state. With a zero value of the SRZ signal, the decoder is inoperative, only zero information is output at the microcircuit. At the output of the decryptor DSh1 DD28, when operating, the code will be one of sixteen. The unit at the output of the first decoder will put into operation one of the remaining sixteen block decoders. The output of this decoder alone will be one unit, all other outputs of this chip will be in the zero state. The remaining fifteen block decoders will be inoperative, i.e. the outputs of these microcircuits will be set to zero. At the output of decryption unit 5, a unitary code one of two hundred fifty six will be generated (Fig. 5). The output signals of the decryption unit ONCE 1 - ONCE 256 are fed to the inputs of the sorting units. One single output signal of the decryption unit is fed to the enable input for recording information in one of two hundred and fifty-six registers of sorting units. The input information in the form of a binary code of a symbol and a number with its sign digit will be recorded in this register (Figs. 1, 4).

Блок 6 хранения результата БХР состоит из оперативного запоминающего устройства ОЗУ DD34, первого двоичного счетчика Сч1, формирующего адреса столбцов АД СТЛ DD32, второго двоичного счетчика Сч2, формирующего адреса строк АД СТР DD33 (фиг.6). Этот блок служит для хранения двоичных разрядов символьной и числовой информации при выполнении операции сортировки данных. На вход блока поступают упорядоченные двоичные коды символов и чисел в виде информационного сигнала УМД. На вход блока 6 хранения результата БХР поступают управляющие сигналы из блока 7 управления. Сигнал ОБН обнуления поступает на вход установки в нулевое состояние первого двоичного счетчика Сч1 DD32. Этот сигнал предназначен для обнуления счетчика Сч1. Сигнал УСН обнуления поступает на вход установки в нулевое состояние второго двоичного счетчика Сч2 DD33 и предназначен для обнуления счетчика Сч2. Управляющий сигнал ГИ генератора прямоугольных импульсов поступает на суммирующий вход первого двоичного счетчика Сч1 DD32 для формирования адреса столбцов в оперативном запоминающем устройстве. Управляющий сигнал ТИ генератора тактовых импульсов поступает на суммирующий вход второго двоичного счетчика Сч2 DD33 для формирования адреса строк в оперативном запоминающем устройстве. Управляющий сигнал ВК выбора кристалла поступает на вход оперативного запоминающего устройства ОЗУ из блока 7 управления и устанавливает микросхему в рабочий режим. Управляющий сигнал Зп/Сч запись/считывания поступает на вход оперативного запоминающего устройства ОЗУ из блока 7 управления и устанавливает микросхему в режимы записи или считывания информации. Информационный сигнал результат упорядоченных данных РУД является выходным сигналом оперативного запоминающего устройства (фиг.6).Block 6 storing the result of BHR consists of random access memory RAM DD34, the first binary counter SC1, forming the address of the columns of the AD STL DD32, the second binary counter SC2, forming the address of the lines of the AD STP DD33 (Fig.6). This block is used to store binary bits of symbolic and numerical information during the data sorting operation. The input of the block receives ordered binary codes of symbols and numbers in the form of an information signal UDM. The input of the storage unit 6 of the result of the BHR receives control signals from the control unit 7. The signal OBN reset is fed to the input to the zero state of the first binary counter SC1 DD32. This signal is intended for resetting the Sch1 counter. The USN reset signal is input to the zero state of the second binary counter Sch2 DD33 and is designed to reset the counter Sch2. The control signal GI of the rectangular pulse generator is fed to the summing input of the first binary counter SC1 DD32 to generate the address of the columns in the random access memory. The control signal TI of the clock generator is fed to the summing input of the second binary counter SC2 DD33 for forming the address of the lines in the random access memory. The control signal VK of the chip selection is fed to the RAM random access memory input from the control unit 7 and sets the microcircuit to the operating mode. The control signal Zn / Mid write / read is fed to the RAM random access memory input from the control unit 7 and sets the microcircuit to the information recording or reading modes. The information signal is the result of the ordered data of the ORE is the output signal of random access memory (Fig.6).

Комбинационная схема блока управления устройства сортировки информации методом дешифрации данных строится по размеченной граф-схеме алгоритма ГСА (фиг.8) по известным правилам [4].The combinational circuit of the control unit of the information sorting device by the method of data decryption is constructed according to the labeled graph-scheme of the GAW algorithm (Fig. 8) according to the known rules [4].

Логические условия:Logical conditions:

X1: "СБРОС"X1: RESET Х4: "СОРВОЗ"X4: "PUNCH" Х2: "ЗВД"X2: "ZVD" Х5: "СОРУБВ"X5: "SORUBV" Х3: "РАЗi"X3: "TIME" Х6: "СОРИНТ"X6: SORINT Х7: "ЧИСИМ"X7: "CHISIM"  

Операторы:Operators:

У1: "ПУСК:=1"U1: "START: = 1" У8: "БХР:=ЗП"U8: "BHR: = ZP" У2: "ОБН:=1"U2: "OBN: = 1" У9: "БХР:=ГИ"Y9: "BHR: = GI" У3: "БС:=ЧСД"U3: "BS: = CSD" У10: "БХР:=ТИ"U10: "BHR: = TI" У4: "БДШ:=ЧСД"U4: "BDSH: = CSD" У11: "РгДКЧСi:=ВЫДi"Y11: "RgDKChSi: = EXITi" У5: "For i:=1 to 256 do"Y5: "For i: = 1 to 256 do" У12: "БХР:=УМi"U12: "BHR: = UMi" У6: "БСi:=РАЗi"Y6: "BSi: = TIME" У13: "For i:=256 to 1 do"Y13: "For i: = 256 to 1 do" У7: "БСi:=ЧСД"U7: "BSi: = CSD" У14: "For i:=X to V do"Y14: "For i: = X to V do"

ИСТОЧНИКИ ИНФОРМАЦИИINFORMATION SOURCES

1. Кнут Д.Э. Искусство программирования, том 3. Сортировка и поиск, 2-е изд.: Пер с англ. - М.: Издательский дом "Вильямс", 2001. - 832 с.: ил.1. Knut D.E. The Art of Programming, Volume 3. Sorting and Search, 2nd ed.: Transl. From English. - M.: Williams Publishing House, 2001. - 832 p.: Ill.

2. Зельдин Е.А. Цифровые интегральные микросхемы в информационной измерительной аппаратуре. - Л.: Энергоатом издат. Ленингр. отд-ние, 1986. - 280 с.: ил.2. Zeldin EA Digital integrated circuits in information measuring equipment. - L .: Energoatom publ. Leningra. Otdel, 1986. - 280 pp., ill.

3. Алексенко А.Г., Шагурин И.И. Микросхемотехника: Учеб. пособие для вузов. - 2-е изд., перераб. и доп. - М.: Радио и связь, 1990. - 496 с.: ил.3. Aleksenko A.G., Shagurin I.I. Microcircuitry: Textbook. manual for universities. - 2nd ed., Revised. and add. - M .: Radio and communications, 1990 .-- 496 p.: Ill.

4. Баранов С.И. Синтез микропрограммных автоматов. - Энергия. Ленинградское отделение. 1974 г. - 184 с.4. Baranov S.I. Synthesis of firmware - Energy. Leningrad branch. 1974 - 184 s.

5. Мкртчян С.О. Проектирование логических устройств ЭВМ на нейронных элементах. - М.: Энергия, 1977 г.5. Mkrtchyan S.O. Design of computer logical devices on neural elements. - M .: Energy, 1977

6. Вавилов Е.И. и др. Синтез схем на пороговых элементах. - М.: Сов. радио. 1970 г.6. Vavilov E.I. and others. Synthesis of schemes on threshold elements. - M .: Owls. radio. 1970 year

7. Патент №2067317 "Устройство сортировки символов" / Шевелев С.С. и др.7. Patent No. 2067317 "Device for sorting characters" / Shevelev S.S. and etc.

Claims (1)

Устройство сортировки информации методом дешифрации данных, содержащее блоки сортировки, блок управления, отличающееся тем, что дополнительно введены: блок ввода данных, блок дешифрации, блок хранения результата, причем информационный выход блока ввода данных соединен с первыми информационными входами всех блоков сортировки и с информационным входом блока дешифрации, на информационном выходе формируются двоичные коды чисел, которые представлены в прямом коде со своими знаковыми разрядами, и символы, представленные в двоичном коде, передача входных двоичных кодов символов и чисел осуществляется в параллельном режиме побайтно, первый управляющий выход блока управления соединен с управляющим входом блока дешифрации, на котором формируется сигнал разрешения работы блока дешифрации, первый управляющий выход блока дешифрации соединен с управляющим входом первого блока сортировки, на котором формируется сигнал разрешения работы первого блока сортировки, второй управляющий выход блока дешифрации соединен с управляющим входом второго блока сортировки, на котором формируется сигнал разрешения работы второго блока сортировки, двести пятьдесят шестой выход блока дешифрации соединен с управляющим входом двести пятьдесят шестого блока сортировки, на котором формируется сигнал разрешения работы двести пятьдесят шестого блока сортировки, первый информационный выход блока управления соединен со вторым информационным входом первого блока сортировки, на котором формируются: сигнал выдачи информации, сигнал сдвига информации вправо, сигналы установки режимов работы, сигнал обнуления регистра двоичного кода числа и символа первого блока сортировки, второй информационный выход блока управления соединен со вторым информационным входом второго блока сортировки, на котором формируются: сигнал выдачи информации, сигнал сдвига информации вправо, сигналы установки режимов работы, сигнал обнуления регистра двоичного кода числа и символа второго блока сортировки, третий информационный выход блока управления соединен со вторым информационным входом двести пятьдесят шестого блока сортировки, на котором формируются: сигнал выдачи информации, сигнал сдвига информации вправо, сигналы установки режимов работы, сигнал обнуления регистра двоичного кода числа и символа двести пятьдесят шестого блока сортировки, информационный выход первого блока сортировки соединен с информационным входом блока хранения результата, на котором формируется двоичный код числа и символа, а также знаковый разряд числа и количество чисел и символов, поступивших на вход регистра двоичного кода числа и символа первого блока сортировки, передача выходных двоичных кодов символов и чисел с информационного выхода первого блока сортировки осуществляется в параллельном режиме побайтно, информационный выход второго блока сортировки соединен с информационным входом блока хранения результата, на котором формируется двоичный код числа и символа, а также знаковый разряд числа и количество чисел и символов, поступивших на вход регистра двоичного кода числа и символа второго блока сортировки, передача выходных двоичных кодов символов и чисел с информационного выхода второго блока сортировки осуществляется в параллельном режиме побайтно, информационный выход двести пятьдесят шестого блока сортировки соединен с информационным входом блока хранения результата, на котором формируется двоичный код числа и символа, а также знаковый разряд числа и количество чисел и символов, поступивших на вход регистра двоичного кода числа и символа двести пятьдесят шестого блока сортировки, передача выходных двоичных кодов символов и чисел с информационного выхода двести пятьдесят шестого блока сортировки осуществляется в параллельном режиме побайтно, с первого по шестой управляющие входы блока хранения результата соединены соответственно со вторым по седьмой управляющими выходами блока управления, на которых формируется сигнал установки в нулевое состояние двоичного счетчика, формирующего адреса строк оперативного запоминающего устройства, сигнал обнуление двоичного счетчика, формирующего адреса столбцов оперативного запоминающего устройства, сигнал генератора прямоугольных импульсов для формирования адресов столбцов в двоичном счетчике для записи результата в оперативное запоминающее устройство, сигнал тактовых импульсов для формирования адресов строк в двоичном счетчике для записи результата в оперативное запоминающее устройство, сигнал выбора кристалла для разрешения работы оперативного запоминающего устройства, сигнал выбора режима работы запись/считывание оперативного запоминающего устройства, первый и второй управляющие входы "СБРОС" и "ПУСК" блока управления являются внешними входами устройства сортировки информации методом дешифрации данных.A device for sorting information by a data decryption method, comprising sorting units, a control unit, further comprising: a data input unit, a decryption unit, a result storage unit, wherein the information output of the data input unit is connected to the first information inputs of all the sorting units and to the information input decryption unit, on the information output binary codes of numbers are generated, which are represented in the direct code with their sign digits, and the characters represented in the binary code are not input binary codes of characters and numbers are driven in parallel byte by byte mode, the first control output of the control unit is connected to the control input of the decryption unit, on which the enable signal of the decryption unit is generated, the first control output of the decryption unit is connected to the control input of the first sorting unit, on which the operation enable signal of the first sorting unit, the second control output of the decryption unit is connected to the control input of the second sorting unit, on which a permission signal for the operation of the second sorting unit is detected, the two hundred and fifty-sixth output of the decryption unit is connected to a control input of the two hundred and fifty-sixth sorting unit, on which a permission signal for the operation of the two hundred and fifty-sixth sorting unit is generated, the first information output of the control unit is connected to the second information input of the first sorting unit, on which are formed: an information output signal, an information shift signal to the right, operation mode setting signals, a binary register register reset signal and the number and symbol of the first sorting unit, the second information output of the control unit is connected to the second information input of the second sorting unit, on which are formed: information output signal, information shift signal to the right, operation mode setting signals, binary code register reset signal of the number and symbol of the second block sorting, the third information output of the control unit is connected to the second information input of two hundred and fifty-sixth sorting unit, on which are formed: information output signal, si information shift to the right, signals for setting operation modes, signal for resetting the register of binary code of the number and symbol of the two hundred and fifty-sixth sorting block, the information output of the first sorting block is connected to the information input of the result storage block on which the binary code of the number and symbol is formed, as well as a sign numbers and the number of numbers and symbols received at the input of the binary code register register of the number and symbol of the first sorting block, transfer of the output binary codes of symbols and numbers from the information The output of the first sorting block is carried out in parallel byte by byte mode, the information output of the second sorting block is connected to the information input of the result storage block, on which the binary code of the number and symbol is formed, as well as the sign digit of the number and the number of numbers and symbols received at the input of the binary code register of the number and the symbol of the second sorting block, the transmission of binary output codes of symbols and numbers from the information output of the second sorting block is carried out in parallel byte by byte, inform the output of the two hundred and fifty-sixth sorting block is connected to the information input of the result storage block, on which the binary code of the number and symbol is formed, as well as the sign digit of the number and the number of numbers and symbols received at the input of the binary code register of the number and symbol of the two hundred fifty-sixth sorting block, the output of binary binary codes of characters and numbers from the information output of two hundred and fifty-sixth sorting block is carried out in parallel byte by byte, from the first to the sixth control inputs The result storage channels are connected respectively to the second and seventh control outputs of the control unit, on which the signal of setting the binary counter to zero, generating the addresses of the random access memory lines, the zeroing signal of the binary counter, forming the address of the random access memory columns, the signal of the square-wave generator for generating column addresses in a binary counter for recording the result in random access memory, clock signal pulses for generating line addresses in a binary counter for recording the result in random access memory, a chip selection signal for enabling the operation of random access memory, a signal for selecting an operating mode recording / reading of random access memory, the first and second control inputs “RESET” and “START” of the block Controls are external inputs of a device for sorting information using data decryption.
RU2006139614/09A 2006-11-08 2006-11-08 Device for sorting information using data decoding method RU2319197C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2006139614/09A RU2319197C1 (en) 2006-11-08 2006-11-08 Device for sorting information using data decoding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2006139614/09A RU2319197C1 (en) 2006-11-08 2006-11-08 Device for sorting information using data decoding method

Publications (1)

Publication Number Publication Date
RU2319197C1 true RU2319197C1 (en) 2008-03-10

Family

ID=39281063

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2006139614/09A RU2319197C1 (en) 2006-11-08 2006-11-08 Device for sorting information using data decoding method

Country Status (1)

Country Link
RU (1) RU2319197C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2682399C2 (en) * 2016-12-08 2019-03-19 Частное образовательное учреждение высшего образования "ЮЖНЫЙ УНИВЕРСИТЕТ (ИУБиП)" Method and device for finding largest and smallest elements of array by method of data decoding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2682399C2 (en) * 2016-12-08 2019-03-19 Частное образовательное учреждение высшего образования "ЮЖНЫЙ УНИВЕРСИТЕТ (ИУБиП)" Method and device for finding largest and smallest elements of array by method of data decoding

Similar Documents

Publication Publication Date Title
US3949365A (en) Information input device
RU2319197C1 (en) Device for sorting information using data decoding method
US3820107A (en) Sign display device
RU2658147C1 (en) Data decompression device
US3577142A (en) Code translation system
RU2004115749A (en) UNLIMITED LANGUAGE COMPUTERIZED ENCODING-DECODING SYSTEM AND METHOD
RU2306605C1 (en) Device for recognizing images
RU51428U1 (en) FAULT-RESISTANT PROCESSOR OF INCREASED FUNCTIONAL RELIABILITY
US3705416A (en) Method of operating a computer to read information from cards
US3222648A (en) Data input device
RU2252447C2 (en) Device for sorting two-dimensional data array (variants)
US2842757A (en) System for data storage indexing
RU2828236C1 (en) Device for counting identical groups of bits in blocks of binary sequence
RU2251144C1 (en) Device for multiplication of numbers in "1 of 4" code
US3235714A (en) Information handling apparatus
SU964653A1 (en) Statistic analyzer
SU1180874A1 (en) Information input device
SU1108427A1 (en) Information input device
SU942141A2 (en) Storage device
SU1626253A1 (en) Square rooter
SU373740A1 (en) ALL-UNION
SU1203498A1 (en) Digital function generator
SU402866A1 (en) HALF MATRIX OF MULTI-TACT DECRYPTION
SU646373A1 (en) Associative strage
SU703842A1 (en) Information readout device

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20081109