RU2267808C2 - Device for detecting and correcting errors in polynomial residual-class system - Google Patents
Device for detecting and correcting errors in polynomial residual-class system Download PDFInfo
- Publication number
- RU2267808C2 RU2267808C2 RU2004102274/09A RU2004102274A RU2267808C2 RU 2267808 C2 RU2267808 C2 RU 2267808C2 RU 2004102274/09 A RU2004102274/09 A RU 2004102274/09A RU 2004102274 A RU2004102274 A RU 2004102274A RU 2267808 C2 RU2267808 C2 RU 2267808C2
- Authority
- RU
- Russia
- Prior art keywords
- layer
- neurons
- outputs
- inputs
- neuron
- Prior art date
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
Description
Устройство относится к области автоматики и вычислительной техники и может быть использовано как для контроля и исправления ошибки при передаче информации, так и при проведении арифметических операций в ЭВМ.The device relates to the field of automation and computer technology and can be used both for monitoring and correcting errors in the transmission of information, and during arithmetic operations in computers.
Известно устройство для обнаружения и исправления ошибок в системе остаточных классов (а.с. №714399, кл. G 06 F 11/08, 1980 г.), содержащее регистр, вход которого соединен со входом устройства, два блока модульной свертки, три сумматора, причем выход третьего сумматора является выходом устройства, блок памяти.A device for detecting and correcting errors in a system of residual classes (AS No. 714399, class G 06 F 11/08, 1980), containing a register, the input of which is connected to the input of the device, two blocks of modular convolution, three adders and the output of the third adder is the output of the device, a memory unit.
Недостатком известного устройства является его сложность и низкое быстродействие, вследствие наличия большого объема оборудования.A disadvantage of the known device is its complexity and low speed, due to the presence of a large amount of equipment.
Основной задачей является уменьшение оборудования и повышение скорости исправления ошибок.The main objective is to reduce equipment and increase the speed of error correction.
Техническим результатом, достигнутым при осуществлении заявленного изобретения, является повышение скорости обнаружения и коррекции ошибок и снижение объема оборудования.The technical result achieved by the implementation of the claimed invention is to increase the speed of detection and correction of errors and reduce the amount of equipment.
Указанный техническим результат достигается за счет того, что заявленное устройство содержит два блока вычисления синдрома ошибки по контрольным основаниям, причем эти блоки выполнены на двухслойной нейронной сети, причем первый выход регистра соединен с первыми выходами блоков вычисления синдрома ошибки, второй и третий выход регистра подключены соответственно по вторым выходам первого и второго блоков вычисления синдрома ошибки, выходы которых подключены к входам блока памяти; а также за счет применения полиномиальной системы вычетов (ПСКВ), в которой в качестве основания системы используется минимальные многочлены pi(z), i=1,2,...,n, определенные в расширенных полях Галуа GF(2ν) и нейросетевых технологий.The specified technical result is achieved due to the fact that the claimed device contains two blocks for calculating the error syndrome for control reasons, and these blocks are made on a two-layer neural network, with the first output of the register connected to the first outputs of the blocks for calculating the error syndrome, the second and third output of the register are connected, respectively on the second outputs of the first and second blocks of the calculation of the error syndrome, the outputs of which are connected to the inputs of the memory block; and also through the use of a polynomial residue system (PSCW), in which the minimum polynomials p i (z), i = 1,2, ..., n, defined in the extended Galois fields GF (2 ν ) and neural network technology.
Функциональная схема устройства представлена на фиг.1. Она включает: регистр1, вход 2, первый блок вычисления синдрома ошибки 3, второй блок вычисления синдрома ошибки 4, блок памяти 5, сумматор 6, выход 7.Functional diagram of the device shown in figure 1. It includes: register1, input 2, the first block of calculating the syndrome of
Устройство работает следующим образом.The device operates as follows.
На вход 2 устройства подается контролируемое число, представленное в полиномиальной форме:At the input 2 of the device a controlled number is presented, presented in polynomial form:
где αi(z) - остаток A(z) по модулю Pi(z); Pi(z),..., Pn(z) - рабочие основания; Pn+1(z), Pn+2(z) - контрольные основания.where α i (z) is the remainder of A (z) modulo P i (z); P i (z), ..., P n (z) - working grounds; P n + 1 (z), P n + 2 (z) - control bases.
Данный вектор A(z)=(α1(z), α2(z),..., αn(z), αn+1(z), αn+2(z) записывается в регистр 1. На вход первого блока вычисления синдрома ошибки 3 с выходов регистра 1 подается:This vector A (z) = (α 1 (z), α 2 (z), ..., α n (z), α n + 1 (z), α n + 2 (z) is written in register 1. The input of the first block of the calculation of the syndrome of
С образованием на его выходе сигнала:With the formation of a signal at its output:
При этом:Wherein:
α* n+1(z)=λ(1) 1α1(z)+λ(1) 2α2(z)+...+λ(1) nαn(z),α * n + 1 (z) = λ (1) 1 α 1 (z) + λ (1) 2 α 2 (z) + ... + λ (1) n α n (z),
где λ(1) 1 - константы системы.where λ (1) 1 are the constants of the system.
На входы второго блока вычисления синдрома ошибки 4 с выходов регистра 1 подается:The inputs of the second block of the calculation of the syndrome of error 4 from the outputs of register 1 are fed:
С образованием на выходе сигнала:With the formation of a signal output:
При этом:Wherein:
α* 2(z)=λ(2) 1α1(z)+λ(2) 2α2(z)+...+λ(2) nαn(z),α * 2 (z) = λ (2) 1 α 1 (z) + λ (2) 2 α 2 (z) + ... + λ (2) n α n (z),
где λ(2) 1 - константы системы.where λ (2) 1 are the constants of the system.
Величины δ1(z) и δ2(z) в двоичном виде поступают на входы блока 5 памяти и выбирают оттуда соответствующую константу ошибки. Эта константа ошибки поступает в сумматор 6, где суммируется с искаженным A(z), представленный вне позиционном виде, из регистра 1 исправленное представление A(z) с выхода сумматора 6 подается на выход 7 устройства.The values of δ 1 (z) and δ 2 (z) in binary form are fed to the inputs of the memory unit 5 and the corresponding error constant is selected from there. This error constant enters the adder 6, where it is summed with the distorted A (z), presented outside the positional form, from register 1, the corrected representation A (z) from the output of the adder 6 is fed to the output 7 of the device.
В качестве примера рассмотрим расширенное поле Галуа GF(24), в котором определены следующие основания:As an example, consider the extended Galois field GF (2 4 ), in which the following bases are defined:
P1(z)=z+1P 1 (z) = z + 1
P2(z)=z2+z+1P 2 (z) = z 2 + z + 1
P3(z)=z4+z3+z2+z+1,P 3 (z) = z 4 + z 3 + z 2 + z + 1,
где P1(z), P2(z) и Р3(z) - рабочие основания,where P 1 (z), P 2 (z) and P 3 (z) are the working grounds,
P4(z)=z4+z3+1P 4 (z) = z 4 + z 3 +1
P5(z)=z4+z+1,P 5 (z) = z 4 + z + 1,
а P4(z) и P5(z) - контрольные основания.and P 4 (z) and P 5 (z) are the control bases.
Имеем:We have:
B1(z)=z14+z13+z12+z11+z10+z9+z8+z7+z6+z5+z4+z3+z2+z+1,B 1 (z) = z 14 + z 13 + z 12 + z 11 + z 10 + z 9 + z 8 + z 7 + z 6 + z 5 + z 4 + z 3 + z 2 + z + 1,
B2(z)=z14+z13+z11+z10+z8+z7+z5+z4+z2+z,B 2 (z) = z 14 + z 13 + z 11 + z 10 + z 8 + z 7 + z 5 + z 4 + z 2 + z,
B3(z)=z14+z13+z12+z11+z9+z8+z7+z6+z4+z3+z2+z,B 3 (z) = z 14 + z 13 + z 12 + z 11 + z 9 + z 8 + z 7 + z 6 + z 4 + z 3 + z 2 + z,
B4(z)=z14+z13+z12+z11+z9+z7+z6+z3,B 4 (z) = z 14 + z 13 + z 12 + z 11 + z 9 + z 7 + z 6 + z 3 ,
B5(z)=z12+z9+z8+z6+z4+z3+z2+z,B 5 (z) = z 12 + z 9 + z 8 + z 6 + z 4 + z 3 + z 2 + z,
Bраб(z)=z7+z6+z5+z2+z+1,B slave (z) = z 7 + z 6 + z 5 + z 2 + z + 1,
Тогда,Then,
B1(z)=(z7+z4+z2+z) Рраб(z)+z6+z4+z3+z2+1,B 1 (z) = (z 7 + z 4 + z 2 + z) P slave (z) + z 6 + z 4 + z 3 + z 2 +1,
B2(z)=(z7+z5+z2+z+1) Рраб(z)+z6+z5+z+1,B 2 (z) = (z 7 + z 5 + z 2 + z + 1) Slave (z) + z 6 + z 5 + z + 1,
B3(z)=(z7+z4+z3+z+1) Рраб(z)+z5+z4+z3+z2+z+1,B 3 (z) = (z 7 + z 4 + z 3 + z + 1) P slave (z) + z 5 + z 4 + z 3 + z 2 + z + 1,
B4(z)=(z7+z4+z3) Рраб(z),B 4 (z) = (z 7 + z 4 + z 3 ) P slave (z),
B4(z)=(z5+z4+z) Рраб(z).B 4 (z) = (z 5 + z 4 + z) P slave (z).
Если полином A(z) Рраб, то справедливо:If the polynomial A (z) P is a slave , then it is true:
(α1(z), α2(z), α3(z))=(α1(z), α2(z), α3(z), α4(z), α5(z)),(α 1 (z), α 2 (z), α 3 (z)) = (α 1 (z), α 2 (z), α 3 (z), α 4 (z), α 5 (z) ),
где левая часть равенства представлена по рабочим основаниям P1(z), P2(z), Р3(z), а правая - по полиномной системе оснований P1(z), P2(z), Р3(z), P4(z), P5(z) расширенного поля Галуа GF(24).where the left side of the equality is represented by the working bases P 1 (z), P 2 (z), P 3 (z), and the right - by the polynomial base system P 1 (z), P 2 (z), P 3 (z) , P 4 (z), P 5 (z) of the extended Galois field GF (2 4 ).
Тогда согласно китайской теореме об остаткахThen according to the Chinese remainder theorem
Следовательно,Hence,
иand
где B* i(z) - ортогональные базисы без избыточной системы класса вычетов по основаниям P1(z), Р2(z), Р3(z).where B * i (z) are orthogonal bases without an excess system of the residue class on the bases P 1 (z), P 2 (z), P 3 (z).
Исходя из условия, что α1(z) представляется в виде двоичного позиционного кода, то выражение (7) и (8) можно представить в виде:Based on the condition that α 1 (z) is represented in the form of a binary positional code, then the expression (7) and (8) can be represented in the form:
иand
где αk i - значения k-го разряда i-го остатка; k=0, 1, ord pi(z)-1; ord Рi(z) - степень i-го основания в ПСКВ.where α k i - values of the k-th category of the i-th residue; k = 0, 1, ord p i (z) -1; ord P i (z) is the degree of the i-th base in PSCW.
Значения констант и представлены в таблице 1.Constant values and presented in table 1.
Тогда разность между вычисленными значениями α* 4(z) и α* 5(z), согласно (2), и остатками полинома A(z), принадлежащих α4(z) и α3(z) по контрольным основаниям P4(z) и P5(z) образуют синдром ошибки.Then, the difference between the calculated values of α * 4 (z) and α * 5 (z), according to (2), and the remains of the polynomial A (z) belonging to α 4 (z) and α 3 (z) on the control bases P 4 ( z) and P 5 (z) form an error syndrome.
δ1(z)≡α4(z)-a* 4(z)mod P4(z)δ 1 (z) ≡ α 4 (z) -a * 4 (z) mod P 4 (z)
δ2(z)≡α5(z)-a* 5(z)mod P5(z)δ 2 (z) ≡ α 5 (z) -a * 5 (z) mod P 5 (z)
Таким образом, первый блок вычисления синдрома ошибки реализует процедуруThus, the first block of the calculation of the error syndrome implements the procedure
Второй блок вычисления синдрома ошибки реализует процедуруThe second block of error syndrome calculation implements the procedure
Если δ1(z)=0 и δ2(z)=0, то не позиционное представление полинома A(z) не содержит ошибки. В противном случае по величинам δ1(z) и δ2(z) определяется местоположение и глубина ошибки. Пусть дан полином A(z)=(1, z+1, z3+z2+z+1, z3+z2+1, z3+z). Определим свертку:If δ 1 (z) = 0 and δ 2 (z) = 0, then the non-positional representation of the polynomial A (z) does not contain an error. Otherwise, the location and depth of error are determined from the values of δ 1 (z) and δ 2 (z). Let a polynomial A (z) = (1, z + 1, z 3 + z 2 + z + 1, z 3 + z 2 +1, z 3 + z) be given. Define a convolution:
α* 4(z)=z3+z2+1α * 4 (z) = z 3 + z 2 +1
α* 5(z)=z3+zα * 5 (z) = z 3 + z
Определим синдром ошибки:Define the syndrome of error:
δ1(z)≡((z3+z2+1)+(z3+z2+1))mod P4(z)=0δ 1 (z) ≡ ((z 3 + z 2 +1) + (z 3 + z 2 +1)) mod P 4 (z) = 0
δ2(z)≡((z3+z)+(z3+z))mod P5(z)=0δ 2 (z) ≡ ((z 3 + z) + (z 3 + z)) mod P 5 (z) = 0
Следовательно, исходная комбинация (1, z+1, z3+z2+z+1, z3+z2+1, z3+z) не содержит ошибки. Блок памяти будет содержать следующие константы ошибок:Therefore, the initial combination (1, z + 1, z 3 + z 2 + z + 1, z 3 + z 2 +1, z 3 + z) does not contain an error. The memory block will contain the following error constants:
Пусть на вход 2 устройства подается контролируемое значение:Let a controlled value be fed to input 2 of the device:
A(z)=(1, z+1, z2+z+1, z3+z2+1, z3+z)A (z) = (1, z + 1, z 2 + z + 1, z 3 + z 2 +1, z 3 + z)
Тогда, согласно выражениям (9) и (10) получаем:Then, according to expressions (9) and (10), we obtain:
α* 4(z)=z2+1α * 4 (z) = z 2 +1
α* 5(z)=z3 α * 5 (z) = z 3
Определяем синдром ошибки:Determine the error syndrome:
δ1(z)≡(z3+z2+z+z2+1)mod(z4+z3+1)=z3+z+1δ 1 (z) ≡ (z 3 + z 2 + z + z 2 +1) mod (z 4 + z 3 +1) = z 3 + z + 1
δ2(z)≡(z3+z+z3)mod(z4+z+1)=zδ 2 (z) ≡ (z 3 + z + z 3 ) mod (z 4 + z + 1) = z
Из блока памяти 5 в соответствии с δ1=z3+z+1 и δ2=z выбирается величина (1, 0, 0), которая складывается с контролируемым числом в сумматоре 6 с образованием на выходе:From the memory block 5, in accordance with δ 1 = z 3 + z + 1 and δ 2 = z, a quantity (1, 0, 0) is selected, which is added to the controlled number in the adder 6 with the formation of the output:
(1, z+1, z2+z+1, z3+z2+z, z3+z)+(1,0,0,0,0)=(0, z+1, z2+z+1, z3+z2+z, z3+z).(1, z + 1, z 2 + z + 1, z 3 + z 2 + z, z 3 + z) + (1,0,0,0,0) = (0, z + 1, z 2 + z + 1, z 3 + z 2 + z, z 3 + z).
Заметим, что если A(z) не будет содержать ошибки, то величины синдрома δ1 и δ2 равны нулю. Использование в предлагаемом изобретении двух блоков 3 и 4 вычисления синдрома ошибки позволяет упростить устройства, т.к. данные блоки выполняют функцию блока модульной свертки модульного сумматора по каждому контрольному основанию. Кроме того, использование двухслойной сети и совмещение процедур вычисления α* 4(z)(α* 4(z)) и δ1(z)(δ2(z)) позволяет увеличить быстродействие устройства.Note that if A (z) does not contain errors, then the values of the syndrome δ 1 and δ 2 are equal to zero. The use in the present invention of two
Блок вычисления синдрома ошибки по модулю P4(z)=z4+z3+1 представлен на фиг.2. Он представляет собой двухслойную нейронную сеть.The error syndrome calculation unit modulo P 4 (z) = z 4 + z 3 +1 is shown in FIG. It is a two-layer neural network.
Первый слой содержит 11 нейронов. На входы нейронов 8, 9-10, 11-14 в двоичном виде поступают остатки α1(z), α2(z), α3(z) по рабочим основаниям P1(z), P2(z), Р3(z). На нейроны 15-18 поступает двоичный код α4(2) по модулю P4(z)=z4+z3+1.The first layer contains 11 neurons. At the inputs of
Второй слой нейронной сети содержит 4 нейрона выполняющих базовую операцию суммирования по модулю 2, причем первый нейрон 2 слоя 23 связан с выходами 8, 9, 11, 12 и 15 нейронов 1 слоя. Нейрон 2 слоя 24 связан с выходами 8, 9, 10, 12, 13 и 16 нейронов 1 слоя, нейрон 2 слоя 25 связан с выходами 9, 11, 14 и 17 нейронов 1 слоя, а соответственно нейрон 2 слоя 26 связан с выходами 8, 10, 11 и 18 нейронов 1 слоя.The second layer of the neural network contains 4 neurons performing the basic summation operation modulo 2, and the first neuron 2 of
Блок вычисления синдрома ошибки по модулю P5(z)=z4+z+1 представлен на фиг.3. Он представляет собой двухслойную нейронную сеть.The error syndrome calculation unit modulo P 5 (z) = z 4 + z + 1 is shown in FIG. It is a two-layer neural network.
Первый слой содержит 11 нейронов. На входы нейронов 8, 9-10, 11-14 в двоичном виде поступают остатки α1(z), α2(z), α3(z) по рабочим основаниям P1(z), P2(z), Р3(z). На нейроны 19-22 поступает двоичный код α5(z) по модулю P4(z)=z4+z+1.The first layer contains 11 neurons. At the inputs of
Второй слой нейронной сети содержит 4 нейрона выполняющих базовую операцию суммирования по модулю 2, причем первый нейрон 2 слоя 27 связан с выходами 9, 10, 12, 14 и 19 нейронов 1 слоя. Нейрон 2 слоя 28 связан с выходами 8, 10, 11, 12, 14 и 20 нейронов 1 слоя, нейрон 2 слоя 29 связан с выходами 10, 12 и 21 нейронов 1 слоя, а соответственно нейрон 2 слоя 30 связан с выходами 9, 11, 13 и 22 нейронов 1 слоя.The second layer of the neural network contains 4 neurons performing the basic summation operation modulo 2, and the first neuron 2 of
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2004102274/09A RU2267808C2 (en) | 2004-01-26 | 2004-01-26 | Device for detecting and correcting errors in polynomial residual-class system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2004102274/09A RU2267808C2 (en) | 2004-01-26 | 2004-01-26 | Device for detecting and correcting errors in polynomial residual-class system |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2004102274A RU2004102274A (en) | 2005-07-10 |
RU2267808C2 true RU2267808C2 (en) | 2006-01-10 |
Family
ID=35837727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2004102274/09A RU2267808C2 (en) | 2004-01-26 | 2004-01-26 | Device for detecting and correcting errors in polynomial residual-class system |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2267808C2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2453902C2 (en) * | 2010-07-02 | 2012-06-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Северо-Кавказский государственный технический университет" (ФГБОУ ВПО "СевКавГТУ") | Device for correcting errors in polynomial system of residue classes |
-
2004
- 2004-01-26 RU RU2004102274/09A patent/RU2267808C2/en not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
Нейрокомпьютеры: разработка, применение, №6, 2003, с.66-68. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2453902C2 (en) * | 2010-07-02 | 2012-06-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Северо-Кавказский государственный технический университет" (ФГБОУ ВПО "СевКавГТУ") | Device for correcting errors in polynomial system of residue classes |
Also Published As
Publication number | Publication date |
---|---|
RU2004102274A (en) | 2005-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5164277B2 (en) | Message remainder determination using a set of polynomials. | |
JP3232602B2 (en) | Euclidean circuit | |
JPS645334B2 (en) | ||
KR20080040706A (en) | Method and apparatus for configuring a cyclic redundancy check(crc) generation circuit to perform crc on a data stream | |
JPH10507557A (en) | Error correction method and apparatus for disk drive emulator | |
US20060168495A1 (en) | Computation of cyclic redundancy check | |
RU2267808C2 (en) | Device for detecting and correcting errors in polynomial residual-class system | |
RU2294529C2 (en) | Device for correcting errors in polynomial system of residue classes with usage of pseudo-orthogonal polynomials | |
RU2622881C1 (en) | Device for calculating the amount of steam works in the polynomial system of the classes of deductions | |
EP0629052B1 (en) | Method of and circuit for correcting errors | |
RU2300801C2 (en) | Device for finding and correcting errors in codes of polynomial system of residue classes based on zeroing | |
JP2605966B2 (en) | Error correction circuit | |
RU2453902C2 (en) | Device for correcting errors in polynomial system of residue classes | |
RU2390051C2 (en) | Device for spectral error detection and correction in codes of polynomial system of residue classes | |
RU2818029C1 (en) | Device for correcting errors in polynomial system of residue classes | |
Salloum et al. | An optimum testing algorithm for some symmetric coherent systems | |
RU2653257C1 (en) | Device for detecting and correcting the error of the modular code | |
RU2393529C2 (en) | Device for correction of errors in polynomial system of deduction classes with application of pseudo-orthogonal polynomials | |
JP3126973B2 (en) | Error correction processor | |
RU2301442C2 (en) | Neuron network for finding, localizing and correcting errors in residual classes system | |
RU2270475C2 (en) | Device for calculating sums of paired results of multiplications in polynomial system of residual classes | |
RU2652446C1 (en) | Device for errors correction in modular code based on basic system expansion | |
KR100395511B1 (en) | Method of construction of parallel In-Output multiplier over Galois Field | |
US20080104487A1 (en) | Error detection apparatus and error detection method | |
JP3280470B2 (en) | Error correction circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20060127 |