RU2210869C2 - Frame synchronization marker separating device - Google Patents
Frame synchronization marker separating device Download PDFInfo
- Publication number
- RU2210869C2 RU2210869C2 RU2001123632A RU2001123632A RU2210869C2 RU 2210869 C2 RU2210869 C2 RU 2210869C2 RU 2001123632 A RU2001123632 A RU 2001123632A RU 2001123632 A RU2001123632 A RU 2001123632A RU 2210869 C2 RU2210869 C2 RU 2210869C2
- Authority
- RU
- Russia
- Prior art keywords
- marker
- inputs
- comparison
- characters
- group
- Prior art date
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Изобретение относится к электросвязи и может быть использовано для цикловой синхронизации сообщений в системах передачи дискретной информации. The invention relates to telecommunications and can be used for cyclic message synchronization in discrete information transmission systems.
Устройство выделения маркера цикловой синхронизации, описанное в настоящей заявке, применимо для стартстопной и кодовой цикловой синхронизации сообщений. Его можно использовать как в системах синхронной связи для установки и поддержания постоянного фазового соотношения между сообщениями, так и в асинхронных системах сеансной связи для поиска и выделения отдельных сообщений. The cyclic synchronization marker isolation device described in the present application is applicable for start-stop and code cyclic synchronization of messages. It can be used both in synchronous communication systems for setting and maintaining a constant phase relationship between messages, and in asynchronous session communication systems for searching and highlighting individual messages.
В предлагаемом устройстве под маркером цикловой синхронизации будем понимать двоичную последовательность символов, однозначно определяющую начало или конец сообщения. In the proposed device, the marker of cyclic synchronization will mean a binary sequence of characters that uniquely identifies the beginning or end of the message.
В настоящее время цифровые каналы связи ультракоротковолновых и дециметровых диапазонов, в частности спутниковые каналы, характеризуются большими массивами передаваемой информации. Причем скорость обработки информации во вновь вводимых линиях связи достигает 120 Мбит/с и более. Currently, digital communication channels of ultrashort and decimeter bands, in particular satellite channels, are characterized by large arrays of transmitted information. Moreover, the speed of information processing in newly introduced communication lines reaches 120 Mbps or more.
В связи с этим актуальной является задача создания устройства выделения маркера цикловой синхронизации, требующего небольшого количества операций при установлении синхронизации и, следовательно, обладающего высоким быстродействием. In this regard, the urgent task is to create a device for selecting a marker of cyclic synchronization, which requires a small number of operations when establishing synchronization and, therefore, has high speed.
Известно устройство выделения маркера цикловой синхронизации, содержащее регистр сдвига, элемент сравнения с эталонной комбинацией маркера и блок анализа кода совпадения, причем информационный вход устройства выделения маркера цикловой синхронизации связан с входом регистра сдвига, выходы разрядов которого соединены со входами элемента сравнения с эталонной комбинацией маркера, выходы элемента сравнения связаны с входами блока анализа кода совпадения, выход которого является выходом устройства выделения маркера цикловой синхронизации [1]. A device for selecting a cyclic synchronization marker, comprising a shift register, a comparison element with a marker marker combination and a matching code analysis unit, the information input of a cycle synchronization marker extraction device is connected to an input of a shift register, the bit outputs of which are connected to the inputs of a comparison element with a marker marker combination, the outputs of the comparison element are connected to the inputs of the matching code analysis unit, the output of which is the output of the loop synchronization marker isolation device ation [1].
Однако это устройство имеет недостаточное быстродействие, обусловленное тем, что поиск комбинации маркера осуществляют при каждом сдвиге входного сигнала на один символ и количество попыток поиска маркера на длине входной последовательности равно количеству символов в этой последовательности. However, this device has insufficient performance due to the fact that the search for the marker combination is carried out at each shift of the input signal by one character and the number of attempts to search for the marker along the length of the input sequence is equal to the number of characters in this sequence.
Наиболее близким к предлагаемому устройству является устройство (прототип), содержащее регистр сдвига, элементы сравнения с эталонной комбинацией маркера и блоки анализа кода совпадения, при этом вход регистра сдвига является информационным входом устройства выделения маркера цикловой синхронизации, регистр сдвига состоит из совокупности последовательно соединенных групп элементов памяти, в свою очередь состоящих из последовательно соединенных K элементов памяти в каждой группе, выходы которых соединены со входами соответствующих элементов сравнения с эталонной комбинацией маркера, выход блока анализа кода совпадения последней ступени является выходом устройства выделения маркера цикловой синхронизации [2]. Closest to the proposed device is a device (prototype) containing a shift register, comparison elements with a marker marker combination and match code analysis blocks, while the shift register input is an information input of a loop synchronization marker isolation device, the shift register consists of a set of series-connected groups of elements memory, in turn, consisting of series-connected K memory elements in each group, the outputs of which are connected to the inputs of the corresponding lementov comparison with a reference marker combination, the code analysis unit coincidence output of the last stage is an output device selection marker framing [2].
Недостатком этого устройства является недостаточное быстродействие, поскольку выделение комбинации маркера осуществляют при вводе входной последовательности в последовательном коде, т.е. при каждом сдвиге входной последовательности на один символ, что требует значительных затрат времени. The disadvantage of this device is the lack of speed, since the selection of the marker combination is carried out when entering the input sequence in a sequential code, i.e. each shift of the input sequence by one character, which requires a significant investment of time.
Цель изобретения - повышение быстродействия выделения маркера цикловой синхронизации за счет того, что решение о наличии маркера цикловой синхронизации во входной последовательности принимают при поступлении входной последовательности в последовательно параллельном коде, группами по K (K>1) символов, т.е. при сдвиге входной последовательности на K двоичных символов. The purpose of the invention is to increase the speed of allocation of a loop synchronization marker due to the fact that the decision on the presence of a loop synchronization marker in the input sequence is made upon receipt of the input sequence in sequentially parallel code, in groups of K (K> 1) characters, i.e. by shifting the input sequence by K binary characters.
Для достижения цели предложено устройство выделения маркера цикловой синхронизации, содержащее регистр сдвига, элементы сравнения с эталонной комбинацией маркера и блоки анализа кода совпадения, при этом вход регистра сдвига является информационным входом устройства выделения маркера цикловой синхронизации, регистр сдвига состоит из совокупности последовательно соединенных групп элементов памяти, в свою очередь состоящих из последовательно соединенных K элементов памяти в каждой группе, выходы которых соединены со входами соответствующих элементов сравнения с эталонной комбинацией маркера, выход блока анализа кода совпадения последней ступени является выходом устройства выделения маркера цикловой синхронизации. Новым является то, что выходы элементов памяти каждой предыдущей группы элементов памяти соединены с входами элементов памяти следующей группы элементов памяти, причем выходы элементов сравнения с эталонной комбинацией маркера, начиная со второго элемента сравнения и заканчивая предпоследним, связаны с входами блока анализа кода совпадения первой ступени, а выход блока анализа кода совпадения первой ступени соединен со вторыми входами первого и последнего элементов сравнения с эталонной комбинацией маркера, а также связан с входом блока анализа кода совпадения второй ступени, выходы первого и последнего элементов сравнения соединены с входами блока анализа кода совпадения второй ступени. To achieve the goal, a device for selecting a cyclic synchronization marker is proposed, comprising a shift register, comparison elements with a marker marker combination and matching code analysis blocks, while the input of the shift register is an information input of the device for selecting a cycle synchronization marker, the shift register consists of a set of series-connected groups of memory elements , in turn, consisting of K memory elements in series in each group, the outputs of which are connected to the inputs respectively Enikeev comparison with a reference combination of components marker coincidence output code analysis unit of the last stage is an output device selection frame synchronization marker. What is new is that the outputs of the memory elements of each previous group of memory elements are connected to the inputs of the memory elements of the next group of memory elements, and the outputs of the comparison elements with the reference marker combination, starting from the second comparison element and ending with the penultimate one, are connected to the inputs of the first stage match code analysis unit and the output of the first stage match code analysis block is connected to the second inputs of the first and last comparison elements with the marker marker reference, and is also connected to the input OKA analysis of the second level match code, the outputs of the first and last comparison elements are connected to the inputs of the second stage match code analysis block.
Заявляемое устройство иллюстрируется чертежами, представленными на фиг.1 - 3. The inventive device is illustrated by the drawings shown in figures 1 to 3.
На фиг.1 приведена структурная электрическая схема предлагаемого устройства. На фиг.2 и на фиг.3 приведены схемы соединения элементов памяти регистра сдвига для прототипа и заявляемого устройства соответственно. Figure 1 shows the structural electrical diagram of the proposed device. Figure 2 and figure 3 shows the connection diagram of the memory elements of the shift register for the prototype and the claimed device, respectively.
Устройство выделения маркера цикловой синхронизации содержит регистр сдвига 1, выполненный из последовательно соединенных групп элементов памяти 2 по K элементов памяти 3 в каждой группе, элементы сравнения 4 с эталонной комбинацией маркера, блок анализа кода совпадения первой ступени 5 и блок анализа кода совпадения второй ступени 6. The cyclic synchronization marker isolation device comprises a
Предлагаемое устройство выделения маркера цикловой синхронизации работает следующим образом. The proposed device for selecting a marker of cyclic synchronization works as follows.
На передающей стороне формируют входную последовательность. Например, при стартстопной цикловой синхронизации к исходному сообщению объемом m двоичных символов добавляют комбинацию маркера, состоящую из F двоичных символов. В качестве комбинации маркера выбирается последовательность подходящей длины с хорошими синхронизирующими свойствами, например, последовательность максимальной длины (код Рида - Маллера 1-го порядка). Как правило, длина F комбинации маркера, для осуществления надежной синхронизации, находится в пределах 20-50 символов. An input sequence is formed on the transmitting side. For example, during start-stop loop synchronization, a marker combination consisting of F binary characters is added to the original message with a volume of m binary symbols. As a marker combination, a sequence of suitable length with good synchronizing properties is selected, for example, a sequence of maximum length (Reed-Muller code of the first order). As a rule, the length F of the marker combination, for reliable synchronization, is in the range of 20-50 characters.
Далее последовательность, сформированная в виде следующих друг за другом комбинации маркера и сообщения, преобразованная в сигнал, имеющий аналоговую форму, поступает в канал связи. В канале связи возможно искажение передаваемого сигнала. Это может привести к тому, что входная последовательность будет принята с ошибками. Next, a sequence formed in the form of successive combinations of a marker and a message, converted into a signal having an analog form, enters the communication channel. The communication channel may distort the transmitted signal. This may cause the input sequence to be received with errors.
На приемной стороне осуществляется прием входной последовательности. On the receiving side, the input sequence is received.
Далее входная последовательность в параллельном коде, состоящем из K символов, поступает на вход регистра сдвига 1. Регистр сдвига 1 состоит из N групп элементов памяти 2 по K элементов памяти 3 в каждой группе. Входная последовательность записывается в первую группу элементов памяти 2 регистра сдвига 1 в соответствии с порядком поступления символов. При этом символы с выхода предыдущей группы элементов памяти 2 регистра сдвига 1 в параллельном коде переписываются в элементы памяти 3 следующей группы элементов памяти 2. Длину регистра сдвига 1 или длину отрезка входной последовательности, которую используют для выделения комбинации маркера, определяют как сумму числа символов F в комбинации маркера и числа символов K в группе элементов памяти 2 (обычно K<<F). Поэтому при любом сдвиге комбинации маркера в пределах группы символов, состоящей из K символов, маркер полностью помещается в регистр сдвига 1. Next, the input sequence in a parallel code consisting of K characters is fed to the input of
Далее элементы сравнения 4 с эталонной комбинацией маркера осуществляют формирование кода совпадения для каждой группы символов входной последовательности, находящейся в соответствующей группе элементов памяти 2 регистра сдвига 1, с соответствующей группой символов эталонной комбинации маркера. Кодом совпадения является величина фазы сдвига входной последовательности относительно эталонной комбинации маркера, т.е. код совпадения определяет, на сколько символов входная последовательность смещена относительно эталонной комбинации маркера. Further, the elements of comparison 4 with the reference marker combination carry out the formation of a match code for each group of characters of the input sequence located in the corresponding group of
Элементы сравнения 4 представляют собой запоминающие устройства, например постоянные запоминающие устройства (ПЗУ), и формирование кода совпадения для каждой группы символов входной последовательности с соответствующей группой символов эталонной комбинации маркера осуществляется по таблицам, записанным в ПЗУ. Входом каждой такой таблицы или ее адресом являются данные, составляющие входную последовательность символов, из рассматриваемой группы символов с учетом ошибок, наложенных на входную последовательность в канале. Выходом таблицы - величина сдвига группы символов (фаза) входной последовательности относительно эталонной комбинации маркера. Comparison elements 4 are storage devices, for example read-only memory (ROM), and the formation of a match code for each group of characters of the input sequence with the corresponding group of characters of the reference marker combination is carried out according to the tables recorded in the ROM. The input of each such table or its address is the data constituting the input sequence of characters from the considered group of characters, taking into account errors superimposed on the input sequence in the channel. The output of the table is the magnitude of the shift of the group of characters (phase) of the input sequence relative to the reference marker combination.
Таблицы фаз формируются заранее на приемной стороне в следующем порядке. Рассмотрим сначала вторую группу символов. Вторая группа символов входной последовательности полностью состоит из символов маркера. Во второй группе символов могут быть первые K символов маркера. В этом случае будем считать, что маркер принят с фазой, равной 0. Если во второй группе символов символы маркера начинаются со второго символа маркера, тогда маркер принят с фазой, равной 1 и т.д. Всего существует K фаз положения маркера в пределах одной группы. Phase tables are formed in advance on the receiving side in the following order. Consider first the second group of characters. The second group of characters in the input sequence consists entirely of marker characters. The second group of characters may contain the first K characters of the marker. In this case, we assume that the marker is received with a phase equal to 0. If in the second group of characters the marker characters begin with the second symbol of the marker, then the marker is received with a phase equal to 1, etc. In total, there are K phases of marker position within the same group.
Составим следующую таблицу φ1 = T1(A1). Входом этой таблицы являются комбинации А1 из K символов маркера, принятые с различными сдвигами, начиная с 0 и до K-1, а выходом - указанные сдвиги от 0 до K-1 или фазы φ1 принятой группы символов длины K из комбинации маркера.We compose the following table φ 1 = T 1 (A 1 ). The input to this table is combinations A 1 of K marker characters received with different shifts starting from 0 to K-1, and the output is the indicated shifts from 0 to K-1 or phase φ 1 of the received group of characters of length K from the marker combination.
Поскольку комбинации маркера выбраны из числа последовательностей с хорошими синхронизирующими свойствами, сдвиги рассматриваемой группы символов маркера на K-1 символов и менее будут попарно отличаться друг от друга на некоторое число символов. Пусть минимальное расстояние между рассматриваемыми комбинациями составляет величину dmin, тогда при наличии ошибок в группе символов маркера, кратность которых не превышает (dmin-1)/2, комбинация маркера будет определяться однозначно.Since marker combinations are selected from among sequences with good synchronizing properties, shifts of the considered group of marker symbols by K-1 characters and less will be pairwise different from each other by a certain number of characters. Let the minimum distance between the considered combinations be d min , then if there are errors in the group of marker symbols, the multiplicity of which does not exceed (d min -1) / 2, the marker combination will be determined uniquely.
Внесем в рассматриваемую таблицу фаз φ = T1(A1) также комбинации маркера, отличающиеся от ранее записанных сдвигов маркера на вектор ошибок, вес которого не превышает величины (dmin-1)/2.In the table of phases φ = T 1 (A 1 ) we also introduce marker combinations that differ from the previously recorded marker shifts by an error vector whose weight does not exceed (d min -1) / 2.
Входом таблицы являются K двоичных символов, и объем таблицы будет составлять 2К значений. Из них ровно K значений будут соответствовать возможным сдвигам маркера, а CK 1, CK 2, ..., CK T значений для каждого из K сдвигов будут соответствовать сдвигам маркера с ошибками, где t=(dmin-1)/2 - количество ошибок в группе символов, которые исправляет комбинация маркера. Оставшееся количество значений в таблице, которым не будет соответствовать определенная фаза маркера, будет равно
Эти значения в таблице заполняются запрещенными комбинациями, например числом K. Поэтому разрядность выхода таблицы будет не менее log2(K+1).The input of the table is K binary characters, and the size of the table will be 2 K values. Of these, exactly K values will correspond to possible marker shifts, and C K 1 , C K 2 , ..., C K T values for each of K shifts will correspond to marker shifts with errors, where t = (d min -1) / 2 - the number of errors in the character group that the marker combination corrects. The remaining number of values in the table that a certain marker phase will not correspond to will be equal to
These values in the table are filled with forbidden combinations, for example, by the number K. Therefore, the bit output of the table will be at least log 2 (K + 1).
Немаловажное значение при реализации предлагаемого устройства имеет выбор подходящего значения длины K группы символов. При увеличении длины K синхронизирующие свойства входной последовательности улучшаются, с другой стороны, при этом экспоненциально растет объем таблицы фаз и требуемый объем памяти ПЗУ, что приводит к необходимости ограничивать величину K. Equally important in the implementation of the proposed device is the selection of a suitable value for the length K of a group of characters. As the length K increases, the synchronizing properties of the input sequence improve, on the other hand, the exponentially larger volume of the phase table and the required memory size of the ROM, which leads to the need to limit the value of K.
Аналогичным образом вычисляют таблицу фаз φ2 = T2(A2) для следующей, третьей группы символов во входной последовательности и т. д.Similarly, calculate the phase table φ 2 = T 2 (A 2 ) for the next, third group of characters in the input sequence, etc.
Отличия в формировании таблиц фаз возникают для первой и последней групп символов входной последовательности. Это связано с тем, что не все символы этих групп могут принадлежать символам маркера, поскольку начало и конец комбинации маркера может не совпадать с границами групп символов. В этом случае формирование таблиц фаз выполняют следующим образом. Differences in the formation of phase tables arise for the first and last groups of characters of the input sequence. This is due to the fact that not all symbols of these groups may belong to marker symbols, since the beginning and end of the marker combination may not coincide with the boundaries of the symbol groups. In this case, the formation of phase tables is performed as follows.
На основании сравнения фаз, вычисленных по таблицам для групп символов, начиная со второй группы и заканчивая предпоследней, и их совпадения, можно принять предварительное решение о суммарной фазе маркера. В зависимости от ее величины выбираются те разряды первой и последней групп входной последовательности, которые соответствуют символам маркера. Далее для этих символов таблицы фаз φ0 = T0(A0) и φn-1 = Tn-1(An-1) строят в том же порядке, что и ранее сформированные таблицы для других групп символов.Based on a comparison of the phases calculated according to the tables for groups of characters, starting from the second group and ending with the penultimate, and their coincidence, we can make a preliminary decision about the total phase of the marker. Depending on its value, those bits of the first and last groups of the input sequence are selected that correspond to the symbols of the marker. Further, for these symbols, the phase tables φ 0 = T 0 (A 0 ) and φ n-1 = T n-1 (A n-1 ) are constructed in the same order as the previously generated tables for other groups of symbols.
Решение о наличии комбинации маркера во входной последовательности символов и величине его фазы принимают в случае совпадения фаз для всех групп символов входной последовательности. При наличии хотя бы одной запрещенной комбинации на выходе таблиц фаз решение о наличии маркера не принимается. The decision on the combination of the marker in the input sequence of characters and the magnitude of its phase is made if the phases coincide for all groups of characters in the input sequence. If there is at least one forbidden combination at the output of the phase tables, the decision on the presence of a marker is not taken.
Анализ наличия комбинации маркера во входной последовательности осуществляется в блоке анализа кода совпадения первой ступени 5 и блоке анализа кода совпадения второй ступени 6. В блоке анализа кода совпадений первой ступени 5 выполняют сравнение фаз групп символов входной последовательности, получаемых с выходов элементов сравнения 4, начиная со второго элемента сравнения и заканчивая предпоследним. В случае совпадения всех сравниваемых фаз код фазы с выхода блока анализа кода совпадений первой ступени 5 поступает на вторую группу входов первого и последнего элементов сравнения 4 с эталонной комбинацией маркера. В зависимости от величины этой фазы указанные элементы сравнения 4 по таблицам учитывают необходимые разряды входной последовательности и определяют фазы сдвига первой и последней группы символов входной последовательности. An analysis of the presence of the marker combination in the input sequence is carried out in the first stage 5 match code analysis block and the second stage 6 match code analysis block. In the first stage 5 match code analysis block, the phases of the input sequence symbol groups obtained from the outputs of the comparison elements 4 are compared, starting with second element of comparison and ending with the penultimate one. If all the phases to be compared coincide, the phase code from the output of the first stage 5 coincidence code analysis block arrives at the second group of inputs of the first and last comparison elements 4 with the reference marker combination. Depending on the magnitude of this phase, these comparison elements 4 in the tables take into account the necessary bits of the input sequence and determine the phase shift of the first and last group of characters of the input sequence.
Далее фазы с выхода первого и последнего элемента сравнения 4 и блока анализа кода совпадений первой ступени 5 поступают на вход блока анализа кода совпадений второй ступени 6. В случае совпадения всех перечисленных фаз код фазы принятой комбинации маркера с выхода блока анализа кода совпадения второй ступени 6 поступает на выход устройства выделения маркера цикловой синхронизации. Next, the phases from the output of the first and last comparison element 4 and the first stage 5 coincidence code analysis block are fed to the input of the second stage 6 coincidence code analysis block. If all of the phases coincide, the phase code of the received marker combination from the output of the second stage 6 match code analysis block arrives to the output of the loop synchronization marker isolation device.
Блоки анализа кода совпадений 5 и 6 осуществляют сравнение поступающих на вход кодов фаз между собой и в случае их совпадения выдают этот код фазы на выход, в случае их несовпадения на выходе возникает запрещенная комбинация. Логическая функция fi, выражающая один из выходных разрядов блока анализа совпадения, в зависимости от значения разрядов входных фаз запишется в виде
где φ1i, φ2i, Кi - i - разряд соответственно первой, второй фазы и запрещенной комбинации.Blocks of analysis of coincidence code 5 and 6 compare the phase codes received at the input with each other and, if they coincide, give this phase code to the output, if they do not match, the forbidden combination occurs. The logical function f i expressing one of the output bits of the coincidence analysis unit, depending on the value of the bits of the input phases, is written as
where φ 1i , φ 2i , К i - i is the discharge of the first, second phase and the forbidden combination, respectively.
Блоки анализа кода совпадений 4 и 5 могут быть реализованы согласно логической функции с помощью комбинационной схемы на логических элементах, например, как это описано в [3]. Matching code analysis blocks 4 and 5 can be implemented according to a logical function using a combinational circuit on logical elements, for example, as described in [3].
В предлагаемом изобретении, в отличие от известного устройства, поиск маркера во входной последовательности осуществляют после приема очередной группы символов из K символов входной последовательности, поступающей на вход устройства выделения маркера цикловой синхронизации в параллельном коде. Такой поиск осуществляют только один раз для всей вновь принятой группы из K символов. В известном устройстве поиск комбинации маркера осуществляют с приемом каждого вновь поступившего символа входной последовательности. Поэтому предложенное устройство обладает примерно в K раз большим быстродействием, чем известное. In the present invention, in contrast to the known device, the search for the marker in the input sequence is carried out after receiving the next group of characters from K characters of the input sequence received at the input of the loop synchronization marker isolation device in parallel code. Such a search is carried out only once for the entire newly adopted group of K characters. In the known device, the search for marker combinations is carried out with the reception of each newly received character of the input sequence. Therefore, the proposed device is approximately K times faster than the known one.
Достигаемым техническим результатом предлагаемого устройства выделения маркера цикловой синхронизации является повышение быстродействия. Achievable technical result of the proposed device for the allocation of marker cyclic synchronization is to increase performance.
Источники информации
1. Лосев В.В., Бродская Е.Б., Коржик В.И. Поиск и декодирование сложных дискретных сигналов./ Под ред. В.И. Коржика. - М.: Радио и связь, 1988, стр. 21.Sources of information
1. Losev V.V., Brodskaya E.B., Korzhik V.I. Search and decoding of complex discrete signals./ Ed. IN AND. Korzhika. - M .: Radio and communications, 1988, p. 21.
2. Патент Российской Федерации N 2158483, кл. Н 04 L 7/04, G 06 F 1/04, опубл. 27.10.2000. 2. Patent of the Russian Federation N 2158483, cl. H 04 L 7/04, G 06
3. Основы импульсной и цифровой техники. М., "Сов. радио", 1975, стр. 341. 3. The basics of pulsed and digital technology. M., "Sov. Radio", 1975, p. 341.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2001123632A RU2210869C2 (en) | 2001-08-24 | 2001-08-24 | Frame synchronization marker separating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2001123632A RU2210869C2 (en) | 2001-08-24 | 2001-08-24 | Frame synchronization marker separating device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2001123632A RU2001123632A (en) | 2003-06-27 |
| RU2210869C2 true RU2210869C2 (en) | 2003-08-20 |
Family
ID=29245756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2001123632A RU2210869C2 (en) | 2001-08-24 | 2001-08-24 | Frame synchronization marker separating device |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2210869C2 (en) |
-
2001
- 2001-08-24 RU RU2001123632A patent/RU2210869C2/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| US5187675A (en) | Maximum search circuit | |
| JPH0271640A (en) | Unique word detection system | |
| US6862296B1 (en) | Receive deserializer circuit for framing parallel data | |
| JPH04284753A (en) | Crc arithmetic method and hec synchronization device in atm exchange system | |
| US4361896A (en) | Binary detecting and threshold circuit | |
| RU2210869C2 (en) | Frame synchronization marker separating device | |
| RU2271069C2 (en) | Method and circuit for synchronous data reception during high-speed data transfer from subscriber to central point in optical data transfer system | |
| US6154509A (en) | Data phase recovery system | |
| RU2183911C1 (en) | Method for separating frame synchronization marker | |
| US6160822A (en) | ATM cell synchronization circuit | |
| RU2231929C2 (en) | Method for separating frame synchronization marker | |
| EP0124576B1 (en) | Apparatus for receiving high-speed data in packet form | |
| US6198755B1 (en) | Time multiplexing/demultiplexing method | |
| RU2271611C1 (en) | Frame-synchronization marker selecting device | |
| RU2803318C1 (en) | Synchronization device based on matrix processing of recurrent sequence | |
| KR0162647B1 (en) | Tdm communication system with synchronizing circuit in receiver responding the coding of words inserted in the transmitted information | |
| RU2696478C1 (en) | Method of cognitive synchronization when transmitting discrete messages over decameter communication channels | |
| RU2232474C2 (en) | Method and device for synchronizing communication system signals and eliminating their phase ambiguity | |
| RU2102836C1 (en) | Method for demodulation of digital signals and device for its realization | |
| SU767994A1 (en) | Device for detecting clock signal | |
| RU2115248C1 (en) | Phase-starting device | |
| SU1453608A1 (en) | Multichannel noncoherent information transceiving system | |
| JPS587945A (en) | Digital signal transmission system | |
| RU2341027C1 (en) | Method of frame alignment marker selection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20070825 |