RU2271611C1 - Frame-synchronization marker selecting device - Google Patents
Frame-synchronization marker selecting device Download PDFInfo
- Publication number
- RU2271611C1 RU2271611C1 RU2004127481/09A RU2004127481A RU2271611C1 RU 2271611 C1 RU2271611 C1 RU 2271611C1 RU 2004127481/09 A RU2004127481/09 A RU 2004127481/09A RU 2004127481 A RU2004127481 A RU 2004127481A RU 2271611 C1 RU2271611 C1 RU 2271611C1
- Authority
- RU
- Russia
- Prior art keywords
- marker
- input
- output
- combination
- synchronization
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Изобретение относится к области электросвязи и может быть использовано для цикловой синхронизации сообщений в системах передачи дискретной информации.The invention relates to the field of telecommunications and can be used for cyclic message synchronization in discrete information transmission systems.
Предлагаемое устройство выделения маркера цикловой синхронизации может применяться для стартстопной и кодовой цикловой синхронизации сообщений. Его можно использовать как в системах синхронной связи для установки и поддержания постоянного фазового соотношения между сообщениями, так и в асинхронных системах сеансной связи для поиска и выделения отдельных сообщений.The proposed device for selecting a marker of cyclic synchronization can be used for start-stop and code cyclic synchronization of messages. It can be used both in synchronous communication systems for setting and maintaining a constant phase relationship between messages, and in asynchronous session communication systems for searching and highlighting individual messages.
В настоящей заявке под маркером цикловой синхронизации будем понимать двоичную последовательность символов, местоположение которой однозначно определяет начало или конец сообщения.In this application, a cyclic synchronization marker will be understood as a binary sequence of characters whose location uniquely determines the beginning or end of a message.
В настоящее время цифровые каналы связи ультракоротковолновых и дециметровых диапазонов, в частности спутниковые каналы, характеризуются большими массивами передаваемой информации. При этом скорость обработки информации во вновь вводимых линиях связи достигает 120 Мбит/с и более.Currently, digital communication channels of ultrashort and decimeter bands, in particular satellite channels, are characterized by large arrays of transmitted information. At the same time, the speed of information processing in newly introduced communication lines reaches 120 Mbps or more.
В связи с этим актуальной является задача создания устройства выделения маркера цикловой синхронизации, обладающего высоким быстродействием, повышенной помехоустойчивостью и при этом имеющего простую аппаратную и программную реализацию.In this regard, the urgent task is to create a device for selecting a marker of cyclic synchronization, which has high speed, increased noise immunity and at the same time has a simple hardware and software implementation.
Известно устройство выделения маркера цикловой синхронизации, содержащее регистр сдвига, элементы сравнения с эталонной комбинацией маркера и блоки анализа кода совпадения, при этом вход регистра сдвига является информационным входом устройства выделения маркера цикловой синхронизации, регистр сдвига состоит из совокупности последовательно соединенных групп элементов памяти, в свою очередь состоящих из последовательно соединенных К элементов памяти в каждой группе, выходы которых соединены с входами соответствующих элементов сравнения с эталонной комбинацией маркера, выход блока анализа кода совпадения последней ступени является выходом устройства выделения маркера цикловой синхронизации (патент РФ №2158483, кл. Н 04 L 7/04, G 06 F 1/04, опубл. 27.10.2000).A device for allocating a cyclic synchronization marker, comprising a shift register, comparison elements with a marker marker combination and matching code analysis blocks, the input of the shift register being an information input of the device for selecting a cyclic synchronization marker, the shift register consists of a series of memory elements connected in series a queue consisting of K memory elements in series in each group whose outputs are connected to the inputs of the corresponding memory elements neniya marker with a reference combination code analysis unit coincidence output of the last stage is an output device selection marker frame synchronization (RF patent №2158483, cl. H 04 L 7/04, G 06 F 1/04, publ. 27.10.2000).
Однако это устройство имеет низкое быстродействие, обусловленное тем, что поиск комбинации маркера осуществляют при сдвиге входной последовательности на один символ и количество попыток поиска маркера на длине входной последовательности равно количеству символов в этой последовательности.However, this device has a low speed, due to the fact that the search for marker combinations is carried out by shifting the input sequence by one character and the number of attempts to search for the marker along the length of the input sequence is equal to the number of characters in this sequence.
Наиболее близким к предлагаемому устройству является устройство выделения маркера цикловой синхронизации (прототип), содержащее регистр сдвига, элемент сравнения с эталонной комбинацией маркера и блок анализа кода совпадения, при этом вход регистра сдвига является информационным входом устройства выделения маркера цикловой синхронизации, регистр сдвига состоит из совокупности последовательно соединенных групп элементов памяти, и выход второй группы элементов памяти соединен с входом элемента сравнения с эталонной комбинацией маркера (патент РФ №2210869, кл. Н 04 L 7/04, G 06 F 1/12, опубл. 20.08.2003).Closest to the proposed device is a device for selecting a cyclic synchronization marker (prototype), containing a shift register, a comparison element with a marker marker reference and a matching code analysis unit, while the input of the shift register is an information input of the device for selecting a cycle synchronization marker, the shift register consists of series-connected groups of memory elements, and the output of the second group of memory elements is connected to the input of the comparison element with the reference mark combination Era (RF patent No. 2210869, CL H 04 L 7/04, G 06 F 1/12, publ. 08/20/2003).
Недостатком этого устройства является высокая сложность из-за большого объема памяти запоминающего устройства (ЗУ) для реализации элементов сравнения с эталонной комбинацией маркера, а также низкая помехоустойчивость устройства выделения маркера цикловой синхронизации.The disadvantage of this device is the high complexity due to the large amount of memory of the storage device (memory) for the implementation of the elements of comparison with the reference marker combination, as well as the low noise immunity of the device for selecting the loop synchronization marker.
Цель изобретения - упрощение устройства выделения маркера цикловой синхронизации за счет сокращения числа элементов сравнения с эталонной комбинацией маркера и, следовательно, уменьшения объема памяти ЗУ для реализации этих элементов. Также целью является повышение помехоустойчивости устройства выделения маркера цикловой синхронизации.The purpose of the invention is to simplify the device for selecting a loop synchronization marker by reducing the number of comparison elements with a reference marker combination and, therefore, reducing the memory capacity of the memory for implementing these elements. Also the goal is to increase the noise immunity of the device for selecting a loop synchronization marker.
Для достижения цели предложено устройство выделения маркера цикловой синхронизации, содержащее регистр сдвига, элемент сравнения с эталонной комбинацией маркера и блок анализа кода совпадения, при этом вход регистра сдвига является информационным входом устройства выделения маркера цикловой синхронизации, регистр сдвига состоит из совокупности последовательно соединенных групп элементов памяти, и выход второй группы элементов памяти соединен с входом элемента сравнения с эталонной комбинацией маркера. Новым является то, что в устройство введены первая схема И, первый генератор маскирующей последовательности, генератор символов маркера, блок вычисления кода совпадения, вторая схема И, второй генератор маскирующей последовательности и пороговый блок, при этом выход первой группы элементов памяти соединен с входом первой схемы И, другой вход которой подключен к выходу первого генератора маскирующей последовательности, выход первой схемы И соединен с входом блока вычисления кода совпадения, выход элемента сравнения с эталонной комбинацией маркера подключен к входу первого и второго генератора маскирующей последовательности, выходу синхронизации устройства, а также к входу генератора символов маркера, выход второго генератора маскирующей последовательности соединен с входом второй схемы И, другие входы которой подключены к выходам групп элементов памяти, начиная с третьей группы элементов памяти и заканчивая последней группой элементов памяти, выход второй схемы И соединен с входом блока вычисления кода совпадения, другой вход которого подключен к выходу генератора символов маркера, выход блока вычисления кода совпадения соединен с входом блока анализа кода совпадения, выход которого подключен к входу порогового блока, выход которого является информационным выходом устройства выделения маркера цикловой синхронизации.To achieve the goal, a device for selecting a cyclic synchronization marker is proposed, comprising a shift register, a comparison element with a marker marker combination and a matching code analysis unit, while the input of the shift register is an information input of the device for selecting a cycle synchronization marker, the shift register consists of a set of series-connected groups of memory elements , and the output of the second group of memory elements is connected to the input of the comparison element with the reference marker combination. What is new is that the first AND circuit, the first masking sequence generator, the marker symbol generator, the match code calculator, the second AND circuit, the second masking sequence generator and the threshold block are introduced into the device, while the output of the first group of memory elements is connected to the input of the first circuit And, the other input of which is connected to the output of the first masking sequence generator, the output of the first circuit And is connected to the input of the matching code calculation unit, the output of the comparison element with the reference combination the marker is connected to the input of the first and second masking sequence generator, the output of the device synchronization, as well as to the input of the marker symbol generator, the output of the second masking sequence generator is connected to the input of the second circuit And, the other inputs of which are connected to the outputs of the groups of memory elements, starting from the third group memory elements and ending with the last group of memory elements, the output of the second circuit And is connected to the input of the block matching code, the other input of which is connected to the output of the generator marker symbols, calculating the coincidence output code block connected to the input matching code analysis unit, an output of which is connected to the input of the threshold unit, the output of which is a data output device selection frame synchronization marker.
На чертеже приведена структурная электрическая схема предлагаемого устройства.The drawing shows a structural electrical diagram of the proposed device.
Устройство выделения маркера цикловой синхронизации содержит регистр сдвига 1, выполненный из последовательно соединенных групп 2 элементов памяти 3, первую схему И 4, первый генератор маскирующей последовательности 5, элемент сравнения с эталонной комбинацией маркера 6, генератор символов маркера 7, блок вычисления кода совпадения 8, блок анализа кода совпадения 9, второй генератор маскирующей последовательности 10, вторую схему И 11 и пороговый блок 12.The cyclical synchronization marker extraction device comprises a shift register 1 made of series-connected groups of 2 memory elements 3, a first circuit AND 4, a first masking sequence generator 5, a comparison element with a reference marker combination 6, a marker symbol generator 7, a match code calculation unit 8, coincidence code analysis unit 9, a second masking sequence generator 10, a second AND circuit 11 and a threshold unit 12.
Предлагаемое устройство выделения маркера цикловой синхронизации работает следующим образом.The proposed device for selecting a marker of cyclic synchronization works as follows.
Устройство выделения маркера цикловой синхронизации находится на приемной стороне системы передачи дискретной информации. Входную информационную последовательность устройства выделения маркера цикловой синхронизации формируют на передающей стороне системы передачи дискретной информации. Например, при стартстопной цикловой синхронизации к исходному сообщению объемом m двоичных символов добавляют комбинацию маркера, состоящую из F двоичных символов. В качестве комбинации маркера выбирают последовательность подходящей длины с хорошими синхронизирующими свойствами, например, последовательность максимальной длины (код Рида-Маллера 1-го порядка). Как правило, длина F комбинации маркера для осуществления надежной синхронизации находится в пределах 20...50 символов.The device for selecting a loop synchronization marker is located on the receiving side of a discrete information transmission system. The input information sequence of the cyclic synchronization marker isolation device is formed on the transmitting side of the discrete information transmission system. For example, in start-stop cyclic synchronization, a marker combination consisting of F binary symbols is added to the original message with a volume of m binary symbols. As a combination of a marker, a sequence of suitable length with good synchronizing properties is selected, for example, a sequence of maximum length (1st-order Reed-Muller code). As a rule, the length F of the marker combination for reliable synchronization is within 20 ... 50 characters.
Далее входная последовательность, сформированная в виде следующих друг за другом комбинаций маркера и сообщения, преобразованная в сигнал, имеющий аналоговую форму, поступает в канал связи. В канале связи возможно искажение передаваемого сигнала. Это может привести к тому, что входная последовательность будет принята с ошибками.Next, the input sequence, formed in the form of successive combinations of marker and message, converted into a signal having an analog form, enters the communication channel. The communication channel may distort the transmitted signal. This may cause the input sequence to be received with errors.
На приемной стороне входная последовательность поступает на вход устройства выделения маркера цикловой синхронизации. На вход устройства выделения маркера цикловой синхронизации входная последовательность поступает в параллельном коде, состоящем из К символов.On the receiving side, the input sequence is fed to the input of the loop synchronization marker isolation device. The input sequence arrives at the input of the loop synchronization marker isolation device in a parallel code consisting of K symbols.
Эти символы поступают сначала на вход регистра сдвига 1. Регистр сдвига 1 состоит из N групп 2 элементов памяти 3 по К элементов памяти в каждой группе. Входную последовательность записывают в первую группу 2 элементов памяти 3 регистра сдвига 1. При этом символы с выхода предыдущей группы 2 элементов памяти 3 регистра сдвига 1 в параллельном коде переписывают в следующую группу 2 элементов памяти 3. Длину регистра сдвига 1 или длину отрезка входной последовательности, которую используют для выделения комбинации маркера, определяют как сумму числа символов F в комбинации маркера и числа символов К в группе 2 элементов памяти (обычно К≪F). Поэтому при любом сдвиге комбинации маркера в пределах группы символов, состоящей из К символов, маркер полностью помещается в регистр сдвига 1.These characters first go to the input of shift register 1. Shift register 1 consists of N groups of 2 memory elements 3 of K memory elements in each group. The input sequence is written into the first group of 2 memory elements 3 of shift register 1. In this case, the symbols from the previous group of 2 memory elements 3 of shift register 1 in parallel code are copied to the next group of 2 memory elements 3. Length of shift register 1 or length of a segment of the input sequence, which is used to highlight the marker combination, is defined as the sum of the number of characters F in the combination of the marker and the number of characters K in the group of 2 memory elements (usually K≪F). Therefore, for any shift of the marker combination within the group of characters consisting of K characters, the marker is completely placed in shift register 1.
С выхода второй группы 2 элементов памяти 3 регистра сдвига 1 символы входной последовательности поступают на вход элемента сравнения с эталонной комбинацией маркера 6. Элемент сравнения с эталонной комбинацией маркера 6 определяет величину фазы сдвига входной последовательности относительно несмещенного положения комбинации маркера, то есть определяет на сколько символов входная последовательность смещена относительно несмещенного (нулевого) положения комбинации маркера. При этом под несмещенным положением комбинации маркера понимается такое ее положение, при котором начало комбинации маркера совпадает с началом второй группы 2 элементов памяти регистра сдвига 1, а конец комбинации маркера совпадает с концом регистра сдвига 1. Элемент сравнения с эталонной комбинацией маркера 6 может быть реализован, например, с помощью запоминающего устройства. Таким запоминающим устройством может быть, в частности, постоянное запоминающее устройство (ПЗУ), и формирование величины фазы сдвига входной последовательности осуществляют с помощью функциональной зависимости, записанной в ПЗУ. Входом каждой такой функциональной зависимости, или ее аргументом (адресом ПЗУ), являются данные с выхода второй группы 2 элементов памяти 3 регистра сдвига 1, составляющие входную последовательность символов с учетом ошибок, наложенных на входную последовательность в канале связи. Выходом функциональной зависимости, или содержимым ПЗУ, является величина сдвига (фаза) символов комбинации маркера относительно несмещенного положения комбинации маркера.From the output of the second group of 2 memory elements 3 of shift register 1, the characters of the input sequence are input to the comparison element with the marker marker 6. The comparison element with the marker marker 6 determines the phase shift of the input sequence relative to the unbiased position of the marker combination, that is, determines how many characters the input sequence is offset from the unbiased (zero) position of the marker combination. In this case, the unbiased position of the marker combination is understood to mean its position in which the beginning of the marker combination coincides with the beginning of the second group 2 of memory elements of shift register 1, and the end of the marker combination coincides with the end of shift register 1. An element of comparison with the reference marker combination 6 can be implemented , for example, using a storage device. Such a storage device can be, in particular, a permanent storage device (ROM), and the formation of the phase shift value of the input sequence is carried out using the functional dependence recorded in the ROM. The input of each such functional dependence, or its argument (ROM address), is the data from the output of the second group of 2 memory elements 3 of shift register 1, which comprise the input sequence of characters, taking into account errors superimposed on the input sequence in the communication channel. The output of the functional dependence, or the contents of the ROM, is the amount of shift (phase) of the symbols of the marker combination relative to the unbiased position of the marker combination.
Функциональную зависимость φ=T1(A) между символами А комбинации маркера и величиной фазы φ этой комбинации маркера формируют заранее на приемной стороне в виде таблицы, записанной в ПЗУ. Формирование этой функциональной зависимости осуществляют в следующем порядке. При любом сдвиге комбинации маркера в пределах регистра сдвига 1 символы А, находящиеся во второй группе 2 элементов памяти, являются К символами комбинации маркера. Во второй группе 2 элементов памяти могут быть первые К символов комбинации маркера. В этом случае будем считать, что комбинация маркера принята с фазой, равной 0. Если во второй группе 2 элементов памяти символы комбинации маркера начинаются со второго символа комбинации маркера, тогда комбинация маркера принята с фазой, равной 1, и так далее. Всего существует К фаз положения комбинации маркера в пределах одной группы. Аргументом функциональной зависимости являются символы А, состоящие из К символов комбинации маркера, принятые с различными сдвигами, начиная с 0 и до К-1, а выходом функциональной зависимости - указанные сдвиги от 0 до К-1 или фазы φ К символов комбинации маркера, находящихся во второй группе 2 элементов памяти.The functional dependence φ = T 1 (A) between the symbols A of the marker combination and the phase value φ of this marker combination is formed in advance on the receiving side in the form of a table recorded in ROM. The formation of this functional dependence is carried out in the following order. For any shift of the marker combination within the shift register 1, the characters A located in the second group of 2 memory elements are K symbols of the marker combination. In the second group of 2 memory elements there may be the first K characters of the marker combination. In this case, we assume that the marker combination is adopted with a phase equal to 0. If in the second group of 2 memory elements the marker combination symbols begin with the second marker combination symbol, then the marker combination is adopted with a phase equal to 1, and so on. In total, there are K phases of the position of the marker combination within the same group. The argument of the functional dependence is the symbols A, consisting of K symbols of the marker combination, adopted with various shifts, starting from 0 to K-1, and the output of the functional dependence is the indicated shifts from 0 to K-1 or phase φ K of the marker combination symbols located in the second group of 2 memory elements.
Поскольку комбинации маркера выбраны из числа последовательностей с хорошими синхронизирующими свойствами, сдвиги рассматриваемой группы символов комбинации маркера на К-1 символов и менее будут попарно отличаться друг от друга на некоторое число символов. Пусть минимальное расстояние между рассматриваемыми комбинациями составляет величину dmin, тогда при наличии ошибок в группе символов комбинации маркера, кратность которых не превышает (dmin-1)/2, комбинация маркера будет определяться однозначно.Since marker combinations are selected from among sequences with good synchronizing properties, shifts of the considered group of symbols of marker combinations by K-1 symbols and less will be pairwise different from each other by a certain number of symbols. Let the minimum distance between the considered combinations be d min , then if there are errors in the symbol group of the marker combination, the multiplicity of which does not exceed (d min -1) / 2, the marker combination will be determined uniquely.
Внесем в рассматриваемую функциональную зависимость фаз φ=Т1 (А) также символы А комбинации маркера, отличающиеся от ранее записанных символов А комбинации маркера на комбинацию ошибок, вес которой не превышает величины (dmin-1)/2.We introduce in the considered functional dependence of the phases φ = T 1 (A) also the symbols A of the marker combination that differ from the previously recorded symbols A of the marker combination by a combination of errors whose weight does not exceed (d min -1) / 2.
Аргументом функциональной зависимости являются К двоичных символов, и количество значений этой функциональной зависимости (объем памяти ПЗУ для ее задания) будет составлять 2K значений. Из них ровно К значений будет соответствовать возможным сдвигам комбинации маркера без ошибок, а С1 K,С2 K,...,С1 K значений для каждого из К сдвигов будут соответствовать сдвигам комбинации маркера с ошибками, где t=(dmin-1)/2 - количество ошибок в группе из К символов, которые исправляет комбинация маркера. Оставшееся количество значений г функциональной зависимости, которым не будет соответствовать определенная фаза комбинации маркера, будет равноThe argument of the functional dependence are K binary characters, and the number of values of this functional dependence (the amount of ROM memory to set it) will be 2 K values. Of these, exactly K values will correspond to possible shifts of the marker combination without errors, and С 1 K , С 2 K , ..., С 1 K values for each of K shifts will correspond to shifts of the marker combination with errors, where t = (d min -1) / 2 - the number of errors in the group of K characters that the marker combination corrects. The remaining number of values of r functional dependence, which will not correspond to a certain phase of the marker combination, will be equal to
Эти значения в ПЗУ заполняются запрещенными комбинациями, которые не соответствуют возможным значениям фазы. В качестве запрещенной комбинации может быть выбрано, например, число К. Поэтому разрядность выхода функциональной зависимости будет не менее log2(K+l). Объем памяти VПЗУ для хранения функциональной зависимости φ=Т1 (А) равенThese values in the ROM are filled with forbidden combinations that do not correspond to possible phase values. For example, the number K can be chosen as a forbidden combination. Therefore, the bit capacity of the output of the functional dependence will be at least log 2 (K + l). The amount of memory V ROM for storing the functional dependence φ = T 1 (A) is
V=2klog2(K+l).V = 2 k log 2 (K + l).
Немаловажное значение при реализации предлагаемого устройства имеет выбор подходящего числа К элементов памяти в каждой группе 2 элементов памяти. При возрастании величины К синхронизирующие свойства группы символов входной последовательности улучшаются, с другой стороны, при этом экспоненциально растет объем памяти ПЗУ для хранения функциональной зависимости фазы, что приводит к необходимости ограничивать величину К.Equally important in the implementation of the proposed device is the selection of a suitable number K of memory elements in each group of 2 memory elements. With increasing value of K, the synchronizing properties of the group of symbols of the input sequence improve, on the other hand, while the ROM memory exponentially grows to store the functional dependence of the phase, which leads to the need to limit the value of K.
На основании величины фазы, определенной для второй группы символов комбинации маркера, получают остальные (эталонные) символы комбинации маркера, не входящие во вторую группу символов. Эталонные символы комбинации маркера получают в генераторе символов маркера 7. На вход генератора символов маркера 7 с выхода элемента сравнения с эталонной комбинацией маркера 6 поступает фаза комбинации маркера. Генератор символов маркера 7 осуществляет преобразование кода фазы комбинации маркера в код эталонных символов маркера. Такое преобразование кода может выполняться, например, с помощью ПЗУ, в которое записана функциональная зависимость В=Т2(φ) между величиной фазы φ комбинации маркера и эталонными символами маркера В. Адресное пространство памяти ПЗУ для хранения функциональной зависимости В=Т2(φ) будет оцениваться величиной log2(K), a разрядность выхода таблицы будет равна F-К. Поэтому, объем памяти W ПЗУ, необходимый для хранения функциональной зависимости В=Т2(φ), будет равенBased on the phase value determined for the second group of marker combination symbols, the remaining (reference) marker combination symbols not included in the second group of symbols are obtained. The reference symbols of the marker combination are obtained in the marker 7 symbol generator. The marker combination phase is received at the input of the marker 7 symbol generator from the output of the comparison element with the marker 6 reference combination. The marker symbol generator 7 converts the marker combination phase code into the marker reference symbol code. Such code conversion can be performed, for example, by means of a ROM in which the functional dependence B = T 2 (φ) is written between the phase value φ of the marker combination and the reference symbols of marker B. The address memory space of the ROM for storing the functional dependence B = T 2 (φ ) will be estimated by the value of log 2 (K), and the bit depth of the output of the table will be equal to F-K. Therefore, the amount of memory W ROM required to store the functional dependence B = T 2 (φ) will be equal to
W=(F-K)log2(K).W = (FK) log 2 (K).
Отсюда следует, что объем памяти ПЗУ, необходимый для хранения функциональной зависимости В=Т2(φ), как правило, существенно меньше объема памяти для хранения функциональной зависимости φ=Т1(А) (W≪V для F=20...50 и К=8...16), и сложность устройства выделения маркера цикловой синхронизации определяется сложностью реализации функциональной зависимости φ=T1(А).It follows that the ROM memory required to store the functional dependence B = T 2 (φ), as a rule, is significantly less than the memory volume to store the functional dependence φ = T 1 (A) (W≪V for F = 20 ... 50 and K = 8 ... 16), and the complexity of the device for selecting the loop synchronization marker is determined by the complexity of the implementation of the functional dependence φ = T 1 (A).
Далее фаза комбинации маркера поступает на входы первого и второго генератора маскирующей последовательности 5 и 10. Первый и второй генераторы маскирующей последовательности 5 и 10 осуществляют преобразование кода фазы комбинации маркера в код маскирующей последовательности. Код маскирующей последовательности первого генератора 5 представляет собой серию нулевых двоичных символов, за которой следует серия единичных двоичных символов: 00...011...1. Положение единичных символов в маскирующей последовательности соответствует положению символов комбинации маркера в первой группе 2 элементов памяти и полностью определяется фазой комбинации маркера. Код маскирующей последовательности второго генератора 10 представляет собой серию единичных двоичных символов, за которой следует серия нулевых двоичных символов: 11...100...0. Положение единичных символов в маскирующей последовательности соответствует положению символов комбинации маркера в третьей и последующих группах 2 элементов памяти и также определяется фазой комбинации маркера. Первый и второй генераторы маскирующей последовательности 5 и 10 представляют собой преобразователи кода и могут быть реализованы, например, с помощью ПЗУ. В эти ПЗУ записаны функциональные зависимости между фазой комбинации маркера и маскирующими последовательностями. Объем памяти этих ПЗУ, реализующих первый и второй генераторы маскирующей последовательности 5 и 10, соизмерим с объемом памяти ПЗУ, реализующего генератор символов маркера 7, и существенно меньше объема памяти ПЗУ для реализации элемента сравнения с эталонной комбинацией маркера 6.Next, the marker combination phase is supplied to the inputs of the first and second masking sequence generator 5 and 10. The first and second masking sequence generators 5 and 10 convert the marker combination phase code into the masking sequence code. The masking sequence code of the first generator 5 is a series of zero binary characters, followed by a series of single binary characters: 00 ... 011 ... 1. The position of single characters in the masking sequence corresponds to the position of the symbols of the marker combination in the first group of 2 memory elements and is completely determined by the phase of the marker combination. The masking sequence code of the second generator 10 is a series of single binary characters, followed by a series of zero binary characters: 11 ... 100 ... 0. The position of single characters in the masking sequence corresponds to the position of the symbols of the marker combination in the third and subsequent groups of 2 memory elements and is also determined by the phase of the marker combination. The first and second masking sequence generators 5 and 10 are code converters and can be implemented, for example, using ROM. Functional relationships between the marker combination phase and masking sequences are recorded in these ROMs. The memory capacity of these ROMs implementing the first and second masking sequence generators 5 and 10 is comparable with the memory volume of the ROM implementing the symbol generator of marker 7 and significantly less than the ROM memory for implementing the comparison element with the marker marker 6 reference combination.
Маскирующие последовательности с выходов генераторов маскирующей последовательности 5 и 10 поступают на входы первой и второй схем И 4 и 11. В первой схеме И 4 осуществляют операцию поразрядного логического И символов комбинации маркера с выхода первой группы 2 элементов памяти 3 регистра сдвига 1 и соответствующими символами маскирующей последовательности. Аналогично во второй схеме И 11 осуществляют операцию поразрядного логического И символов комбинации маркера с выхода третьей и последующей групп 2 элементов памяти 3 регистра сдвига 1 и символов маскирующей последовательности. На выходе первой и второй схем И 4 и 11 получают серии нулевых символов вместе с символами комбинации маркера, которые были приняты из канала связи.The masking sequences from the outputs of the generators of the masking sequence 5 and 10 go to the inputs of the first and second circuits AND 4 and 11. In the first circuit AND 4, the bitwise logical AND symbols of the marker combination are operated from the output of the first group of 2 memory elements 3 of shift register 1 and the corresponding masking symbols sequence. Similarly, in the second AND 11 scheme, the bitwise logical AND symbol operation of the marker combination is performed from the output of the third and subsequent groups of 2 memory elements 3 of shift register 1 and the characters of the masking sequence. At the output of the first and second circuits And 4 and 11 receive a series of zero characters together with the symbols of the combination of the marker, which were received from the communication channel.
Далее эти символы комбинации маркера, принятые из канала связи, вместе с эталонными символами маркера с выхода генератора символов маркера 7 поступают на вход блока вычисления кода совпадения 8. Блок вычисления кода совпадения 8 поразрядно сравнивает (суммирует по модулю два) символы комбинации маркера, принятые из канала связи с эталонными символами маркера, полученными с генератора символов маркера 7.Further, these marker combination symbols received from the communication channel, together with the marker marker symbols, from the output of the marker symbol generator 7 are input to the match code calculation unit 8. The match code calculation unit 8 compares (modulo two) the marker combination symbols received from a communication channel with marker reference symbols received from marker symbol generator 7.
Последовательность символов с выхода блока вычисления кода совпадения 8 затем поступает на вход блока анализа кода совпадения 9. Блок анализа кода совпадения 9 подсчитывает количество единиц в этой последовательности символов, то есть вес Хемминга последовательности символов. Блок анализа кода совпадения 9 может быть реализован, например, с помощью многовходового полного сумматора, входы которого соединены с выходами блока вычисления кода совпадения 8. Число на выходе блока анализа кода совпадения 9 будет характеризовать соответствие принятых символов маркера эталонным символам маркера.The sequence of characters from the output of the unit for calculating the match code 8 then goes to the input of the unit for analyzing the match code 9. The unit for analyzing the match code 9 calculates the number of units in this sequence of characters, that is, the Hamming weight of the character sequence. The match code analysis unit 9 can be implemented, for example, using a multi-input full adder, the inputs of which are connected to the outputs of the match code calculation unit 8. The number at the output of the match code analysis unit 9 will characterize the correspondence of the received marker symbols to the reference marker symbols.
Решение о наличии комбинации маркера во входной последовательности символов принимают в случае, если число несовпадений принятых символов маркера и эталонных символов маркера, то есть количество ошибок во входной последовательности символов, не превышает некоторого порогового значения d0, определяемого синхронизирующими свойствами маркера. Такое решение принимает пороговый блок 12, который анализирует число ошибок во входной последовательности, и в случае, если оно не превышает порогового значения, выдает сигнал о наличии маркера во входной последовательности символов. Одновременно с элемента сравнения с эталонной комбинацией маркера 6 на выход устройства, поступает код фазы входной последовательности символов.The decision on the combination of a marker in the input symbol sequence is made if the number of mismatches of the received marker symbols and the reference marker symbols, i.e., the number of errors in the input symbol sequence, does not exceed a certain threshold value d 0 determined by the synchronizing properties of the marker. Such a decision is made by the threshold block 12, which analyzes the number of errors in the input sequence, and if it does not exceed the threshold value, gives a signal about the presence of a marker in the input sequence of characters. Simultaneously with the element of comparison with the reference combination of marker 6 to the output of the device, the phase code of the input sequence of characters.
В качестве примера рассмотрим цикловую синхронизацию с помощью 32-х разрядного маркера видаAs an example, consider cyclic synchronization using a 32-bit marker of the form
00001001011001111100011011101010.00001001011001111100011011101010.
Эта последовательность символов является последовательностью максимальной длины и имеет хорошие синхронизирующие свойства. Циклические сдвиги этой последовательности символов отличаются друг от друга не менее чем в 16 позициях. При количестве элементов памяти 3 в каждой группе 2 элементов памяти регистра сдвига 1, равном 9 (K=8), регистр сдвига 1 будет состоять в рассматриваемом примере из 5 групп 2 элементов памяти. При приеме символов маркера из канала связи с фазой сдвига, равной 2, и ошибками на 15 и 29 месте маркера в регистре сдвига 1 будет находиться последовательность символовThis sequence of characters is a sequence of maximum length and has good synchronizing properties. The cyclic shifts of this sequence of characters differ from each other in at least 16 positions. With the number of memory elements 3 in each group of 2 memory elements of shift register 1 equal to 9 (K = 8), shift register 1 will consist of 5 groups of 2 memory elements in this example. When receiving marker symbols from a communication channel with a shift phase of 2 and errors at the 15th and 29th places of the marker, a sequence of characters will be in shift register 1
*******00 00100101 10011011 00011011 100010**,******* 00 00100101 10011011 00011011 100010 **,
где символом * обозначены двоичные символы, не являющиеся символами маркера. Во второй группе 2 элементов памяти будет находиться последовательность символов 00100101, которая поступает на вход элемента сравнения с эталонной комбинацией маркера 6. Элемент сравнения с эталонной комбинацией маркера 6 преобразует двоичный код 00100101 в код фазы сдвига символов маркера в канале связи, который равен 2. Для этой фазы сдвига символов маркера первый генератор маскирующей последовательности 5 выдает код, равный 00000011, второй генератор маскирующей последовательности 10 аналогичным образом выдает код, равный 11111111 11111111 11111100.where the symbol * denotes binary characters that are not marker characters. In the second group of 2 memory elements there will be a sequence of characters 00100101, which is fed to the input of the comparison element with the reference marker combination 6. The comparison element with the reference marker 6 combination will convert the binary code 00100101 to the marker phase shift code of the marker in the communication channel, which is 2. For of this phase of the shift of the marker symbols, the first generator of the masking sequence 5 generates a code equal to 00000011, the second generator of the masking sequence 10 similarly produces a code equal to 11111111 11111111 11111100.
На выходе первой схемы И 4 будет последовательность символов 00000000, на выходе второй схемы И 11 - последовательность символов 10011011 00011011 10001000. Генератор символов маркера 7 преобразует код фазы сдвига символов маркера, равный 2, в эталонные символы маркера 00000000100111110001101110101000.The output of the first And 4 circuit will be a sequence of characters 00000000, the output of the second And And 11 circuit will be a sequence of characters 10011011 00011011 10001000. The marker character generator 7 converts the marker phase shift code code of 2 into marker marker characters 00000000100111110001101110101000.
Блок вычисления кода совпадения 8 осуществляет поразрядное сложение по модулю два принятых символов маркера, которые поступают с выходов первой и второй схем И 4 и 11, и эталонных символов маркера. На выходе блока вычисления кода совпадения 8 будет последовательность символов 000000000000100000000000100000.The coincidence code calculation unit 8 performs bitwise addition modulo two received marker symbols that come from the outputs of the first and second circuits And 4 and 11, and the marker reference symbols. The output of the block for calculating the match code 8 will be a sequence of characters 000000000000100000000000100000.
Блок анализа кода совпадения 9 вычисляет вес Хемминга этой последовательности, то есть количество единиц в последовательности символов. В результате будет получено число d=2. Пороговый блок 12 сравнивает это число с пороговым значением d0=3 и, поскольку d<d0, выдает сигнал наличия маркера цикловой синхронизации.The match code analysis unit 9 calculates the Hamming weight of this sequence, that is, the number of units in the sequence of characters. As a result, the number d = 2 will be obtained. The threshold block 12 compares this number with the threshold value d 0 = 3 and, since d <d 0 , gives a signal for the presence of a loop synchronization marker.
Отметим также, что предлагаемое устройство может быть реализовано как аппаратным, так и программно-аппаратным путем. В последнем случае включение уже существующих отдельных элементов ЭВМ (сумматоров, запоминающих устройств, регистров) в предлагаемое устройство дает выигрыш в объеме оборудования. Наибольшее сокращение аппаратных затрат дает использование запоминающих устройств ЭВМ для реализации элемента сравнения с эталонной комбинацией маркера 6, первого и второго генераторов маскирующей последовательности 5 и 10, генератора символов маркера 7. Содержимое этих запоминающих устройств ЭВМ может загружаться с внешних носителей информации, например, с гибких или жестких магнитных дисков. Программная реализация с использованием алгоритмических языков программирования высокого уровня (Pascal, С и т.д.) позволяет достаточно просто выполнять поразрядные вычисления логического И и суммирования по модулю два, необходимые для реализации первой и второй схемы И 4 и 11, а также блока вычисления кода совпадения 8.Note also that the proposed device can be implemented both in hardware and in software and hardware. In the latter case, the inclusion of existing individual computer components (adders, memory devices, registers) in the proposed device gives a gain in the amount of equipment. The greatest reduction in hardware costs is provided by the use of computer storage devices for implementing a comparison element with a reference combination of marker 6, first and second masking sequence generators 5 and 10, marker symbol generator 7. The contents of these computer storage devices can be loaded from external storage media, for example, from flexible or hard disk drives. Software implementation using high-level algorithmic programming languages (Pascal, C, etc.) makes it quite simple to perform bitwise computations of logical AND and modulo-two summation, which are necessary for implementing the first and second schemes AND 4 and 11, as well as the code calculation unit matches 8.
В предлагаемом изобретении, в отличие от известного устройства, фазу входной последовательности определяют только для второй группы символов, что требует меньшего объема памяти ЗУ для реализации устройства, то есть упрощает устройство выделения маркера цикловой синхронизации. Код совпадения для символов, не входящих во вторую группу символов входной последовательности, определяют для всех остальных групп символов в целом, а не по группам, как в прототипе, что повышает помехоустойчивость устройства выделения маркера цикловой синхронизации по сравнению с известным устройством.In the present invention, in contrast to the known device, the phase of the input sequence is determined only for the second group of characters, which requires less memory for the implementation of the device, that is, it simplifies the device for selecting a loop synchronization marker. The match code for characters that are not included in the second group of characters of the input sequence is determined for all other groups of characters as a whole, and not by groups, as in the prototype, which increases the noise immunity of the device for selecting the loop synchronization marker in comparison with the known device.
Достигаемым техническим результатом предлагаемого устройства выделения маркера цикловой синхронизации является упрощение устройства и повышение его помехоустойчивости.Achievable technical result of the proposed device for selecting a marker of cyclic synchronization is to simplify the device and increase its noise immunity.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2004127481/09A RU2271611C1 (en) | 2004-09-13 | 2004-09-13 | Frame-synchronization marker selecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2004127481/09A RU2271611C1 (en) | 2004-09-13 | 2004-09-13 | Frame-synchronization marker selecting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2271611C1 true RU2271611C1 (en) | 2006-03-10 |
Family
ID=36116224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2004127481/09A RU2271611C1 (en) | 2004-09-13 | 2004-09-13 | Frame-synchronization marker selecting device |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2271611C1 (en) |
-
2004
- 2004-09-13 RU RU2004127481/09A patent/RU2271611C1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Franaszek | Sequence-state coding for digital transmission | |
| US5463657A (en) | Detection of a multi-sequence spread spectrum signal | |
| AU647343B2 (en) | Novel spread spectrum codec apparatus and method | |
| JP2001136103A (en) | Fixed pattern detector | |
| Zong et al. | Towards key-recovery-attack friendly distinguishers: application to GIFT-128 | |
| KR102209428B1 (en) | Decoding method, apparatus and modulation demodulation method and system based on superposition multiplexing | |
| JPH07273702A (en) | Receiver receiving signal consisting of symbol array and equalizer therefor and symbol detecting method | |
| RU2271611C1 (en) | Frame-synchronization marker selecting device | |
| US7933354B2 (en) | Encoding and decoding architecture and method for pipelining encoded data or pipelining with a look-ahead strategy | |
| RU2003136099A (en) | METHOD AND SCHEME OF SYNCHRONOUS RECEPTION FOR HIGH-SPEED DATA TRANSFER FROM SUBSCRIBER TO THE CENTRAL NODE IN THE OPTICAL DATA TRANSFER SYSTEM | |
| JPH0588585B2 (en) | ||
| CN106911449A (en) | A kind of overlapped time division multiplexing modulator approach, apparatus and system | |
| Georghiades | On PPM sequences with good autocorrelation properties | |
| US3550003A (en) | Binary data transmission system using "future," "present" and "past" bits for reference synchronization | |
| Swart | Distance-preserving mappings and trellis codes with permutation sequences | |
| RU2232474C2 (en) | Method and device for synchronizing communication system signals and eliminating their phase ambiguity | |
| RU2210869C2 (en) | Frame synchronization marker separating device | |
| RU2102836C1 (en) | Method for demodulation of digital signals and device for its realization | |
| RU2803318C1 (en) | Synchronization device based on matrix processing of recurrent sequence | |
| RU184852U1 (en) | A device for generating a soft solution of a signal demodulator of a Quaternary phase shift keying with smoothing and shift | |
| CN107979547A (en) | Channel estimation methods and device | |
| CN107979549A (en) | Channel estimation methods and device | |
| CN107979556A (en) | Signal processing method and device | |
| CN107979553B (en) | Carrier synchronization method and device | |
| SU684763A1 (en) | Decoder for communication system with solving feedback |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PC43 | Official registration of the transfer of the exclusive right without contract for inventions |
Effective date: 20120731 |