RU2169988C1 - Pulse train shaper - Google Patents

Pulse train shaper Download PDF

Info

Publication number
RU2169988C1
RU2169988C1 RU2000108594A RU2000108594A RU2169988C1 RU 2169988 C1 RU2169988 C1 RU 2169988C1 RU 2000108594 A RU2000108594 A RU 2000108594A RU 2000108594 A RU2000108594 A RU 2000108594A RU 2169988 C1 RU2169988 C1 RU 2169988C1
Authority
RU
Russia
Prior art keywords
input
output
pulse counter
pulse
shift register
Prior art date
Application number
RU2000108594A
Other languages
Russian (ru)
Inventor
Н.Н. Коечкин
С.Л. Погорельский
Н.Н. Рублев
А.Г. Шипунов
Original Assignee
Государственное унитарное предприятие "Конструкторское бюро приборостроения"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное унитарное предприятие "Конструкторское бюро приборостроения" filed Critical Государственное унитарное предприятие "Конструкторское бюро приборостроения"
Priority to RU2000108594A priority Critical patent/RU2169988C1/en
Application granted granted Critical
Publication of RU2169988C1 publication Critical patent/RU2169988C1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

FIELD: pulse engineering; automatic-control and instrumentation engineering. SUBSTANCE: proposed device has frequency standard 3; first pulse counter 6 whose bit outputs are connected to address inputs of memory unit 7, outputs of the latter being connected to data inputs of second pulse counter 8; OR gate 9 whose first input is connected to first input bus 2. Novelty is introduction of third pulse counter 5 and shift register 4 in device; output of frequency standard 3 is connected to complementing input of third pulse counter 5 and to clock input of shift register 4 whose output is connected to output bus 10; second input of OR gate 9 is connected to borrow output of second pulse counter 8 and to write input of shift register 4 and output, to complementing input of first pulse counter 6 and to write input of second pulse counter 8 whose complementing input is connected to carry output of third pulse counter 5; reset inputs of shift register 4, first and second pulse counters 6 and 5 are connected to first input bus 2 and second input bus 1 is connected to data inputs of shift register 4. EFFECT: reduced software volume in shaping short pulses of high relative pulse duration. 1 dwg

Description

Изобретение относится к импульсной технике и может быть использовано в системах автоматического управления и контрольно-измерительных устройствах. The invention relates to a pulse technique and can be used in automatic control systems and instrumentation.

Известен генератор прямоугольных импульсов [1], содержащий генератор опорной частоты, выход которого соединен с первым входом элемента И, второй вход которого подключен к прямому выходу первого триггера, а выход соединен со счетным входом счетчика импульсов, информационные входы которого подключены к N выходам программного блока, а выход счетчика импульсов соединен с первым входом второго триггера, выходы которого подключены к выходным шинам, элемент ИЛИ и элемент НЕ, вход которого соединен с выходом элемента ИЛИ и входом записи счетчика импульсов, а выход элемента НЕ подключен к управляющему входу программного блока, (N+1)-й выход которого соединен с первым входом первого триггера, инверсный выход которого подключен к входу начальной установки программного блока и второму входу второго триггера, второй вход первого триггера соединен с управляющей шиной и первым входом элемента ИЛИ, второй вход которого подключен к выходу счетчика импульсов. A known rectangular pulse generator [1], containing a reference frequency generator, the output of which is connected to the first input of the And element, the second input of which is connected to the direct output of the first trigger, and the output is connected to the counting input of the pulse counter, the information inputs of which are connected to the N outputs of the program unit and the output of the pulse counter is connected to the first input of the second trigger, the outputs of which are connected to the output buses, the OR element and the NOT element, the input of which is connected to the output of the OR element and the counter recording input pulses, and the output of the element is NOT connected to the control input of the program unit, the (N + 1) -th output of which is connected to the first input of the first trigger, the inverse output of which is connected to the input of the initial installation of the program unit and the second input of the second trigger, the second input of the first trigger is connected with a control bus and the first input of the OR element, the second input of which is connected to the output of the pulse counter.

Недостатком данного устройства является необходимость большого объема ячеек памяти программного устройства и большая его разрядность в тех случаях, когда необходимо формировать короткие прямоугольные импульсы с большой скважностью их следования. Так при формировании импульсов с постоянной длительностью 1 мкс и с максимальным интервалом между импульсами 100000 мкс необходимо 17- разрядное ПЗУ. The disadvantage of this device is the need for a large volume of memory cells of the software device and its large capacity in cases where it is necessary to form short rectangular pulses with a large duty cycle of their repetition. So, when generating pulses with a constant duration of 1 μs and with a maximum interval between pulses of 100,000 μs, a 17-bit ROM is necessary.

Наиболее близким к предлагаемому является формирователь импульсной последовательности [2] , содержащий генератор опорной частоты, первый счетчик импульсов, разрядные выходы которого соединены с младшими адресными входами блока памяти, один из выходов которого подключен к выходной шине, при этом счетный вход первого счетчика импульсов соединен с входом записи и выходом переполнения второго счетчика импульсов, а выход переполнения первого счетчика импульсов подключен к первому входу элемента ИЛИ, второй вход которого соединен с первой входной шиной, а выход подключен к первому входу триггера, второй вход которого соединен со второй входной шиной, выход триггера подключен к входам предустановки счетчика импульсов, а другие выходы блока памяти соединены с информационными входами второго счетчика импульсов, счетный вход которого подключен к выходу генератора опорной частоты. Closest to the proposed one is a pulse sequence generator [2] containing a reference frequency generator, a first pulse counter, the bit outputs of which are connected to the lower address inputs of the memory unit, one of the outputs of which is connected to the output bus, while the counting input of the first pulse counter is connected to the recording input and the overflow output of the second pulse counter, and the overflow output of the first pulse counter is connected to the first input of the OR element, the second input of which is connected to the first the bus, and the output is connected to the first input of the trigger, the second input of which is connected to the second input bus, the output of the trigger is connected to the preset inputs of the pulse counter, and the other outputs of the memory block are connected to the information inputs of the second pulse counter, the counting input of which is connected to the output of the reference generator frequency.

Недостатком данного устройства, так же как и предыдущего, является необходимость большого объема памяти при формировании коротких прямоугольных импульсов с большой скважностью их следования. The disadvantage of this device, as well as the previous one, is the need for a large amount of memory when forming short rectangular pulses with a large duty cycle.

Задачей настоящего изобретения является создание генератора, лишенного вышеуказанного недостатка и позволяющего формирование коротких прямоугольных импульсов с большой скважностью их следования. The objective of the present invention is to provide a generator that is devoid of the above drawback and allows the formation of short rectangular pulses with high duty cycle.

Поставленная задача решается за счет того, что в формирователь импульсной последовательности, содержащий генератор опорной частоты, первый счетчик импульсов, разрядные выходы которого соединены с адресными входами блока памяти, выходы которого соединены с информационными входами второго счетчика импульсов, элемент ИЛИ, первый вход которого подключен к первой входной шине, введены третий счетчик импульсов и регистр сдвига, причем выход генератора опорной частоты соединен со счетным входом третьего счетчика импульсов и тактовым входом регистра сдвига, выход которого соединен с выходной шиной, второй вход элемента ИЛИ соединен с выходом заема второго счетчика импульсов и входом записи регистра сдвига, а выход - со счетным входом первого счетчика импульсов и входом записи второго счетчика импульсов, счетный вход которого соединен с выходом переноса третьего счетчика импульсов, входы установки в исходное положение регистра сдвига, первого и третьего счетчиков импульсов соединены с первой входной шиной, а вторая входная шина подключена к информационным входам регистра сдвига. The problem is solved due to the fact that the pulse generator, containing the reference frequency generator, has a first pulse counter, the bit outputs of which are connected to the address inputs of the memory block, the outputs of which are connected to the information inputs of the second pulse counter, OR element, the first input of which is connected to the first input bus, introduced a third pulse counter and a shift register, and the output of the reference frequency generator is connected to the counting input of the third pulse counter and the clock input the shift register, the output of which is connected to the output bus, the second input of the OR element is connected to the loan output of the second pulse counter and the input of the shift register record, and the output is connected to the counting input of the first pulse counter and the write input of the second pulse counter, the counting input of which is connected to the transfer output the third pulse counter, the installation inputs to the initial position of the shift register, the first and third pulse counters are connected to the first input bus, and the second input bus is connected to the information inputs of the register with motor.

На чертеже приведена структурная схема формирователя импульсной последовательности, где представлены: 1 - вторая входная шина, 2 - первая входная шина, 3 - генератор опорной частоты, 4 - регистр сдвига, 5 - третий счетчик импульсов, 6 - первый счетчик импульсов, 7- блок памяти, 8 - второй счетчик импульсов, 9 - элемент ИЛИ, 10 - выходная шина. The drawing shows a structural diagram of a pulse shaper, which presents: 1 - second input bus, 2 - first input bus, 3 - reference frequency generator, 4 - shift register, 5 - third pulse counter, 6 - first pulse counter, 7 - block memory, 8 - second pulse counter, 9 - OR element, 10 - output bus.

Разрядные выходы первого счетчика импульсов 6 соединены с адресными входами блока памяти 7, выходы которого соединены с информационными входами второго счетчика импульсов 8, первый вход элемента ИЛИ 9 подключен к первой входной шине 2, выход генератора опорной частоты 3 соединен со счетным входом третьего счетчика импульсов 5 и тактовым входом регистра сдвига 4, выход которого соединен с выходной шиной 10, второй вход элемента ИЛИ 9 соединен с выходом заема второго счетчика импульсов 8 и входом записи регистра сдвига 4, выход элемента ИЛИ 9 соединен со счетным входом первого 6 и входом записи второго 8 счетчика импульсов, счетный вход второго счетчика импульсов 8 соединен с выходом переноса третьего счетчика импульсов 5, входы установки в исходное положение регистра сдвига 4, первого 6 и третьего 5 счетчиков импульсов соединены с первой входной шиной 2, а вторая входная шина 1 подключена к информационным входам регистра сдвига 4. The discharge outputs of the first pulse counter 6 are connected to the address inputs of the memory unit 7, the outputs of which are connected to the information inputs of the second pulse counter 8, the first input of the OR element 9 is connected to the first input bus 2, the output of the reference frequency generator 3 is connected to the counting input of the third pulse counter 5 and the clock input of the shift register 4, the output of which is connected to the output bus 10, the second input of the OR element 9 is connected to the output of the loan of the second pulse counter 8 and the write input of the shift register 4, the output of the OR element 9 is connected nen with the counting input of the first 6 and the recording input of the second 8 pulse counter, the counting input of the second pulse counter 8 is connected to the transfer output of the third pulse counter 5, the installation inputs to the initial position of the shift register 4, the first 6 and third 5 pulse counters are connected to the first input bus 2, and the second input bus 1 is connected to the information inputs of the shift register 4.

Все устройства, входящие в описанную схему, могут быть выполнены на стандартных микросхемах, например серии 561, а блок памяти - на программируемой микросхеме 1623РТ1. All devices included in the described circuit can be performed on standard microcircuits, for example, 561 series, and the memory block can be executed on a 1623РТ1 programmable microcircuit.

Устройство работает следующим образом. The device operates as follows.

В исходном состоянии на первой входной шине 2 присутствует сигнал логической "1", под действием которого запрещается работа первого 6 и третьего 5 счетчиков импульсов и установка их в нулевое состояние, обнуление и запрещение работы регистра сдвига 4, а также происходит запись во второй счетчик 8 первого временного интервала, хранящегося по нулевому адресу блока памяти 7 и определяющего момент появления на выходной шине 10 импульсов после установки на первой входной шине уровня логического "0". Кроме того, на второй входной шине 1 присутствует позиционный код, определяющий вид и длительность выходных импульсов. In the initial state, on the first input bus 2 there is a logical "1" signal, under the action of which the operation of the first 6 and third 5 pulse counters is prohibited and their setting to zero, zeroing and prohibition of the operation of shift register 4, as well as recording to the second counter 8 the first time interval stored at the zero address of the memory block 7 and determining the moment of occurrence of 10 pulses on the output bus after setting the logical “0” level on the first input bus. In addition, on the second input bus 1 there is a positional code that determines the type and duration of the output pulses.

При поступлении на первую входную шину 2 сигнала логического "0" разрешается работа всех счетчиков и регистра сдвига 4, а содержимое первого счетчика 6 по заднему фронту сигнала на его счетном входе увеличивается на единицу. Под действием импульсов с выхода генератора опорной частоты 3 происходит заполнение третьего счетчика 5, на выходе которого присутствуют импульсы с периодом следования T, равным T = M•Tог, где Tог - период следования импульсов опорного генератора 3, а M - емкость третьего счетчика импульсов 5. Эти импульсы поступают на счетный вход второго счетчика импульсов 8.When a logical “0” signal is supplied to the first input bus 2, the operation of all counters and shift register 4 is allowed, and the contents of the first counter 6 along the trailing edge of the signal at its counting input are increased by one. Under the influence of pulses from the output of the reference frequency generator 3, the third counter 5 is filled, at the output of which there are pulses with a repetition period T equal to T = M • T ar , where T ar is the repetition period of the pulses of the reference generator 3, and M is the capacity of the third counter pulses 5. These pulses are fed to the counting input of the second pulse counter 8.

При обнулении второго счетчика импульсов 8 через период времени, равный N0•M•Tог, где N0 - код, хранящийся в блоке памяти по нулевому адресу и переписанный в счетчик 8, на выходе переноса его появляется импульс, под действием которого происходит запись в регистр сдвига кода, присутствующего на его информационных входах (на второй входной шине 1), а в счетчик 8 записывается код, присутствующий на выходе блока памяти 7 по его первому адресу. По заднему фронту этого сигнала содержимое первого счетчика 6 увеличивается на единицу. Под действием импульсов с выхода генератора опорной частоты 3 информация, записанная в регистр сдвига 4 начинает поступать на выходную шину 10. Так, если в регистр сдвига был записан код 00001110, то на выходной шине будет присутствовать импульс с длительностью, равной 3-Tог, а если в регистр сдвига был записан код 10100110, то на выходной шине будет сформирована короткая пачка трех импульсов, длительность первого из которых равна 2•Tог, интервал между первым и вторым равен 2•Tог, длительность второго импульса равна Tог, длительность третьего - Tог, и интервал между вторым и третьим импульсами - Tог.When the second pulse counter 8 is reset after a period of time equal to N 0 • M • T og , where N 0 is the code stored in the memory block at the zero address and copied to the counter 8, a pulse appears at the transfer output, under which the recording in the shift register of the code present on its information inputs (on the second input bus 1), and in the counter 8 is written the code present at the output of the memory unit 7 at its first address. On the trailing edge of this signal, the contents of the first counter 6 are increased by one. Under the influence of pulses from the output of the reference frequency generator 3, the information recorded in the shift register 4 begins to flow on the output bus 10. So, if the code 00001110 was written in the shift register, then a pulse with a duration of 3-T og will be present on the output bus, and if the code 10100110 was written to the shift register, then a short burst of three pulses will be generated on the output bus, the duration of the first of which is 2 • T og , the interval between the first and second is 2 • T og , the duration of the second pulse is T og , duration third - T og and the interval between the second and third pulses is T og .

При обнулении счетчика 8 через промежуток времени T3 = N1•MTог, где N1 - код, записанный в блоке памяти по первому адресу, на выходе переноса второго счетчика появляется импульс, под действием которого происходит запись в регистр сдвига кода, присутствующего на его информационных входах, и процесс формирования импульсов повторяется.When counter 8 is reset after a period of time T 3 = N 1 • MT og , where N 1 is the code recorded in the memory block at the first address, a pulse appears at the transfer output of the second counter, under which the code is written to the shift register its information inputs, and the process of pulse formation is repeated.

В предлагаемом устройстве разрядность ПЗУ не зависит от длительности формируемых импульсов, а определяется лишь шагом перестройки интервала между импульсами и величиной этого интервала, а объем ПЗУ определяется числом формируемых импульсов. In the proposed device, the capacity of the ROM does not depend on the duration of the generated pulses, but is determined only by the step of tuning the interval between pulses and the size of this interval, and the volume of the ROM is determined by the number of generated pulses.

Введение в формирователь третьего счетчика импульсов и регистра сдвига позволило при формировании коротких импульсов с большой скважностью их следования существенно сократить объем программного устройства. The introduction of a third pulse counter and a shift register into the shaper allowed the formation of short pulses with a large duty cycle to significantly reduce the volume of the software device.

Источники информации
1. Авторское свидетельство СССР N 949786, кл. H 03 K 3/72, 1980.Sources of information
1. USSR author's certificate N 949786, cl. H 03 K 3/72, 1980.

2. Авторское свидетельство СССР N 1529421, кл. H 03 K 3/64, 1989. 2. USSR author's certificate N 1529421, cl. H 03 K 3/64, 1989.

Claims (1)

Формирователь импульсной последовательности, содержащий генератор опорной частоты, первый счетчик импульсов, разрядные выходы которого соединены с адресными входами блока памяти, выходы которого соединены с информационными входами второго счетчика импульсов, элемент ИЛИ, первый вход которого подключен к первой входной шине, отличающийся тем, что в него введены третий счетчик импульсов и регистр сдвига, причем выход генератора опорной частоты соединен со счетным входом третьего счетчика импульсов и тактовым входом регистра сдвига, выход которого соединен с выходной шиной, второй вход элемента ИЛИ соединен с выходом заема второго счетчика импульсов и входом записи регистра сдвига, а выход - со счетным входом первого счетчика импульсов и входом записи второго счетчика импульсов, счетный вход которого соединен с выходом переноса третьего счетчика импульсов, входы установки в исходное положение регистра сдвига, первого и третьего счетчиков импульсов соединены с первой входной шиной, а вторая входная шина подключена к информационным входам регистра сдвига. A pulse sequence generator comprising a reference frequency generator, a first pulse counter, the bit outputs of which are connected to the address inputs of a memory block, the outputs of which are connected to the information inputs of the second pulse counter, an OR element, the first input of which is connected to the first input bus, characterized in that a third pulse counter and a shift register are introduced to it, and the output of the reference frequency generator is connected to the counting input of the third pulse counter and the clock input of the shift register, One of which is connected to the output bus, the second input of the OR element is connected to the loan output of the second pulse counter and the input of the shift register record, and the output is connected to the counter input of the first pulse counter and the write input of the second pulse counter, the counting input of which is connected to the transfer output of the third pulse counter , the installation inputs to the initial position of the shift register, the first and third pulse counters are connected to the first input bus, and the second input bus is connected to the information inputs of the shift register.
RU2000108594A 2000-04-05 2000-04-05 Pulse train shaper RU2169988C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2000108594A RU2169988C1 (en) 2000-04-05 2000-04-05 Pulse train shaper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2000108594A RU2169988C1 (en) 2000-04-05 2000-04-05 Pulse train shaper

Publications (1)

Publication Number Publication Date
RU2169988C1 true RU2169988C1 (en) 2001-06-27

Family

ID=20232935

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2000108594A RU2169988C1 (en) 2000-04-05 2000-04-05 Pulse train shaper

Country Status (1)

Country Link
RU (1) RU2169988C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2759439C1 (en) * 2021-02-17 2021-11-12 Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» (ЮЗГУ) (RU) Rectangular pulse generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2759439C1 (en) * 2021-02-17 2021-11-12 Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» (ЮЗГУ) (RU) Rectangular pulse generator

Similar Documents

Publication Publication Date Title
FR2546320A1 (en) DEVICE AND METHOD FOR DATA TRANSFER IN SERIES OF SEVERAL BYTES
RU2169988C1 (en) Pulse train shaper
KR100301367B1 (en) Synchronous Semiconductor Memory Device with Sense Amplifier Control
US5708842A (en) Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external
RU2150783C1 (en) Generator of rectangular pulses
SU1571786A1 (en) Test text transmitter
RU2125341C1 (en) Square-pulse generator
JP3399854B2 (en) Light control drive circuit
SU1037279A1 (en) Differentiating device
SU1202045A1 (en) Delay device
RU2093952C1 (en) Digital circuit for frequency comparison
SU1091159A1 (en) Control device
JPH0645894A (en) Delay pulse generating circuit
SU1042018A1 (en) Control device
RU2006924C1 (en) Device for information input-output
KR100438766B1 (en) Apparatus for generating data masking signal of synchronous dram and its method, especially using data strobe signal
SU1265858A1 (en) Buffer storage
JPS57130135A (en) Timing control circuit
SU1385278A1 (en) Device for delaying square pulses
SU970670A1 (en) Pulse duration discriminator
RU1800595C (en) Multi-channel delayed pulse train generator
JPH045292B2 (en)
SU1270880A1 (en) Square-wave generator
JPS58147878A (en) Ram clearing circuit
SU997240A1 (en) Delay device

Legal Events

Date Code Title Description
PC43 Official registration of the transfer of the exclusive right without contract for inventions

Effective date: 20170403

PD4A Correction of name of patent owner
QB4A Licence on use of patent

Free format text: LICENCE FORMERLY AGREED ON 20180913

Effective date: 20180913

QB4A Licence on use of patent

Free format text: LICENCE FORMERLY AGREED ON 20180914

Effective date: 20180914