RU2160496C2

RU2160496C2 - Modified kalman filter

Info

Publication number: RU2160496C2
Authority: RU
Inventors: А.В. Чернодаров; В.Н. Коврегин; А.А. Горошко
Original assignee: Чернодаров Александр Владимирович
Priority date: 1992-03-19
Filing date: 1992-03-19
Publication date: 2000-12-10

Abstract

FIELD: computer engineering; filtering measurement results. SUBSTANCE: modified Kalman filter has single-pulse generator, clock generator, two subtracters, multiplier, matrix multiplicator, eleven matrix multipliers, eight memory registers, seven blocks of delay elements, two blocks of AND gates, two OR gates, pulse counter, storage unit, four averagers, functional divider, eight adders, and optimal gain computing unit that functions to compute optimal weighting coefficients. . EFFECT: improved precision of filtering pre-averaged measurement results. 2 cl, 2 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано для фильтрации результатов измерений. The invention relates to computer technology and can be used to filter the measurement results.

Известен дискретный фильтр Калмана [1], содержащий последовательно соединенные вычитатель, первый вход которого является входом фильтра, умножитель и сумматор, к второму входу которого подключены вход первого матричного умножителя, и через второй матричный умножитель - выход блока элементов задержки, при этом выход первого матричного умножителя подсоединен к второму входу вычитателя, а выход сумматора - к входу блока элементов задержки. Known discrete Kalman filter [1], containing a series-connected subtracter, the first input of which is a filter input, a multiplier and an adder, the second input of which is connected to the input of the first matrix multiplier, and through the second matrix multiplier is the output of the block of delay elements, while the output of the first matrix the multiplier is connected to the second input of the subtractor, and the output of the adder to the input of the block of delay elements.

Недостаток известного фильтра Калмана - низкая пропускная способность и высокая чувствительность к неточностям статистического описания каналов фильтрации измерений. A disadvantage of the known Kalman filter is its low throughput and high sensitivity to inaccuracies in the statistical description of measurement filtering channels.

Наиболее близким к изобретению является модифицированный фильтр Калмана [2], содержащий последовательно соединенные вычитатель, перемножитель, сумматор, первый регистр памяти и блок элементов задержки, последовательно соединенные первый матричный умножитель, второй регистр памяти, первый блок элементов И и усреднитель, второй матричный умножитель, вход которого подключен к выходу блока элементов задержки, генератор одиночного импульса, генератор тактовых импульсов, счетчик импульсов, элемент ИЛИ, второй блок элементов И, блок памяти, при этом выход генератора одиночного импульса соединен с входом запуска генератора тактовых импульсов и с первым входом элемента ИЛИ, выход генератора тактовых импульсов соединен с входами считывания первого и второго регистров памяти и счетным входом счeтчика импульсов, вход обнуления которого подключен к выходу элемента ИЛИ, выход счетчика импульсов соединен с вторым входом элемента ИЛИ, входом считывания усреднителя, вторым входом первого блока элементов И и с первым входом второго блока элементов И, второй вход которого подсоединен к выходу первого регистра памяти, выход усреднителя соединен с первым входом вычитателя, выход второго матричного умножителя подсоединен к второму входу сумматора и к входу первого матричного умножителя, второй вход вычитателя и первый вход блока памяти являются соответственно первым и вторым входами модифицированного фильтра Калмана, выход первого регистра памяти и выход второго блока элементов И являются соответственно первым и вторым выходами модифицированного фильтра Калмана. Closest to the invention is a modified Kalman filter [2], comprising a series-connected subtractor, a multiplier, an adder, a first memory register and a block of delay elements, a series-connected first matrix multiplier, a second memory register, a first block of AND elements and an averager, a second matrix multiplier, whose input is connected to the output of the block of delay elements, a single pulse generator, a clock pulse generator, a pulse counter, an OR element, a second block of AND elements, a memory block, p In this case, the output of the single pulse generator is connected to the start input of the clock generator and to the first input of the OR element, the output of the clock generator is connected to the read inputs of the first and second memory registers and the counting input of the pulse counter, the zeroing input of which is connected to the output of the OR element, the counter output pulses connected to the second input of the OR element, the read input of the averager, the second input of the first block of AND elements and the first input of the second block of AND elements, the second input of which is connected to the output of the first memory register, the output of the averager is connected to the first input of the subtractor, the output of the second matrix multiplier is connected to the second input of the adder and to the input of the first matrix multiplier, the second input of the subtractor and the first input of the memory block are the first and second inputs of the modified Kalman filter, the output of the first the memory register and the output of the second block of AND elements are respectively the first and second outputs of the modified Kalman filter.

В таком фильтре повышается пропускная способность каналов фильтрации и снижаются требования к виду закона распределения шумов за счет предварительного усреднения измерений. Однако при этом снижается точность получаемых оценок из-за применения неоптимальных по минимуму дисперсии весовых коэффициентов фильтра. In such a filter, the throughput of the filtering channels increases and the requirements for the form of the law of noise distribution are reduced due to preliminary averaging of measurements. However, this reduces the accuracy of the estimates obtained due to the use of filter weights that are not optimal for the minimum dispersion.

3аявляемое изобретение направлено на повышение точности фильтрации в системах связи, радиолокации, навигации и управления, когда темп поступления измерений превышает темп получения оценок состояния, а также при многоуровневой обработке сигналов. The invention is aimed at improving the accuracy of filtering in communication systems, radar, navigation and control, when the rate of receipt of measurements exceeds the rate of obtaining state estimates, as well as in multi-level signal processing.

В модифицированный фильтр Калмана [2], содержащий последовательно соединенные вычитатель, перемножитель, сумматор, первый регистр памяти и блок элементов задержки, последовательно соединенные первый матричный умножитель, второй регистр памяти, первый блок элементов И и усреднитель, второй матричный умножитель, вход которого подключен к выходу блока элементов задержки, генератор одиночного импульса, генератор тактовых импульсов, счетчик импульсов, элемент ИЛИ, второй блок элементов И, блок памяти, при этом выход генератора одиночного импульса соединен с входом запуска генератора тактовых импульсов и с первым входом элемента ИЛИ, выход генератора тактовых импульсов соединен с входами считывания первого и второго регистров памяти и счетным входом счетчика импульсов, вход обнуления которого подключен к выходу элемента ИЛИ, выход счетчика импульсов соединен с вторым входом элемента ИЛИ, входом считывания усреднителя, вторым входом первого блока элементов И и первым входом второго блока элементов И, второй вход которого подсоединен к выходу первого регистра памяти, выход усреднителя соединен с первым входом вычитателя, выход второго матричного умножителя подсоединен к второму входу сумматора и к входу первого матричного умножителя, второй вход вычитателя и первый вход блока памяти являются соответственно первым и вторым входами модифицированного фильтра Калмана, выход первого регистра памяти и выход второго блока элементов И являются соответственно первым и вторым выходами модифицированного фильтра Калмана, введен блок вычисления оптимальных весовых коэффициентов, первый, второй и третий входы которого подключены соответственно к выходу блока памяти, к выходу генератора тактовых импульсов и к выходу счетчика импульсов, при этом счетный вход блока памяти подключен к выходу генератора одиночного импульса, второй вход перемножителя подключен к выходу блока вычисления оптимальных весовых коэффициентов, четвертый вход которого является входом сигнала, пропорционального значению ковариации измерительной системы R (t_j).To a modified Kalman filter [2], containing a series-connected subtractor, multiplier, adder, a first memory register and a block of delay elements, a first matrix multiplier, a second memory register, a first AND block and an averager, and a second matrix multiplier, the input of which is connected to the output of the block of delay elements, a single pulse generator, a clock, pulse counter, an OR element, a second block of AND elements, a memory block, while the output of a single the pulse is connected to the start input of the clock generator and to the first input of the OR element, the output of the clock generator is connected to the read inputs of the first and second memory registers and the counting input of the pulse counter, the zeroing input of which is connected to the output of the OR element, the output of the pulse counter is connected to the second input OR element, an averaging reader input, the second input of the first block of AND elements, and the first input of the second block of AND elements, the second input of which is connected to the output of the first memory register, output the mediator is connected to the first input of the subtractor, the output of the second matrix multiplier is connected to the second input of the adder and to the input of the first matrix multiplier, the second input of the subtractor and the first input of the memory block are the first and second inputs of the modified Kalman filter, the output of the first memory register and the output of the second block of elements And, respectively, are the first and second outputs of the modified Kalman filter, the unit for calculating the optimal weighting coefficients, the first, second and third inputs of which They are connected respectively to the output of the memory block, to the output of the clock pulse generator and to the output of the pulse counter, while the counting input of the memory block is connected to the output of the single pulse generator, the second input of the multiplier is connected to the output of the block for calculating the optimal weight coefficients, the fourth input of which is the signal input proportional to the covariance of the measuring system R (t _j ).

Блок вычисления оптимальных весовых коэффициентов содержит последовательно соединенныe первый регистр памяти, первый усреднитель, функциональный делитель и второй регистр памяти, второй вход которого соединен с вторым входом первого усреднителя и с первым входом первого регистра памяти, последовательно соединенные первый блок элементов задержки, первый матричный умножитель, второй матричный умножитель, первый сумматор, второй сумматор, третий регистр памяти, второй усреднитель и третий сумматор, выход которого соединен с входом функционального делителя, последовательно соединенные третий матричный умножитель, четвертый сумматор и второй блок элементов задержки, выход которого соединен с другим входом четвертого сумматора, последовательно соединенные четвертый матричный умножитель, пятый сумматор, четвертый регистр памяти, третий усреднитель, матричный перемножитель, пятый регистр памяти, вычитатель, элемент ИЛИ, шестой регистр памяти, пятый матричный умножитель и шестой сумматор, другой вход которого подключен к выходу первого матричного умножителя, последовательно соединенные шестой матричный умножитель, седьмой сумматор и третий блок элементов задержки, выход которого соединен с другим входом седьмого сумматора, последовательно соединенные четвертый блок элементов задержки, седьмой матричный умножитель и восьмой матричный умножитель, выход которого соединен с другим входом вычитателя, последовательно соединенные пятый блок элементов задержки и девятый матричный умножитель, выход которого соединен с другим входом пятого сумматора и с входом шестого матричного умножителя, шестой блок элементов задержки, вход которого подключен к выходу первого сумматора, другой вход которого подключен к выходу шестого блока элементов задержки, при этом выход второго регистра памяти соединен с другим входом матричного перемножителя, выход шестого сумматора соединен с вторым входом первого регистра памяти и входом первого блока элементов задержки, входы четвертого матричного умножителя и четвертого блока элементов задержки подключены к выходу шестого регистра памяти, вход пятого блока элементов задержки подключен к выходу пятого сумматора, вход третьего матричного умножителя подключен к выходу четвертого матричного умножителя, второй и третий входы второго сумматора подключены соответственно к выходу четвертого сумматора и к выходу седьмого сумматора, другой вход элемента ИЛИ и другой вход шестого регистра памяти являются соответственно первым и вторым входами блока вычисления оптимальных весовых коэффициентов, другой вход второго усреднителя, другой вход третьего регистра памяти, другие входы четвертого регистра памяти, третьего усреднителя, пятого регистра памяти, второго регистра памяти объединены и являются третьим входом блока вычисления оптимальных весовых коэффициентов, другой вход третьего сумматора является четвертым входом блока вычисления оптимальных весовых коэффициентов, а выход второго регистра памяти является выходом блока вычисления оптимальных весовых коэффициентов. The optimal weighting coefficient calculation unit comprises a first memory register, a first averager, a functional divider and a second memory register, the second input of which is connected to the second input of the first averager and to the first input of the first memory register, the first block of delay elements, the first matrix multiplier connected in series, the second matrix multiplier, the first adder, the second adder, the third memory register, the second averager and the third adder, the output of which is connected to the input function a national divider, sequentially connected a third matrix multiplier, a fourth adder and a second block of delay elements, the output of which is connected to another input of the fourth adder, a series-connected fourth matrix multiplier, a fifth adder, a fourth memory register, a third averager, a matrix multiplier, a fifth memory register, a subtractor , OR element, sixth memory register, fifth matrix multiplier and sixth adder, the other input of which is connected to the output of the first matrix multiplier, the sixth matrix multiplier, the seventh adder and the third block of delay elements, the output of which is connected to the other input of the seventh adder, the fourth block of delay elements, the seventh matrix multiplier and the eighth matrix multiplier, the output of which is connected to the other input of the subtractor, the fifth block in series delay elements and a ninth matrix multiplier, the output of which is connected to another input of the fifth adder and to the input of the sixth matrix multiplier, the sixth block delays, the input of which is connected to the output of the first adder, the other input of which is connected to the output of the sixth block of delay elements, while the output of the second memory register is connected to another input of the matrix multiplier, the output of the sixth adder is connected to the second input of the first memory register and the input of the first block of elements delays, the inputs of the fourth matrix multiplier and the fourth block of delay elements are connected to the output of the sixth memory register, the input of the fifth block of delay elements is connected to the output of the fifth sum the input of the third matrix multiplier is connected to the output of the fourth matrix multiplier, the second and third inputs of the second adder are connected respectively to the output of the fourth adder and to the output of the seventh adder, the other input of the OR element and the other input of the sixth memory register are respectively the first and second inputs of the optimal calculation unit weighting factors, another input of the second averager, another input of the third memory register, other inputs of the fourth memory register, third averager, fifth register amyati, the second memory register are merged and the third input unit for calculating optimal weighting coefficients, the other input of third adder is the fourth input unit for calculating optimal weighting factors and the output of the second memory register is the output of the computing optimal weighting coefficients.

На фиг. 1 представлена функциональная схема модифицированного фильтра Калмана. In FIG. 1 shows a functional diagram of a modified Kalman filter.

На фиг. 2 представлена функциональная схема блока вычисления оптимальных весовых коэффициентов. In FIG. 2 is a functional block diagram of the calculation of the optimal weight coefficients.

Модифицированный фильтр Калмана содержит генератор 1 одиночного импульса, генератор 2 тактовых импульсов, вычитатель 3, перемножитель 4, сумматор 5, первый регистр 6 памяти, блок 7 элементов задержки, первый и второй матричные умножители 8, 9, первый блок 10 элементов И, счетчик 11 импульсов, элемент 12 ИЛИ, усреднитель 13, второй блок 14 элементов И, блок 15 памяти, второй регистр 16 памяти, блок 17 вычисления оптимальных весовых коэффициентов. The modified Kalman filter contains a single pulse generator 1, a clock pulse generator 2, a subtractor 3, a multiplier 4, an adder 5, a first memory register 6, a block of delay elements 7, a first and second matrix multipliers 8, 9, a first block of 10 And elements, a counter 11 pulses, element 12 OR, averager 13, the second block 14 of AND elements, block 15 memory, the second register 16 memory, block 17 calculating the optimal weight coefficients.

Блок вычисления оптимальных весовых коэффициентов содержит первый регистр 18 памяти, первый усреднитель 19, функциональный делитель 20, второй регистр 21 памяти, первый блок 22 элементов задержки, первый и второй матричные умножители 23, 24, первый и второй сумматоры 25, 26, третий регистр памяти 27, второй усреднитель 28, третий сумматор 29, третий матричный умножитель 30, четвертый сумматор 31, второй блок 32 элементов задержки, четвертый матричный умножитель 33, пятый сумматор 34, четвертый регистр 35 памяти, третий усреднитель 36, матричный перемножитель 37, пятый регистр 38 памяти, вычитатель 39, элемент 40 ИЛИ, шестой регистр 41 памяти, пятый матричный умножитель 42, шестой сумматор 43, шестой матричный умножитель 44, седьмой сумматор 45, третий 46 и четвертый 47 блоки элементов задержки, седьмой 48 и восьмой 49 матричные умножители, пятый блок 50 элементов задержки, девятый матричный умножитель 51, шестой блок элементов задержки 52. The optimal weighting coefficient calculation unit contains a first memory register 18, a first averager 19, a functional divider 20, a second memory register 21, a first delay element block 22, a first and second matrix multipliers 23, 24, a first and second adders 25, 26, a third memory register 27, the second averager 28, the third adder 29, the third matrix multiplier 30, the fourth adder 31, the second delay element block 32, the fourth matrix multiplier 33, the fifth adder 34, the fourth memory register 35, the third averager 36, the matrix multiplier 37, fifth memory register 38, subtractor 39, OR element six, memory sixth register 41, fifth matrix multiplier 42, sixth adder 43, sixth matrix multiplier 44, seventh adder 45, third 46 and fourth 47 delay element blocks, seventh 48 and eighth 49 matrix multipliers, a fifth block of delay elements 50, a ninth matrix multiplier 51, a sixth block of delay elements 52.

Вычитатель 3, перемножитель 4, сумматор 5, первый регистр 6 памяти и блок 7 элементов задержки соединены последовательно. Первый матричный умножитель 8, второй регистр 16 памяти, первый блок 10 элементов И и усреднитель 13 также соединены последовательно. Вход второго матричного умножителя 9 подключен к выходу блока 7 элементов задержки. Выход генератора 1 одиночного импульса соединен с входом запуска генератора 2 тактовых импульсов, с первым входом элемента 12 ИЛИ и со счетным входом блока 15 памяти. Выход генератора 2 тактовых импульсов соединен с входами считывания первого 6 и второго 16 регистров памяти и счетным входом счетчика 11 импульсов, вход обнуления которого подключен к выходу элемента 12 ИЛИ. Выход счетчика 11 импульсов соединен с вторым входом элемента 12 ИЛИ, входом считывания усреднителя 13, вторым входом первого блока 10 элементов И и с первым входом второго блока 14 элементов И, второй вход которого подсоединен к выходу первого регистра 6 памяти. Выход усреднителя 13 соединен с первым входом вычитателя 3. Выход второго матричного умножителя 9 подсоединен к второму входу сумматора 5 и к входу первого матричного умножителя 8. Второй вход вычитателя 3 и первый вход блока 15 памяти являются соответственно первым и вторым входами модифицированного фильтра Калмана. Выход первого регистра 6 памяти и выход второго блока 14 элементов И являются соответственно первым и вторым выходами модифицированного фильтра Калмана. Первый, второй и третий входы блока 17 вычисления оптимальных весовых коэффициентов подключены соответственно к выходу блока 15 памяти, к выходу генератора 2 тактовых импульсов и к выходу счетчика 11 импульсов. Второй вход перемножителя 4 подключен к выходу блока 17 вычисления оптимальных весовых коэффициентов, четвертый вход которого является входом сигнала, пропорционального значению ковариации измерительной системы R(t_j).The subtractor 3, the multiplier 4, the adder 5, the first memory register 6 and the block 7 delay elements are connected in series. The first matrix multiplier 8, the second memory register 16, the first block of And elements 10, and the averager 13 are also connected in series. The input of the second matrix multiplier 9 is connected to the output of the block 7 delay elements. The output of the single pulse generator 1 is connected to the start input of the clock generator 2, with the first input of the OR element 12 and with the counting input of the memory unit 15. The output of the clock generator 2 is connected to the read inputs of the first 6 and second 16 memory registers and the counting input of the pulse counter 11, the zeroing input of which is connected to the output of the OR element 12. The output of the pulse counter 11 is connected to the second input of the OR element 12, the read input of the averager 13, the second input of the first block 10 of the AND elements, and the first input of the second block 14 of the AND elements, the second input of which is connected to the output of the first memory register 6. The output of the averager 13 is connected to the first input of the subtractor 3. The output of the second matrix multiplier 9 is connected to the second input of the adder 5 and to the input of the first matrix multiplier 8. The second input of the subtractor 3 and the first input of the memory block 15 are the first and second inputs of the modified Kalman filter, respectively. The output of the first memory register 6 and the output of the second block 14 of AND elements are respectively the first and second outputs of the modified Kalman filter. The first, second and third inputs of the block 17 for calculating the optimal weight coefficients are connected respectively to the output of the block 15 of the memory, to the output of the generator 2 clock pulses and to the output of the counter 11 pulses. The second input of the multiplier 4 is connected to the output of the optimal weight coefficient calculation unit 17, the fourth input of which is a signal input proportional to the covariance value of the measuring system R (t _j ).

Первый регистр 18 памяти, первый усреднитель 19, функциональный делитель 20 и второй регистр 21 памяти, второй вход которого соединен с вторым входом первого усреднителя 19 и с первым входом первого регистра 18 памяти, соединены последовательно. Первый блок 22 элементов задержки, первый и второй матричные умножители 23, 24, первый и второй сумматоры 25, 26, третий регистр 27 памяти, второй усреднитель 28 и третий сумматор 29, выход которого соединен с входом функционального делителя 20, соединены последовательно. Третий матричный умножитель 30, четвертый сумматор 31 и второй блок 32 элементов задержки, выход которого соединен с другим входом четвертого сумматора 31, соединены последовательно. Четвертый матричный умножитель 33, пятый сумматор 34, четвертый регистр 35 памяти, третий усреднитель 36, матричный перемножитель 37, пятый регистр 38 памяти, вычитатель 39, элемент 40 ИЛИ, шестой регистр 41 памяти, пятый матричный умножитель 42 и шестой сумматор 43, другой вход которого подключен к выходу первого матричного умножителя 23, соединены последовательно. Шестой матричный умножитель 44, седьмой сумматор 45 и третий блок 46 элементов задержки, выход которого соединен с другим входом седьмого сумматора 45, соединены последовательно. Четвертый блок 47 элементов задержки, седьмой матричный умножитель 48 и восьмой матричный умножитель 49, выход которого соединен с другим входом вычитателя 39, соединены последовательно. Пятый блок 50 элементов задержки и девятый матричный умножитель 51, выход которого соединен с другим входом пятого сумматора 34 и с входом шестого матричного умножителя 44, соединены последовательно. Вход шестого блока 52 элементов задержки подключен к выходу первого сумматора 25, другой вход которого подключен к выходу шестого блока 52 элементов задержки. Выход второго регистра 21 памяти соединен с другим входом матричного перемножителя 37. Выход шестого сумматора 43 соединен с вторым входом первого регистра 18 памяти и входом первого блока 22 элементов задержки. Входы четвертого матричного умножителя 33 и четвертого блока 47 элементов задержки подключены к выходу шестого регистра 41 памяти. Вход пятого блока 50 элементов задержки подключен к выходу пятого сумматора 34. Вход третьего матричного умножителя 30 подключен к выходу четвертого матричного умножителя 33. Второй и третий входы второго сумматора 26 подключены соответственно к выходу четвертого сумматора 32 и к выходу седьмого сумматора 45. Другой вход элемента 40 ИЛИ, другой вход шестого регистра 41 памяти являются соответственно первым и вторым входами блока 17 вычисления оптимальных весовых коэффициентов. Другой вход второго усреднителя 28, другой вход третьего регистра 27 памяти, другие входы четвертого регистра 35 памяти, третьего усреднителя 36, пятого регистра 38 памяти, второго регистра 21 памяти объединены и являются третьим входом блока 17 вычисления оптимальных весовых коэффициентов. Другой вход третьего сумматора 29 является четвертым входом блока 17 вычисления оптимальных весовых коэффициентов, выход второго регистра 21 памяти является выходом блока 17 вычисления оптимальных весовых коэффициентов. The first memory register 18, the first averager 19, the functional divider 20 and the second memory register 21, the second input of which is connected to the second input of the first averager 19 and to the first input of the first memory register 18, are connected in series. The first block 22 of the delay elements, the first and second matrix multipliers 23, 24, the first and second adders 25, 26, the third memory register 27, the second averager 28 and the third adder 29, the output of which is connected to the input of the functional divider 20, are connected in series. The third matrix multiplier 30, the fourth adder 31 and the second block 32 delay elements, the output of which is connected to another input of the fourth adder 31, are connected in series. The fourth matrix multiplier 33, the fifth adder 34, the fourth memory register 35, the third averager 36, the matrix multiplier 37, the fifth memory register 38, the subtractor 39, the OR element 40, the sixth memory register 41, the fifth matrix multiplier 42 and the sixth adder 43, another input which is connected to the output of the first matrix multiplier 23, are connected in series. The sixth matrix multiplier 44, the seventh adder 45 and the third block 46 delay elements, the output of which is connected to another input of the seventh adder 45, are connected in series. The fourth block 47 of delay elements, the seventh matrix multiplier 48 and the eighth matrix multiplier 49, the output of which is connected to another input of the subtractor 39, are connected in series. The fifth block 50 of the delay elements and the ninth matrix multiplier 51, the output of which is connected to another input of the fifth adder 34 and to the input of the sixth matrix multiplier 44, are connected in series. The input of the sixth block 52 of the delay elements is connected to the output of the first adder 25, the other input of which is connected to the output of the sixth block 52 of the delay elements. The output of the second memory register 21 is connected to another input of the matrix multiplier 37. The output of the sixth adder 43 is connected to the second input of the first memory register 18 and the input of the first delay element block 22. The inputs of the fourth matrix multiplier 33 and the fourth block 47 of delay elements are connected to the output of the sixth memory register 41. The input of the fifth block 50 of the delay elements is connected to the output of the fifth adder 34. The input of the third matrix multiplier 30 is connected to the output of the fourth matrix multiplier 33. The second and third inputs of the second adder 26 are connected respectively to the output of the fourth adder 32 and to the output of the seventh adder 45. Another input of the element 40 OR, the other input of the sixth memory register 41 is respectively the first and second inputs of the optimal weighting coefficient calculating unit 17. The other input of the second averager 28, the other input of the third memory register 27, the other inputs of the fourth memory register 35, the third averager 36, the fifth memory register 38, the second memory register 21 are combined and are the third input of the optimal weight coefficient calculation unit 17. The other input of the third adder 29 is the fourth input of the optimal weight coefficient calculation unit 17, the output of the second memory register 21 is the output of the optimal weight coefficient calculation unit 17.

Модифицированный фильтр Калмана работает следующим образом
На выходе генератора 1 одиночного импульса формируется импульс, являющийся запускающим для устройства. Этот импульс через первый вход, выход элемента 12 ИЛИ поступает на первый вход (вход обнуления) счетчика 11 импульсов, на вход генератора 2 тактовых импульсов, который начинает вырабатывать тактовые импульсы с периодом t_k, соответствующим темпу накопления усредняемых измерений, на второй вход (вход считывания) блока 15 памяти. С выхода блока 15 на первый вход блока 17 вычисления оптимальных весовых коэффициентов происходит считывание сигналов, пропорциональных начальным значениям элементов матрицы ковариации P₀=P(t₀,t₀) ошибок оценивания вектора X параметров состояния измерительной системы. Значения P₀ записываются в блок 15 перед началом работы фильтра. На первый вход вычитателя 3 поступает входной сигнал z(t_j) фильтра

где m - число усредняемых значений входного сигнала;
Z(t_k) - последовательность измерений, усредняемых на передающей стороне, причем t_j=mtk.The modified Kalman filter works as follows
At the output of the generator 1 of a single pulse, a pulse is formed, which is the trigger for the device. This pulse is transmitted through the first input, the output of the OR element 12, to the first input (zeroing input) of the pulse counter 11, to the input of the clock generator 2, which starts to generate clock pulses with a period t _k corresponding to the accumulation rate of the averaged measurements, to the second input (input read) block 15 memory. From the output of block 15 to the first input of optimal weight coefficients calculating block 17, signals are read in proportion to the initial values of the elements of the covariance matrix P ₀ = P (t ₀ , t ₀ ) of the estimation error of the vector X of the state parameters of the measuring system. The values of P _{0 are} recorded in block 15 before starting the filter. The first input of the subtractor 3 receives the input signal z (t _j ) of the filter

where m is the number of averaged values of the input signal;
Z (t _k ) is the sequence of measurements averaged on the transmitting side, and t _j = mtk.

На выходе вычитателя 3 формируется сигнал невязки наблюдения

где

усредненная оценка текущего наблюдения, поступающая на второй вход вычитателя 3 с выхода усреднителя 13 при обнулении счетчика 11;
X(t_k, t_k-1) - экстраполированное на момент времени t_k значениe вектора параметров состояния измерительной системы;
H(t_k) - матрица коэффициентов связи измерения с вектором X параметров состояния.At the output of the subtractor 3, an observation residual signal is generated

Where

averaged assessment of the current observation, arriving at the second input of the subtractor 3 from the output of the averager 13 when resetting the counter 11;
X (t _k , t _k-1 ) is the value of the state vector of the measuring system extrapolated at time t _k ;
H (t _k ) is the matrix of coupling coefficients of the measurement with the state parameter vector X.

Сигнал Δz(tj) невязки поступает с выхода вычитателя 3 на первый вход перемножителя 4. На второй вход перемножителя 4 поступают формируемые в блоке 17 сигналы, пропорциональные оптимальным весовым коэффициентам K(t_j) фильтра на момент времени t_j. Причем коэффициенты K(t_j) корректируются в темпе накопления усредняемых измерений z(t_j) с частотой поступления тактовых импульсов на второй вход блока 17 и выдаются в сформированном виде на выход блока 17 при появлении на его третьем входе разрешающего импульса при обнулении счетчика 11.The residual signal Δz (tj) comes from the output of the subtractor 3 to the first input of the multiplier 4. The signals generated in block 17 are received at the second input of the multiplier 4, which are proportional to the optimal weight coefficients K (t _j ) of the filter at time t _j . Moreover, the coefficients K (t _j ) are adjusted at the rate of accumulation of averaged measurements z (t _j ) with the frequency of arrival of clock pulses at the second input of block 17 and are issued in a formed form to the output of block 17 when a resolving pulse appears at its third input when the counter 11 is reset to zero.

С выхода перемножителя 4 сигнал K(tj)Δz(tj) поступает на первый вход сумматора 5, на второй вход которого с выхода матричного умножителя 9 на каждом такте поступает сигнал, пропорциональный экстраполированному значению вектора параметров состояния измерительной системы. From the output of the multiplier 4, the signal K (tj) Δz (tj) is fed to the first input of the adder 5, the second input of which from the output of the matrix multiplier 9, at each clock cycle, a signal is proportional to the extrapolated value of the vector of the state parameters of the measuring system.

X(t_k, t_k-1)=Ф_кX(t_k-1, t_k-2),
где X(t_k-1, t_k-2) - экстраполированное значение вектора параметров состояния на момент времени (t_k-1);
Ф_к - переходная матрица для вектора параметров состояния. Причем на момент времени t_j экстраполированный сигнал пропорционален величине

где X(tj-m,tj-m) = X(tj-m,tj-2m)+K(tj-m)Δz(tj-m).
В j-й момент времени в сумматоре 5 формируется сигнал X(t_j, t_j), равный
X(tj,tj) = X(tj,tj-m)+K(tj)Δz(tj),
который поступает на вход первого регистра 6 память, считывание информации с которого происходит при появлении на его входе считывания тактового импульса.X (t _k , t _k-1 ) = Ф _to X (t _k-1 , t _k-2 ),
where X (t _k-1 , t _k-2 ) is the extrapolated value of the state parameter vector at time (t _k-1 );
Ф _к - transition matrix for the state parameter vector. Moreover, at time t _{j the} extrapolated signal is proportional to

where X (tj-m, tj-m) = X (tj-m, tj-2m) + K (tj-m) Δz (tj-m).
At the j-th moment of time in the adder 5, a signal X (t _j , t _j ) is formed, equal to
X (tj, tj) = X (tj, tj-m) + K (tj) Δz (tj),
which is fed to the input of the first register 6 is a memory, the reading of information from which occurs when a clock pulse is read at its input.

С выхода первого регистра 6 сигнал X(t_j, t_j) поступает на первый выход устройства, второй вход второго блока 14 элементов И, на выходе которого при обнулении счетчика 11 формируется оценка X(t_j, t_j) на момент времени (t_j), и на вход блока 7 элементов задержки. Сигнал с выхода блока 7 используется для получения во втором матричном умножителе экстраполированного сигнала
X(t_k+1, t_k)=Ф_к+1X(t_k, t_k-1)
В первом матричном умножителе 8 формируется сигнал
Δz(t_k+1), = H(t_k+1)X(t_k+1,t_k),
записываемый затем во второй регистр 16 памяти.From the output of the first register 6, the signal X (t _j , t _j ) is supplied to the first output of the device, the second input of the second block of 14 AND elements, at the output of which, when the counter 11 is reset, an estimate X (t _j , t _j ) is generated at the time (t _j ), and to the input of block 7 delay elements. The signal from the output of block 7 is used to obtain an extrapolated signal in the second matrix multiplier
X (t _{k + 1} , t _k ) = Φ _{k + 1} X (t _k , t _k-1 )
A signal is generated in the first matrix multiplier 8
Δz (t _{k + 1} ), = H (t _k + 1) X (t _{k + 1} , t _k ),
then written to the second memory register 16.

Считывание информации из регистра 16 на первый вход первого блока 10 элементов И происходит при появлении на входе считывания регистра 16 тактового импульса. Блок 10 пропускает информацию на вход усреднителя 13 после подсчета счетчиком 11 m импульсов, когда с его выхода поступает импульс на второй вход блока 10, а сам счетчик 11 обнуляется через элемент 12 ИЛИ. Reading information from the register 16 to the first input of the first block of 10 elements And occurs when a clock pulse appears at the read input of the register 16. Block 10 passes information to the input of the averager 13 after counting by the counter 11 m pulses, when a pulse is received from its output to the second input of block 10, and the counter 11 is reset to zero through the OR element 12.

Блок 17 вычисления оптимальных весовых коэффициентов работает следующим образом. Unit 17 calculates the optimal weighting coefficients works as follows.

Сигналы, пропорциональные значениям ковариаций P(t₀, t₀) ошибок оценивания вектора параметров X состояния измерительной системы, с первого входа блока 17 через второй вход, выход элемента 40 ИЛИ поступают на первый вход шестого регистра 41 памяти. Считывание информации из регистра 41 на входы четвертого 33, пятого 42 матричных умножителей и четвертого блока 47 элементов задержки происходит при появлении на входе считывания регистра 41 тактового импульса. Блок 47 осуществляет задержку на один такт. Сигнал с выхода блока 47 используется для получения в седьмом матричном умножителе 48 сигнала Ф_кP(t_k-1, t_k-2), где P(t_k-1, t_k-2) - экстраполированное значение ковариаций ошибок оценивания на момент времени t_k-1. Сигнал с выхода матричного умножителя 48 поступает на вход восьмого матричного умножителя 49, в котором формируется сигнал экстраполированного значения ковариаций ошибок оценивания на момент времени t_k
P(t_k, t_k-1) = Ф_кP(t_k-1, t_k-2)Ф_к ^Т,
где (T) - символ транспонирования.Signals proportional to the values of the covariances P (t ₀ , t ₀ ) of the estimation error of the vector of parameters X of the state of the measuring system, from the first input of block 17 through the second input, the output of the OR element 40 are fed to the first input of the sixth memory register 41. Reading information from the register 41 to the inputs of the fourth 33, fifth 42 matrix multipliers and the fourth block 47 of delay elements occurs when a clock pulse appears at the read input of the register 41. Block 47 carries out a delay of one clock cycle. The signal from the output of block 47 is used to obtain the signal Ф _to P (t _k-1 , t _k-2 ) in the seventh matrix multiplier 48, where P (t _k-1 , t _k-2 ) is the extrapolated value of the covariance of the estimation errors at the time time t _k-1 . The signal from the output of the matrix multiplier 48 is fed to the input of the eighth matrix multiplier 49, which generates a signal of the extrapolated value of the covariance of the estimation errors at time t _k
P (t _k , t _k-1 ) = Ф _to P (t _k-1 , t _k-2 ) Ф _к ^Т ,
where (T) is the transpose symbol.

Причем на момент времени t_j экстраполированный сигнал ковариации пропорционален величине

где P(t_j-m,t_j-m) = P(t_j-m, t_j-2m) - K(t_j-m) Ã (t_j-m).
Экстраполированные сигналы ковариации P(t_k, t_k-1) поступают на второй вход вычитателя 39, на первый вход которого в момент времени t_j из пятого регистра 38 памяти происходит считывание корректирующего сигнала K(tj(Ã)tj). Причем считывание информации из регистра 38 происходит при появлении на его счетном входе разрешающего импульса с третьего входа блока 17. Таким образом, на выходе вычитателя 39 в моменты времени

формируются экстраполированные значения ковариаций, а в момент времени t_j - скорректированное значение ковариации, равное
P(tj,tj) = P(tj,tj-m)-K(tj)Ã(tj).
которое через первый вход, выход элемента 40 ИЛИ поступает на первый вход шестого регистра 41 памяти.Moreover, at time t _{j the} extrapolated covariance signal is proportional to

where P (t _jm , t _jm ) = P (t _jm , t _j-2m ) - K (t _jm ) Ã (t _jm ).
The extrapolated covariance signals P (t _k , t _k-1 ) are fed to the second input of the subtractor 39, the first input of which at the time t _j from the fifth memory register 38 reads the correction signal K (tj (Ã) tj). Moreover, the reading of information from the register 38 occurs when an enabling pulse appears on its counting input from the third input of block 17. Thus, at the output of the subtractor 39 at time instants

extrapolated covariance values are formed, and at time t _{j the} corrected covariance value equal to
P (tj, tj) = P (tj, tj-m) -K (tj) Ã (tj).
which through the first input, the output of the OR element 40 is supplied to the first input of the sixth memory register 41.

В пятом матричном умножителе 42 в каждый момент времени t_k формируется сигнал поправки P(t_k, t_k-1)H^T(t_k), который поступает на первый вход шестого сумматора 43, на второй вход которого, а также на вход второго матричного умножителя 24 поступает сигнал Ф_кВ(t_k-1), формируемый в первом матричном умножителе 23. Сигнал с выхода шестого сумматора 43, равный
B(t_k)=Ф_кВ(t_k-1)+P(t_k, t_k+1) H^T(t_k)
через вход, выход первого блока 22 элементов задержки поступает на вход первого матричного умножителя 23 и на второй вход первого регистра 18 памяти. Блок 22 осуществляет задержку на один такт. Считывание информации из регистра 18 на первый вход первого усреднителя 19 происходит при появления на входе считывания регистра 18 в момент времени t_j разрешающего импульса с третьего входа блока 17. При появлении данного импульса на счетном входе усреднителя 19 на его выходе формируется сигнал

который поступает на первый вход функционального делителя 20. Во втором матричном умножителе 24 формируется сигнал поправки H(t_k)Ф_КВ(t_k-1), который поступает на первый вход первого сумматора 25, на второй вход которого с выхода шестого блока 52 элементов задержки поступает сигнал C(t_k-1). Сигнал с выхода сумматора 25, равный
C(t_k)=C(t_k-1)+H(t_k)Ф_кВ(t_k-1),
поступает на первый вход второго сумматора 26 и на вход блока 52 элементов задержки. Блок 52 осуществляет задержку на один такт.In the fifth matrix multiplier 42, at each time t _k , a correction signal P (t _k , t _k-1 ) H ^T (t _k ) is generated, which is fed to the first input of the sixth adder 43, to the second input of which, as well as to the input of the second matrix multiplier 24 receives a signal f _to B (t _k-1 ) generated in the first matrix multiplier 23. The signal from the output of the sixth adder 43, equal to
B (t _k ) = Ф _к В (t _k-1 ) + P (t _k , t _{k + 1} ) H ^T (t _k )
through the input, the output of the first block 22 of the delay elements is fed to the input of the first matrix multiplier 23 and to the second input of the first memory register 18. Block 22 carries out a delay of one clock cycle. Reading information from register 18 to the first input of the first averager 19 occurs when an enable pulse from the third input of block 17 appears at the reading input of register 18 at time t _j . When this pulse appears, a signal is generated at the counting input of the averager 19

which goes to the first input of the functional divider 20. In the second matrix multiplier 24, a correction signal H (t _k ) Φ _K B (t _k-1 ) is generated, which goes to the first input of the first adder 25, to the second input of which from the output of the sixth block 52 delay elements receives a signal C (t _k-1 ). The output signal of the adder 25, equal
C (t _k ) = C (t _k-1 ) + H (t _k ) Ф _к В (t _k-1 ),
arrives at the first input of the second adder 26 and at the input of the block 52 delay elements. Block 52 carries out a delay of one clock cycle.

В четвертом матричном умножителе 33 формируется сигнал H(t_k)P(t_k, t_k-1), который поступает на вход третьего матричного умножителя 30 и на первый вход пятого сумматора 34, на второй вход которого, а также на вход шестого матричного умножителя 44 поступает сигнал A(t_k-1)Ф_к ^Т, формируемый в девятом матричном умножителе 51. Сигнал с выхода сумматора 34, равный
A(t_k)=A(t_k-1)Ф_к ^Т+H(t_k)P(t_k, t_k-1)
поступает на первый вход четвертого регистра 35 памяти и через вход, выход пятого блока 50 элементов задержки на вход девятого матричного умножителя 51. Блок 50 осуществляет задержку на один такт. В шестом матричном умножителе 44 формируется сигнал A(t_k-1)Ф_к ^TH^T(t_k), который поступает на первый вход седьмого сумматора 45, на второй вход которого с выхода третьего блока 46 элементов задержки поступает сигнал D(t_k-1). Сигнал с выхода сумматора 45, равный
D(t_k)=D(t_k-1)+A(t_k-1)/ Ф_к ^TH^Т(t_k),
поступает на третий вход второго сумматора 26 и на вход блока 46 элементов задержки. Блок 46 осуществляет задержку на один такт.In the fourth matrix multiplier 33, a signal H (t _k ) P (t _k , t _k-1 ) is generated, which is fed to the input of the third matrix multiplier 30 and to the first input of the fifth adder 34, to the second input of which, as well as to the input of the sixth matrix the multiplier 44 receives a signal A (t _k-1 ) f _to ^T , formed in the ninth matrix multiplier 51. The signal from the output of the adder 34, equal
A (t _k ) = A (t _k-1 ) Ф _к ^Т + H (t _k ) P (t _k , t _k-1 )
arrives at the first input of the fourth memory register 35 and through the input, the output of the fifth block 50 of the delay elements to the input of the ninth matrix multiplier 51. Block 50 carries out a delay of one clock cycle. In the sixth matrix multiplier 44, a signal A (t _{k − 1} ) Φ _k ^T H ^T (t _k ) is generated, which is fed to the first input of the seventh adder 45, to the second input of which the signal D (t _{k -1} ). The signal output from the adder 45 equal to
D (t _k ) = D (t _k-1 ) + A (t _k-1 ) / Ф _к ^T H ^Т (t _k ),
enters the third input of the second adder 26 and the input of the block 46 delay elements. Block 46 carries out a delay of one clock cycle.

В третьем матричном умножителе 30 формируется сигнал поправки H(t_k-1)P(t_k, t_k-1)H^T(t_k), который поступает на первый вход четвертого сумматора 31, на второй вход которого с выхода второго блока 32 элементов задержки поступает сигнал F(t_k-1).In the third matrix multiplier 30, a correction signal H (t _k-1 ) P (t _k , t _k-1 ) H ^T (t _k ) is generated, which is fed to the first input of the fourth adder 31, the second input of which is from the output of the second block 32 delay elements receives a signal F (t _k-1 ).

Сигнал с выхода сумматора 31, равный
F(t_k)=F(t_k-1)+H(t_k)P(t_k, t_k-1) H^T(t_k)
поступает на вход блока 32, осуществляющего задержку на один такт, и на второй вход второго сумматора 26, на выходе которого формируется сигнал
L(t_k=C(t_k)+D(t_k)+F(t_k),
который поступает на первый вход третьего регистра 27 памяти. Считывание информации из регистра 27 на первый вход второго усреднителя 28 происходит при появлении на его счетном входе в момент времени t_j разрешающего импульса с третьего входа блока 17. При появлении данного импульса на втором входе второго усреднителя 28 на его выходе формируется сигнал

который поступает на первый вход третьего сумматора 29, на выходе которого формируется сигнал

где R(t_j) - сигнал ковариации ошибок измерительной системы, поступающий на второй вход сумматора 29 с четвертого входа блока 17 вычисления оптимальных весовых коэффициентов. С выхода сумматора 29 сигнал

поступает на вход функционального делителя 20, на выходе которого формируется сигнал, равный

Сигнал с выхода функционального делителя 20 поступает на первый вход второго регистра 21 памяти. Считывание информации из регистра 21 на выход блока 17 и на второй вход перемножителя 37 происходит при появлении на счетном входе регистра 21 в момент времени t_j разрешающего импульса с третьего входа блока 17. Считывание информации из четвертого регистра 35 памяти на первый вход третьего усреднителя 36 происходит при появлении на счетном входе регистра 35 в момент времени t_j разрешающего импульса на втором входе усреднителя 36, на его выходе формируется сигнал

который поступает на первый вход матричного перемножителя 37, на выходе которого формируется корректирующий сигнал, равный K(tj)Ã(tj), который поступает на первый вход пятого регистра 38 памяти. Таким образом, по сравнению с прототипом предлагаемое устройство обеспечивает повышение точности фильтрации предварительно усредненных измерений путем формирования и применения оптимальных по минимуму дисперсии весовых коэффициентов для получения текущих оценок.The output signal of the adder 31, equal
F (t _k ) = F (t _k-1 ) + H (t _k ) P (t _k , t _k-1 ) H ^T (t _k )
arrives at the input of block 32, which carries out a delay of one clock cycle, and at the second input of the second adder 26, at the output of which a signal is generated
L (t _k = C (t _k ) + D (t _k ) + F (t _k ),
which is fed to the first input of the third register 27 of the memory. Reading information from register 27 to the first input of the second averager 28 occurs when a counting pulse appears on its counting input at time t _j from the third input of block 17. When this pulse appears on the second input of the second averager 28, a signal is generated at its output

which is fed to the first input of the third adder 29, at the output of which a signal is generated

where R (t _j ) is the error covariance signal of the measuring system, supplied to the second input of the adder 29 from the fourth input of the optimal weighting coefficient calculation unit 17. From the output of the adder 29 signal

arrives at the input of the functional divider 20, the output of which forms a signal equal to

The signal from the output of the functional divider 20 is fed to the first input of the second memory register 21. Reading information from the register 21 to the output of block 17 and to the second input of the multiplier 37 occurs when an enable pulse appears on the counting input of register 21 at time t _j from the third input of block 17. Reading information from the fourth memory register 35 to the first input of the third averager 36 occurs when the enable pulse appears at the counting input of the register 35 at time t _j at the second input of the averager 36, a signal is generated at its output

which is fed to the first input of the matrix multiplier 37, at the output of which a correction signal equal to K (tj) Ã (tj) is generated, which is fed to the first input of the fifth memory register 38. Thus, in comparison with the prototype, the proposed device provides an increase in the accuracy of filtering pre-averaged measurements by forming and applying weight dispersion factors that are optimal for minimum dispersion to obtain current estimates.

Claims

1. A modified Kalman filter containing a series-connected subtractor, multiplier, adder, a first memory register and a block of delay elements, a series-connected first matrix multiplier, a second memory register, a first block of AND elements and an averager, a second matrix multiplier, the input of which is connected to the output of the block delays, single pulse generator, clock generator, pulse counter, OR element, second block of AND elements, memory block, while the input of the single pulse generator is connected n with the start input of the clock generator and with the first input of the OR element, the output of the clock generator is connected to the read inputs of the first and second memory registers and the counting input of the pulse counter, the zeroing input of which is connected to the output of the OR element, the output of the pulse counter is connected to the second input of the element OR, the read input of the averager, the second input of the first block of AND elements, and the first input of the second block of AND elements, the second input of which is connected to the output of the first memory register, the output of the averager with It is connected to the first input of the subtractor, the output of the second matrix multiplier is connected to the second input of the adder and to the input of the first matrix multiplier, the second input of the subtractor and the first input of the memory block are the first and second inputs of the modified Kalman filter, the output of the first memory register and the output of the second block of elements are respectively the first and second outputs of the modified Kalman filter, characterized in that the unit for calculating the optimal weighting coefficients is introduced, the first, second and third inputs whose odes are connected respectively to the output of the memory block, to the output of the clock pulse generator and to the output of the pulse counter, while the counting input of the memory block is connected to the output of the single pulse generator, the input of the first matrix multiplier is connected to the output of the first memory register, the second input of the first multiplier is connected to the output of the block for calculating the optimal weight coefficients, the fourth input of which is the input of a signal proportional to the value of the covariance of the measuring system R (tj).

2. The modified Kalman filter according to claim 1, characterized in that the weighting coefficient calculation unit comprises in series a first memory register, a first averager, a functional divider, and a second memory register, the second input of which is connected to the second input of the first averager and the first input of the first register memory, connected in series with the first block of delay elements, the first matrix multiplier, the second matrix multiplier, the first adder, the second adder, the third memory register, the second averager and t the third adder, the output of which is connected to the input of the functional divider, the third matrix multiplier, the fourth adder and the second delay unit, the output of which is connected to the other input of the fourth adder, the fourth matrix multiplier, the fifth adder, the fourth memory register, the third averager, the multiplier, are sequentially connected , fifth memory register, subtractor, OR element, sixth memory register, fifth matrix multiplier and sixth adder, the other input of which is connected to the output of the first matrix of the multiplier, the sixth matrix multiplier, the seventh adder and the third block of delay elements, the output of which is connected to another input of the seventh adder, the fourth delay block, the seventh matrix multiplier and the eighth matrix multiplier, the output of which is connected to the other input of the subtractor, connected in series the fifth block of delay elements and the ninth matrix multiplier, the output of which is connected to another input of the fifth adder and to the input of the sixth matrix multiplier eating, the sixth block of delay elements, the output of which is connected to the output of the first adder, the other input of which is connected to the output of the sixth delay unit, while the output of the second memory register is connected to another input of the multiplier, the output of the sixth adder is connected to the second input of the first memory register and the input of the first block of delay elements, inputs of the fourth matrix multiplier and fourth block of delay elements are connected to the output of the sixth memory register, the input of the fifth block of delay elements is connected to the output of the fifth sum torus, the input of the third matrix multiplier is connected to the output of the fourth matrix multiplier, the second and third inputs of the second adder are connected respectively to the output of the fourth adder and to the output of the seventh adder, another input of the OR element and another input of the sixth memory register are the first and second inputs of the optimal calculation unit weighting factors, another input of the second averager, another input of the third memory register, other inputs of the fourth memory register, third averager, fifth register pa Yachi, the second register are merged and the third input unit for calculating optimal weighting coefficients, the other input of third adder is the fourth input unit for calculating optimal weighting factors and the output of the second memory register is the output of the computing optimal weighting coefficients.