RU2816701C1 - Noise suppression filter - Google Patents

Noise suppression filter Download PDF

Info

Publication number
RU2816701C1
RU2816701C1 RU2023113143A RU2023113143A RU2816701C1 RU 2816701 C1 RU2816701 C1 RU 2816701C1 RU 2023113143 A RU2023113143 A RU 2023113143A RU 2023113143 A RU2023113143 A RU 2023113143A RU 2816701 C1 RU2816701 C1 RU 2816701C1
Authority
RU
Russia
Prior art keywords
inputs
complex
outputs
delay
block
Prior art date
Application number
RU2023113143A
Other languages
Russian (ru)
Inventor
Дмитрий Иванович Попов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет имени В.Ф. Уткина"
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет имени В.Ф. Уткина" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет имени В.Ф. Уткина"
Application granted granted Critical
Publication of RU2816701C1 publication Critical patent/RU2816701C1/en

Links

Images

Abstract

FIELD: radar equipment.
SUBSTANCE: invention can be used in coherent-pulse radar systems for separation of signals of moving targets against background of passive interference with unknown Doppler phase. In the noise suppression filter, the output of the synchronous generator is additionally connected to the synchronous inputs of the delay lines of the third delay unit. Inputs of the noise suppression filter are inputs of the third delay unit, and outputs of the second complex adder.
EFFECT: high efficiency of suppressing passive interference with a priori unknown Doppler phase and selecting signals from moving targets.
1 cl, 9 dwg

Description

Изобретение относится к радиолокационной технике и может быть использовано в когерентно-импульсных радиолокационных системах для выделения сигналов движущихся целей на фоне пассивных помех с неизвестной доплеровской фазой.The invention relates to radar technology and can be used in coherent-pulse radar systems to isolate signals from moving targets against the background of passive interference with an unknown Doppler phase.

Известно радиолокационное устройство для обнаружения движущейся цели [патент Японии №63-49193, МПК G01S 13/52], содержащее последовательно включенные блоки задержки, перемножитель комплексных чисел и вычитатель. Однако это устройство обладает низкой эффективностью выделения сигнала движущейся цели.A radar device for detecting a moving target is known [Japanese patent No. 63-49193, IPC G01S 13/52], containing sequentially connected delay units, a complex number multiplier and a subtractor. However, this device has low efficiency in isolating a moving target signal.

Наиболее близкий к данному изобретению фильтр компенсации помех [патент RU №2758877, МПК G01S 13/524], выбранный в качестве прототипа, содержит весовой блок, блоки задержки и комплексные сумматоры. Однако данное устройство имеет потери в эффективности подавления помех.The noise compensation filter closest to this invention [patent RU No. 2758877, IPC G01S 13/524], selected as a prototype, contains a weighting unit, delay units and complex adders. However, this device suffers from losses in interference suppression efficiency.

Задачей, решаемой в изобретении, является повышение эффективности подавления пассивной помехи и выделения сигналов движущихся целей при обработке сигналов от цели на фоне пассивных помех с априорно неизвестной доплеровской фазой.The problem solved by the invention is to increase the efficiency of suppressing passive interference and isolating signals from moving targets when processing signals from a target against the background of passive interference with an a priori unknown Doppler phase.

Для решения поставленной задачи в фильтр подавления помех, содержащий весовой блок, первый, второй, третий и четвертый блоки задержки, первый и второй комплексные сумматоры и синхрогенератор, введены первый и второй комплексные перемножители и измеритель доплеровской фазы, соединенные между собой определенным образом.To solve the problem, the first and second complex multipliers and a Doppler phase meter, connected to each other in a certain way, are introduced into the interference suppression filter, which contains a weight block, the first, second, third and fourth delay blocks, the first and second complex adders and a clock generator.

Сущность изобретения как технического решения характеризуется совокупностью существенных признаков, изложенных в формуле изобретения и обеспечивающих решение поставленной задачи путем оптимальной и согласованной обработки поступающих импульсов.The essence of the invention as a technical solution is characterized by a set of essential features set out in the claims and providing a solution to the problem through optimal and coordinated processing of incoming pulses.

Технический результат изобретения состоит в повышении эффективности подавления пассивной помехи с априорно неизвестной доплеровской фазой и выделения сигналов движущихся целей.The technical result of the invention is to increase the efficiency of suppressing passive interference with an a priori unknown Doppler phase and identifying signals from moving targets.

На фиг.1 представлена структурная электрическая схема фильтра подавления помех; на фиг.2 - весового блока; на фиг.3 - блока задержки; на фиг.4 - комплексного сумматора; на фиг.5 - комплексного перемножителя; на фиг.6 - измерителя доплеровской фазы; на фиг.7 - блока комплексного сопряжения; на фиг.8 - накопителя; на фиг.9 - блока вычисления модуля.Figure 1 shows a block diagram of an interference suppression filter; figure 2 - weight block; figure 3 - delay block; figure 4 - complex adder; figure 5 - complex multiplier; Fig.6 - Doppler phase meter; Fig.7 - complex interface block; Fig.8 - drive; Fig.9 - module calculation block.

Фильтр подавления помех (фиг.1) содержит весовой блок 1, блоки 2, 4, 7, 8 задержки, комплексные сумматоры 3, 5, синхрогенератор 6, комплексные перемножители 9, 10 и измеритель 11 доплеровской фазы.The noise suppression filter (Fig. 1) contains a weight block 1, delay blocks 2, 4, 7, 8, complex adders 3, 5, a clock generator 6, complex multipliers 9, 10 and a Doppler phase meter 11.

Весовой блок 1 (фиг.2) содержит блок 12 памяти и первый и второй перемножители 13; блоки 2, 4, 7, 8 задержки (фиг.3) содержат первую и вторую линии 14 задержки; первый и второй комплексные сумматоры 3, 5 (фиг.4) содержат первый и второй сумматоры 15; первый, второй и третий комплексные перемножители 9, 10, 20 (фиг.5) содержат два канала (I, II), каждый из которых содержит первый и второй перемножители 16, 17 и сумматор 18; измеритель 11 доплеровской фазы (фиг.6) содержит блок 19 комплексного сопряжения, третий комплексный перемножитель 20 (фиг.5), первый и второй накопители 21, блок 22 вычисления модуля и первый и второй делители 23; блок 19 комплексного сопряжения (фиг.7) содержит инвертор знака 24; первый и второй накопители 21 (фиг.8) содержат n элементов 25 задержки на интервал tд и n сумматоров 26, блок 22 вычисления модуля (фиг.9) содержит первый и второй квадраторы 27, сумматор 28 и блок 29 извлечения квадратного корня.Weight block 1 (Fig. 2) contains a memory block 12 and first and second multipliers 13; delay blocks 2, 4, 7, 8 (Fig. 3) contain first and second delay lines 14; the first and second complex adders 3, 5 (Fig. 4) contain the first and second adders 15; the first, second and third complex multipliers 9, 10, 20 (Fig. 5) contain two channels (I, II), each of which contains the first and second multipliers 16, 17 and an adder 18; Doppler phase meter 11 (Fig. 6) contains a complex conjugation unit 19, a third complex multiplier 20 (Fig. 5), first and second accumulators 21, module calculation unit 22 and first and second dividers 23; complex interface block 19 (Fig. 7) contains a sign inverter 24; the first and second drives 21 (Fig. 8) contain n delay elements 25 for the interval t d and n adders 26, module calculation unit 22 (Fig. 9) contains the first and second quadrators 27, an adder 28 and a square root extraction unit 29.

Фильтр подавления помех может быть осуществлен следующим образом.The interference suppression filter can be implemented as follows.

Поступающие на вход заявляемого устройства (фиг.1) цифровые отсчеты (xkl, ykl) следуют через период повторения T и в каждом элементе разрешения по дальности (кольце дальности) каждого периода повторения образуют последовательность комплексных чиселThe digital samples (x kl , y kl ) arriving at the input of the proposed device (Fig. 1) follow through a repetition period T and in each range resolution element (range ring) of each repetition period they form a sequence of complex numbers

где k - номер текущего периода, l - номер текущего кольца дальности, ϕl - доплеровский сдвиг фазы за период повторения (доплеровская фаза), обычно помехи, ввиду ее значительного превышения над сигналом.where k is the number of the current period, l is the number of the current range ring, ϕ l is the Doppler phase shift over the repetition period (Doppler phase), usually interference, due to its significant excess over the signal.

Цифровые отсчеты в заявляемом устройстве (фиг.1) поступают на соединенные входы третьего блока 7 задержки (фиг.3) на интервал τ и вторые входы измерителя 11 доплеровской фазы (фиг.6). На первые входы измерителя 11 доплеровской фазы поступают отсчеты с выхода первого блока 2 задержки на интервал T-τ. Отсчеты на первых и вторых входах измерителя 11 доплеровской фазы разделены на интервал Т.Digital samples in the inventive device (Fig. 1) are supplied to the connected inputs of the third delay block 7 (Fig. 3) for the interval τ and the second inputs of the Doppler phase meter 11 (Fig. 6). The first inputs of the Doppler phase meter 11 receive samples from the output of the first delay block 2 for the T-τ interval. The readings at the first and second inputs of the Doppler phase meter 11 are divided into the T interval.

Отсчеты с выхода третьего блока 7 задержки поступают на входы весового блока 1, первые входы второго комплексного сумматора 5 и на входы первого блока 2 задержки, с выходов которого отсчеты поступают в каскадно соединенные четвертый блок 8 задержки, первый комплексный перемножитель 9, первый комплексный сумматор 3, второй блок 4 задержки, второй комплексный перемножитель 10 и второй комплексный сумматор 5, выходы которого являются выходами заявляемого устройства. Отсчеты с выходов весового блока 1 поступают на первые входы первого комплексного сумматора 3.Samples from the output of the third delay block 7 are supplied to the inputs of the weight block 1, the first inputs of the second complex adder 5 and to the inputs of the first delay block 2, from the outputs of which the samples are supplied to the cascaded fourth delay block 8, the first complex multiplier 9, the first complex adder 3 , a second delay block 4, a second complex multiplier 10 and a second complex adder 5, the outputs of which are the outputs of the inventive device. Readings from the outputs of weight block 1 are sent to the first inputs of the first complex adder 3.

В инверторе знака 24 (фиг.7) блока 19 комплексного сопряжения измерителя 11 (фиг.6) происходит инвертирование знака мнимых проекций задержанных отсчетов. В третьем комплексном перемножителе 20 осуществляется перемножение соответствующих комплексных чисел, реализуемое путем операций с проекциями этих чисел в соответствии с фиг.5 и приводящее к образованию величинIn the sign inverter 24 (Fig. 7) of the block 19 of the complex interface of the meter 11 (Fig. 6), the sign of the imaginary projections of the delayed samples is inverted. In the third complex multiplier 20, the corresponding complex numbers are multiplied, implemented by operations with the projections of these numbers in accordance with Fig. 5 and leading to the formation of the quantities

В накопителях 21 (фиг.6) с помощью элементов 25 задержки и сумматоров 26 (фиг.8) осуществляется скользящее вдоль дальности в каждом периоде повторения суммирование проекций Re Xkl и ImXkl с n+1 смежных элементов разрешения по дальности временнóго строба, кроме элемента с номером n/2+1, для чего выходные величины элемента 25 задержки с номером n/2 поступают только на последующий элемент 25 задержки (фиг.8). В результате накопления образуются величиныIn drives 21 (Fig. 6), with the help of delay elements 25 and adders 26 (Fig. 8), the summation of the projections Re X kl and ImX kl with n+1 adjacent resolution elements along the range of the time strobe is carried out sliding along the range in each repetition period, except element with number n/2+1, for which the output values of delay element 25 with number n/2 are supplied only to the subsequent delay element 25 (Fig. 8). As a result of accumulation, quantities are formed

где - оценка доплеровского сдвига фазы помехи за период повторения, усредненная по n смежным элементам разрешения по дальности.Where - estimate of the Doppler phase shift of the interference over the repetition period, averaged over n adjacent range resolution elements.

В блоке 22 вычисления модуля (фиг.9) определяются величины а затем на выходах делителей 23 (фиг.6) - величины поступающие на вторые входы первого и второго комплексных перемножителей 9, 10. Накопление n отсчетов обеспечивает высокоточное измерение величины In module calculation block 22 (Fig.9) the values are determined and then at the outputs of dividers 23 (Fig. 6) - the values arriving at the second inputs of the first and second complex multipliers 9, 10. The accumulation of n samples provides a highly accurate measurement of the quantity

В весовом блоке 1 (фиг.2) происходит взвешивание поступающих отсчетов весовым коэффициентом g=-2, хранящимся в блоке 12 памяти.In weight block 1 (Fig. 2), incoming samples are weighed by a weight coefficient g=-2, stored in memory block 12.

Четвертый блок 8 задержки на интервал х совместно с первым блоком 2 задержки на интервал Т-τ образуют результирующую задержку на интервал Т. Во втором блоке 4 задержки осуществляется задержка на интервал T.The fourth delay block 8 for the interval x together with the first delay block 2 for the interval T-τ form the resulting delay for the interval T. In the second delay block 4 there is a delay for the interval T.

В результате на входы комплексных сумматоров 3 и 5 отсчеты поступают синхронно. С учетом комплексного перемножения с величиной задержанных отсчетов и синфазных суммирований в комплексных сумматорах 3, 5 на выходе комплексного сумматора 5 отсчеты остатков помехи имеют видAs a result, samples are received synchronously at the inputs of complex adders 3 and 5. Taking into account complex multiplication with the quantity delayed samples and in-phase summations in complex adders 3, 5, at the output of complex adder 5, samples of the remaining interference have the form

Двумерный поворот задержанных отсчетов в первом и втором комплексных перемножителях 9, 10 на угол обеспечивает необходимую для компенсации помехи синфазность суммируемых отсчетов. Отсчеты сигнала от движущейся цели из-за сохранения доплеровских сдвигов фазы не подавляются.Two-dimensional rotation of delayed samples in the first and second complex multipliers 9, 10 by angle provides the in-phase consistency of the summed samples necessary to compensate for interference. Signal samples from a moving target are not suppressed due to the preservation of Doppler phase shifts.

Введение третьего блока 7 задержки на интервал τ обеспечивает соответствие оценок среднему элементу обучающей выборки, исключенному в накопителях 21 (фиг.8). Величина т определяется выражением где tв - время вычисления оценки n - количество элементов обучающей выборки, tд - интервал (период) временнóй дискретизации.The introduction of the third delay block 7 for the interval τ ensures consistency of estimates the average element of the training set excluded in accumulators 21 (Fig. 8). The value of m is determined by the expression where t in is the time of calculating the estimate n is the number of elements of the training sample, t d is the interval (period) of time sampling.

При этом достигается соответствие вводимой в первый и второй комплексные перемножители 9, 10 оценки среднему элементу, исключенному из обучающей выборки. Тогда в случае сигнала, соизмеримого по величине с помехой, или разрывной помехи при компенсации отсчетов помехи с элемента разрешения, содержащего сигнал, исключается возможность ослабления или подавления сигнала за счет его влияния на используемые оценки. Кроме того, уменьшаются ошибки за счет рассогласования оцениваемой и действительной величинами доплеровской фазы помехи.In this case, the correspondence of the estimates entered into the first and second complex factors 9, 10 is achieved the middle element excluded from the training set. Then, in the case of a signal comparable in magnitude to the interference, or discontinuous interference, when compensating for interference samples from the resolution element containing the signal, the possibility of attenuation or suppression of the signal due to its influence on the estimates used is eliminated. In addition, errors are reduced due to the mismatch between the estimated and actual values of the Doppler phase of the interference.

Синхронизация фильтра подавления помех осуществляется подачей на все блоки заявляемого устройства последовательности синхронизирующих импульсов от синхрогенератора 6 (фиг.1).Synchronization of the noise suppression filter is carried out by supplying all blocks of the inventive device with a sequence of synchronizing pulses from the clock generator 6 (Fig. 1).

Достигаемый технический результат состоит в повышении эффективности компенсации пассивной помехи с априорно неизвестной доплеровской фазой и выделения сигналов движущихся целей, что обеспечивается синфазностью суммируемых отсчетов, повышением точности оценивания доплеровской фазы помехи и уменьшением рассогласования между получаемыми усреднением отсчетов обучающей выборки оценками и отсчетами, соответствующими среднему элементу обучающей выборки.The achieved technical result consists in increasing the efficiency of compensation for passive interference with an a priori unknown Doppler phase and isolating signals from moving targets, which is ensured by the in-phase of the summed samples, increasing the accuracy of estimating the Doppler phase of interference and reducing the mismatch between the estimates obtained by averaging the samples of the training sample and the samples corresponding to the average element of the training sample. samples.

Таким образом, фильтр подавления помех позволяет повысить эффективность компенсации пассивной помехи и выделения сигналов движущихся целей на фоне пассивных помех с априорно неизвестной доплеровской фазой.Thus, the interference suppression filter makes it possible to increase the efficiency of compensation for passive interference and the selection of signals from moving targets against the background of passive interference with an a priori unknown Doppler phase.

Claims (1)

Фильтр подавления помех, содержащий весовой блок, первый блок задержки, первый комплексный сумматор, второй блок задержки, второй комплексный сумматор, синхрогенератор, третий блок задержки, содержащий линии задержки, четвертый блок задержки, первый комплексный перемножитель, второй комплексный перемножитель и измеритель доплеровской фазы, при этом входы первого блока задержки соединены с входами весового блока и первыми входами второго комплексного сумматора, выходы весового блока соединены с первыми входами первого комплексного сумматора, выходы которого соединены с входами второго блока задержки, выходы третьего блока задержки соединены с входами первого блока задержки, выходы которого соединены с входами четвертого блока задержки, выходы четвертого блока задержки соединены с первыми входами первого комплексного перемножителя, выходы которого соединены со вторыми входами первого комплексного сумматора, выходы второго блока задержки соединены с первыми входами второго комплексного перемножителя, выходы которого соединены со вторыми входами второго комплексного сумматора, выходы первого блока задержки соединены с первыми входами измерителя доплеровской фазы, входы третьего блока задержки соединены со вторыми входами измерителя доплеровской фазы, выходы которого соединены со вторыми входами первого и второго комплексных перемножителей, выход синхрогенератора соединен с синхровходами весового блока, первого блока задержки, первого комплексного сумматора, второго блока задержки, второго комплексного сумматора, четвертого блока задержки, первого комплексного перемножителя, второго комплексного перемножителя и измерителя доплеровской фазы, отличающийся тем, что выход синхрогенератора соединен с синхровходами линий задержек, причем входами фильтра подавления помех являются входы третьего блока задержки, а выходами - выходы второго комплексного сумматора.An interference suppression filter comprising a weighting block, a first delay block, a first complex adder, a second delay block, a second complex adder, a clock generator, a third delay block containing delay lines, a fourth delay block, a first complex multiplier, a second complex multiplier and a Doppler phase meter, in this case, the inputs of the first delay block are connected to the inputs of the weight block and the first inputs of the second complex adder, the outputs of the weight block are connected to the first inputs of the first complex adder, the outputs of which are connected to the inputs of the second delay block, the outputs of the third delay block are connected to the inputs of the first delay block, the outputs which are connected to the inputs of the fourth delay block, the outputs of the fourth delay block are connected to the first inputs of the first complex multiplier, the outputs of which are connected to the second inputs of the first complex adder, the outputs of the second delay block are connected to the first inputs of the second complex multiplier, the outputs of which are connected to the second inputs of the second complex adder, the outputs of the first delay block are connected to the first inputs of the Doppler phase meter, the inputs of the third delay block are connected to the second inputs of the Doppler phase meter, the outputs of which are connected to the second inputs of the first and second complex multipliers, the output of the clock generator is connected to the clock inputs of the weight block, the first delay block, a first complex adder, a second delay block, a second complex adder, a fourth delay block, a first complex multiplier, a second complex multiplier and a Doppler phase meter, characterized in that the output of the clock generator is connected to the clock inputs of the delay lines, and the inputs of the noise suppression filter are the inputs of the third delay block , and the outputs are the outputs of the second complex adder.
RU2023113143A 2023-05-19 Noise suppression filter RU2816701C1 (en)

Publications (1)

Publication Number Publication Date
RU2816701C1 true RU2816701C1 (en) 2024-04-03

Family

ID=

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998002983A1 (en) * 1996-07-12 1998-01-22 Eatwell Graham P Low delay noise reduction filter
WO2003056711A1 (en) * 2001-12-26 2003-07-10 Kabushiki Kaisha Toyota Jidoshokki Noise filter circuit
RU2413237C1 (en) * 2009-07-20 2011-02-27 Открытое акционерное общество "Научно-исследовательский институт измерительных приборов" (ОАО "НИИИП") Interference suppression method
US10097222B2 (en) * 2016-10-28 2018-10-09 Tektronix, Inc. Variable passive network noise filter for noise reduction
RU2758877C1 (en) * 2021-03-23 2021-11-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет имени В.Ф. Уткина" Interference compensation filter
RU215730U1 (en) * 2022-05-11 2022-12-23 Федеральное государственное автономное образовательное учреждение высшего образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" Interference suppression device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998002983A1 (en) * 1996-07-12 1998-01-22 Eatwell Graham P Low delay noise reduction filter
WO2003056711A1 (en) * 2001-12-26 2003-07-10 Kabushiki Kaisha Toyota Jidoshokki Noise filter circuit
RU2413237C1 (en) * 2009-07-20 2011-02-27 Открытое акционерное общество "Научно-исследовательский институт измерительных приборов" (ОАО "НИИИП") Interference suppression method
US10097222B2 (en) * 2016-10-28 2018-10-09 Tektronix, Inc. Variable passive network noise filter for noise reduction
RU2758877C1 (en) * 2021-03-23 2021-11-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет имени В.Ф. Уткина" Interference compensation filter
RU215730U1 (en) * 2022-05-11 2022-12-23 Федеральное государственное автономное образовательное учреждение высшего образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" Interference suppression device

Similar Documents

Publication Publication Date Title
RU2634190C1 (en) Interference rejecting counter
RU2674468C1 (en) Interference rejection filter
RU161949U1 (en) COMPUTER FOR AUTO COMPENSATION OF SHIFT PHASE SHIFTS
RU2816701C1 (en) Noise suppression filter
RU2817088C1 (en) Interference compensation filter
RU2817398C1 (en) Noise rejection filter
RU2813226C1 (en) Notch filter
RU2819292C1 (en) Passive jamming rejector computer
RU2819294C1 (en) Interference suppression computer
RU222252U1 (en) INTERFERENCE SUPPRESSION FILTER
RU2660803C1 (en) Filter of noise notching
RU224808U1 (en) COMPUTER FOR PASSIVE INTERFERENCE SUPPRESSION
RU222210U1 (en) INTERFERENCE FILTER
RU222257U1 (en) COMPUTER FOR INTERFERENCE REJECTION
RU2809737C1 (en) Computing device for interference rejection
RU222250U1 (en) INTERFERENCE FILTER
RU2814973C1 (en) Computer-compensator of passive interference
RU222251U1 (en) INTERFERENCE COMPENSATION FILTER
RU222510U1 (en) COMPUTER FOR PASSIVE INTERFERENCE REJECTION
RU2802738C1 (en) Computer-compensator of passive interference
RU2803419C1 (en) Interference rejection computer
RU2803526C1 (en) Computer for interference suppression
RU222245U1 (en) INTERFERENCE COMPENSATION COMPUTER
RU2799482C1 (en) Computer for interference compensation
RU184016U1 (en) INTERFERENCE COMPENSATION COMPUTER