RU2159504C2 - Threshold gate which weights are set using binary signals - Google Patents
Threshold gate which weights are set using binary signals Download PDFInfo
- Publication number
- RU2159504C2 RU2159504C2 RU99104047A RU99104047A RU2159504C2 RU 2159504 C2 RU2159504 C2 RU 2159504C2 RU 99104047 A RU99104047 A RU 99104047A RU 99104047 A RU99104047 A RU 99104047A RU 2159504 C2 RU2159504 C2 RU 2159504C2
- Authority
- RU
- Russia
- Prior art keywords
- binary
- weight
- inputs
- threshold
- zero
- Prior art date
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
Description
Изобретение относится к области вычислительной техники и бионики, может быть использовано в качестве настраиваемого модуля для управляющих логических устройств, а также в качестве базисного элемента искусственных нейронных сетей. The invention relates to the field of computer engineering and bionics, can be used as a custom module for control logic devices, and also as a basic element of artificial neural networks.
Известны пороговые элементы, использующие различные физические элементы и законы для запоминания весов и порога [1, 2]. Threshold elements are known that use various physical elements and laws to memorize weights and thresholds [1, 2].
Недостатками этих устройств являются невысокие функциональные возможности, низкая помехоустойчивость, высокая сложность схемы изменения весов и порога. The disadvantages of these devices are low functionality, low noise immunity, high complexity of the scheme for changing weights and thresholds.
Наиболее близким к изобретению является устройство для моделирования нейрона, содержащее n входов, связанных с входами n блоков модификации весов, выходы которых подключены к суммирующим входам линейного сумматора, выход которого соединен со схемой сравнения [3]. Closest to the invention is a device for modeling a neuron containing n inputs connected to the inputs of n blocks of modification of weights, the outputs of which are connected to the summing inputs of a linear adder, the output of which is connected to a comparison circuit [3].
Основными недостатками этого устройства являются невысокое быстродействие и сложность управления, связанные с многотактовым режимом работы используемых логических элементов. The main disadvantages of this device are the low speed and complexity of control associated with multi-cycle operation of the used logic elements.
Технической задачей изобретения является расширение функциональных возможностей порогового элемента с установкой весов двоичными сигналами при минимальной его сложности и максимальной скорости установки весов, за счет создания нового механизма модификации его весов в процессе работы с помощью управляющих двоичных сигналов. An object of the invention is to expand the functionality of a threshold element with setting weights with binary signals at its minimum complexity and maximum speed of setting weights, by creating a new mechanism for modifying its weights during operation using control binary signals.
Поставленная задача достигается тем, что в пороговый элемент с установкой весов двоичными сигналами, содержащий n входов, связанных с входами n блоков модификации весов, выходы которых подключены к суммирующим входам первого линейного сумматора, выход которого соединен со схемой сравнения, при этом блоки модификации весов содержат двоичные элементы памяти, схему умножения, второй линейный сумматор, выход которого соединен с первым входом схемы умножения, второй вход которой является одним из n входов 1i (i=1...n) порогового элемента с установкой весов двоичными сигналами, а полученные произведения с блоков модификации весов поступают на суммирующие входы первого линейного сумматора, введены дополнительно в блоки модификации k управляющих входов, при этом в блоки модификации весов введены k преобразователей двоичного сигнала, позволяющие формировать положительное или отрицательное значение веса, а двоичные элементы памяти выполнены в виде k двоичных элементов памяти, в которых происходит запоминание двоичных сигналов, поступающих на k управляющие входы блоков модификации весов, при этом k выходов двоичных элементов памяти соединены с входами k преобразователей двоичного сигнала, выходы которых соединены с k суммирующими входами второго линейного сумматора, а схема сравнения выполнена в виде схемы сравнения с нулем.The problem is achieved in that in the threshold element with the installation of scales by binary signals, containing n inputs associated with the inputs of n blocks of modification of the scales, the outputs of which are connected to the summing inputs of the first linear adder, the output of which is connected to the comparison circuit, while the modification blocks of the scales contain binary memory elements, a multiplication circuit, a second linear adder, the output of which is connected to the first input of the multiplication circuit, the second input of which is one of n inputs 1 i (i = 1 ... n) of the threshold element with setting of the weights with binary signals, and the resulting products from the weight modification blocks are fed to the summing inputs of the first linear adder, they are additionally introduced into the k control input modification blocks, while k binary signal converters are introduced into the weight modification blocks, which make it possible to form a positive or negative weight value, and binary memory elements are made in the form of k binary memory elements, in which the binary signals entering the k control inputs of the modification blocks are stored AIAM, wherein k binary elements memory outputs are connected to inputs k binary signal converters whose outputs are connected to inputs of the second summing k of the linear combiner, and the comparison circuit is configured as a comparison circuit with zero.
Сущность изобретения поясняется чертежами. The invention is illustrated by drawings.
На фиг. 1 приведена схема порогового элемента с установкой весов двоичными сигналами; на фиг. 2 приведена схема блоков 21,...,2n модификации весов.In FIG. 1 shows a diagram of a threshold element with setting weights with binary signals; in FIG. 2 is a diagram of blocks 2 1 , ..., 2 n modification of the balance.
Устройство (фиг. 1) содержит: n входов 1i,...,1n, n блоков модификации весов 21,...,2n, первый линейный сумматор 3, схему сравнения с нулем 4.The device (Fig. 1) contains:
Блоки 21,...,2n модификации весов (фиг. 2) содержат k управляющих входа 51, ...,5k, k двoичныx элементoв памяти 61,...,6k, k преобразователей двоичного сигнала 71,...,7k, второй линейный сумматор 8, схему умножения 9.Blocks 2 1 , ..., 2 n modification of the balance (Fig. 2) contain k control inputs 5 1 , ..., 5 k , k binary memory elements 6 1 , ..., 6 k , k binary signal converters 7 1 , ..., 7 k , second
Устройство работает следующим образом. При поступлении двоичных сигналов в базисе (0, 1) на k управляющих входов 51,...,5k блоков 21,...,2n модификации весов происходит их запоминание в k двоичных элементах памяти 61,..., 6k, а затем преобразование из базиса (0, 1) в базис (-1, 1) помощью k преобразователей двоичного сигнала 71,...,7k, позволяющих формировать положительные или отрицательные значения веса. Полученные, в результате этого преобразования, двоичные сигналы поступают на второй линейный сумматор 8, образующий на своем выходе натуральное значение формируемого веса wi(i=1...n). Это значение подается на один из двух входов схемы умножения 9, на второй вход схемы умножения 9 поступает входной сигнал xi в базисе (0, 1). Функцию порога может выполнять любой вес порогового элемента с установкой весов двоичными элементами, если на вход, соответствующий этому весу поступает постоянное значение входного сигнала xi = 1. Полученные произведения с выходов блоков 21, . ..,2n формирования весов поступают на входы сумматора 3, образующим на своем выходе взвешенную сумму (x1w1+...+xnwn). Эта сумма подается на вход схемы сравнения с нулем 4. Если значение выхода первого линейного сумматора 3 больше нуля, то на выходе схемы сравнения с нулем 4 формируется двоичный сигнал 1, если значение выхода первого линейного сумматора 3 равно нулю или отрицательно, то на выходе схемы сравнения с нулем 4 формируется двоичный сигнал 0.The device operates as follows. When binary signals in the basis (0, 1) arrive at k control inputs 5 1 , ..., 5 k blocks 2 1 , ..., 2 n of the modification of the weights, they are stored in k binary memory elements 6 1 , ... , 6 k , and then conversion from the basis (0, 1) to the basis (-1, 1) with the help of k binary signal converters 7 1 , ..., 7 k , which allow generating positive or negative weight values. The binary signals obtained as a result of this conversion are fed to the second
Таким образом, пороговый элемент с установкой весов двоичными сигналами, применяя аналоговые операции умножения, суммирования и сравнения с нулем, позволяет выполнять необходимые изменения весов и порога с необходимым уровнем дискретности и максимальным быстродействием, используя для этого управляющие двоичные сигналы, что расширяет функциональные возможности порогового элемента с установкой весов двоичными сигналами и открывает возможности создания настраиваемых логических сетей, в которых управляющие двоичные сигналы для изменения весов и порога могут вырабатываться как самим пороговым элементом с установкой весов двоичными сигналами, так и другими пороговыми элементами с установкой весов двоичными сигналами. Кроме этого, открывается возможность повышения надежности работы порогового элемента с установкой весов двоичными сигналами за счет увеличения числа двоичных элементов памяти, определяющего максимальное значение соответствующего веса wi.Thus, the threshold element with setting weights by binary signals, using the analog operations of multiplying, summing and comparing with zero, allows you to make the necessary changes to the weights and threshold with the necessary level of discreteness and maximum speed, using control binary signals for this, which extends the functionality of the threshold element with the installation of scales by binary signals and opens up the possibility of creating customizable logical networks in which control binary signals for changing Nia weights and threshold can be produced both by the threshold setting element with weights binary signals and the other threshold elements with installation weights binary signals. In addition, it opens the possibility of increasing the reliability of the threshold element with setting weights with binary signals by increasing the number of binary memory elements that determines the maximum value of the corresponding weight w i .
ИСТОЧНИКИ ИНФОРМАЦИИ
1. Левченко Е.Б. Искусственные нейронные сети: элементы и архитектуры. В кн. Нейрокомпьютер как основа мыслящих ЭВМ. М.: Наука, 1993, 239 с.SOURCES OF INFORMATION
1. Levchenko E.B. Artificial neural networks: elements and architectures. In the book. Neurocomputer as the basis of thinking computers. M .: Nauka, 1993, 239 p.
2. Вавилов Е.Н., Егоров Б.М., Ланцев B.C., Тоценко В.Г. Синтез схем на пороговых элементах. М.: Советское радио, 1970, с. 367. 2. Vavilov E.N., Egorov B.M., Lantsev B.C., Totsenko V.G. Synthesis of schemes on threshold elements. M .: Soviet radio, 1970, p. 367.
3. А.С. 1479944, СССР, МКИ G 06 G 7/60. Устройство для моделирования нейрона /А.В. Каляев, Ю.Ю. Чернухин, Ю.А. Брюхомицкий и Г.А. Галуев. Опубл. в Б.И. 1989, N 18 (прототип). 3. A.S. 1479944, USSR, MKI G 06 G 7/60. Device for modeling a neuron / A.V. Kalyaev, Yu.Yu. Chernukhin, Yu.A. Bryukhomitsky and G.A. Galuev. Publ. in B.I. 1989, N 18 (prototype).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU99104047A RU2159504C2 (en) | 1999-02-25 | 1999-02-25 | Threshold gate which weights are set using binary signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU99104047A RU2159504C2 (en) | 1999-02-25 | 1999-02-25 | Threshold gate which weights are set using binary signals |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2159504C2 true RU2159504C2 (en) | 2000-11-20 |
RU99104047A RU99104047A (en) | 2000-12-27 |
Family
ID=20216534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU99104047A RU2159504C2 (en) | 1999-02-25 | 1999-02-25 | Threshold gate which weights are set using binary signals |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2159504C2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2727145C1 (en) * | 2020-03-03 | 2020-07-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Current threshold ternary element “minimum” |
-
1999
- 1999-02-25 RU RU99104047A patent/RU2159504C2/en active
Non-Patent Citations (1)
Title |
---|
ВАВИЛОВ Е.Н. и др. Синтез схем на пороговых элементах. /Под ред. Вавилова Е.Н. - М.: Советское радио, 1970, с. 102, рис.2.1. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2727145C1 (en) * | 2020-03-03 | 2020-07-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Current threshold ternary element “minimum” |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111448573B (en) | System and method for mixed signal computation | |
Hikawa | Frequency-based multilayer neural network with on-chip learning and enhanced neuron characteristics | |
KR101790909B1 (en) | Method and apparatus for producing programmable probability distribution function of pseudo-random numbers | |
US5615305A (en) | Neural processor element | |
Torresen | A dynamic fitness function applied to improve the generalisation when evolving a signal processing hardware architecture | |
RU2159504C2 (en) | Threshold gate which weights are set using binary signals | |
Maya et al. | Compact spiking neural network implementation in FPGA | |
Torresen | Two-step incremental evolution of a prosthetic hand controller based on digital logic gates | |
Beiu et al. | Optimal mapping of neural networks onto FPGAs: A new constructive algorithm | |
SU734798A1 (en) | Muscle model | |
Hikawa | Multilayer neural network with on‐chip learning based on frequency‐modulated pulse signals and voting neurons | |
SU1128263A1 (en) | Device for calculating boolean derivatives | |
RU2115951C1 (en) | Walsh function generator | |
RU2059290C1 (en) | Device for neuron modeling | |
SU1462306A1 (en) | S-th adder | |
SU619933A1 (en) | Neuron simulating device | |
Tørresen | Evolving both Hardware Subsystems and the Selection of Variants of such into an Assembled System. | |
SU834889A1 (en) | Code-to-frequency converter | |
SU1076909A1 (en) | Device for analysing routes in graphs | |
Matsubara et al. | A novel bifurcation-based synthesis of asynchronous cellular automaton based neuron | |
JP3338713B2 (en) | Signal processing device | |
SU615487A1 (en) | Function representing arrangement | |
SU900280A1 (en) | Device for comparison of binary numbers | |
RU2258257C2 (en) | Neuron network for conversion of polyadic code to remainder classes system code | |
SU944098A1 (en) | Pulse-width modulator |