RU2120655C1

RU2120655C1 - Пропорционально-интегральный регулятор с ограничениями выходных сигналов

Info

Publication number: RU2120655C1
Application number: RU98102222A
Authority: RU
Inventors: А.А. Говоров; А.В. Баженов; С.А. Говоров
Original assignee: Тульский государственный университет
Priority date: 1998-02-10
Filing date: 1998-02-10
Publication date: 1998-10-20

Abstract

Изобретение относится к автоматическому регулированию, а именно к пропорционально-интегральным устройствам управления с ограничениями выходных сигналов и защитой их от насыщения, и может быть использовано при автоматизации различных технологических процессов. Технический результат изобретения заключается в улучшении динамики и повышении точности регулирования. Регулятор с ограничениями выходных сигналов содержит параллельно соединенные усилитель и интегратор, выходы которых подключены к входам сумматора, выход которого соединен с нелинейным ограничителем и входом первого нелинейного элемента, два задатчика внутренних уровней ограничения, два переключающих реле, два элемента ИЛИ и второй нелинейный элемент, вход которого соединен с выходом интегратора, управляющий вход которого подключен к выходам первого и второго переключающих реле, нормально разомкнутые входы которых соединены соответственно с выходами первого и второго задатчиков внутренних уровней ограничения, управляющие входы реле - соответственно с выходами первого и второго элементов ИЛИ, одни входы которых соединены соответственно первым и вторым выходами первого нелинейного элемента, другие входы - соответственно с первым и вторым выходами второго нелинейного элемента. 2 ил.

Description

Изобретение относится к автоматическому регулированию, а именно к пропорционально-интегральным (ПИ) устройствам управления с ограничениями выходных сигналов и защитой их от насыщения, и может быть использовано при автоматизации различных технологических процессов.

Известны регуляторы с ограничениями в интегрирующей компоненте, выполненные по схеме параллельного включения пропорциональной и интегрирующей компонент и содержащие параллельно соединенные усилитель и интегратор, выходы которых подключены к входам сумматора, выход которого соединен с входами нелинейного звена (с входами нуль-органов) [см., например, кн.: Ялышев А. У. и Разоренов О.И. Многофункциональные аналоговые регулирующие устройства автоматики. -М.: Машиностроение, 1981, с. 138, рис. 70].

Наиболее близким по технической сущности к предлагаемому является регулятор, содержащий параллельно соединенные усилитель (пропорциональное звено) и интегратор, выходы которых подключены к входам сумматора, выход которого соединен с нелинейным ограничителем и входом нелинейного элемента (индикатора зоны) [см.кн.: Алгоритмы и техническая реализация систем прямого цифрового управления. -М.: ЦНИИТЭИприборостроения, 1978, с. 45, рис. 14].

Однако в известных регуляторах при выходе сигнала регулятора за установленные пределы либо просто прекращается процесс интегрирования, либо накопительный элемент (конденсатор) интегрирующего звена подключается к источнику максимального сигнала (к источнику питания) соответствующей полярности. В связи с этим регуляторы не обеспечивают достаточной точности из-за дифференциала срабатывания элементов сравнения (нуль-органов) в нелинейном элементе (индикаторе зоны) при возвращении выходного сигнала регулятора в заданные пределы, либо не исключается возможность недопустимо большого сброса интегрального звена (ограниченного только максимальными уровнями источника питания), например, при наличии помех. Кроме того, регуляторы не позволяют настроить необходимое значение упреждающего воздействия системы управления при отходе исполнительного механизма от его крайних положений.

Для повышения точности и надежности регуляторов и улучшения динамических и статических характеристик автоматических систем регулирования (АСР) с ограниченными управляющими воздействиями на технологический процесс требуется устранить слишком большие значения сброса выходного сигнала интегратора в процессе ограничения (удержания) выходного сигнала всего регулятора на границах заданного диапазона изменения. Кроме того, система управления должна обеспечить установку требуемого значения упреждающего воздействия при отходе исполнительного механизма от его крайних положений.

В предлагаемом ПИ-регуляторе, содержащем параллельно соединенные усилитель и интегратор, выходы которых подключены к входам сумматора, выход которого соединен с нелинейным ограничителем и входом первого нелинейного элемента, дополнительно установлены два задатчика внутренних уровней ограничения, два переключающих реле, два элемента ИЛИ и второй нелинейный элемент, вход которого соединен с выходом интегратора, управляющий вход которого подключен к выходам первого и второго переключающих реле, нормально разомкнутые входы которых соединены соответственно с выходами первого и второго задатчиков внутренних уровней ограничения, управляющие входы реле - соответственно с выходами первого и второго элементов ИЛИ, одни входы которых соединены соответственно с первым и вторым выходами первого нелинейного элемента, другие входы - соответственно с первым и вторым выходами второго нелинейного элемента.

На фиг. 1 представлена блок-схема регулятора; на фиг. 2 - его временные диаграммы работы при длительном действии на входе положительного тестирующего сигнала (ошибки регулирования ε), вызывающего срабатывание схем защиты от насыщения выходных сигналов вблизи верхних пределов ограничения: P_B -Δ₂, P_B, P_B + Δ₁. При длительном воздействии подобного отрицательного тестирующего сигнала, когда выходные сигналы регулятора достигают нижних пределов изменения (P_H + Δ₂, P_H, P_H - Δ₁), временные диаграммы выглядят аналогично и будут симметричными относительно оси времени t.

ПИ-регулятор содержит усилитель 1 (пропорциональная часть регулятора), интегратор 2 (интегральная часть регулятора), сумматор 3, нелинейный ограничитель 4, первый и второй нелинейные элементы 5, 6, первый и второй задатчики 7, 8 внутренних уровней ограничения (сверху P_B - Δ₂ и снизу P_H + Δ₂), первое и второе переключающие реле 9, 10 и первый и второй элементы ИЛИ 11, 12.

Интегральная часть 2 регулятора может быть построена на базе последовательно соединенных сумматора Σ₁ и RC-цепи, охваченных положительной обратной связью ПОС, в результате чего, как известно, и получается интегратор с постоянной времени интегрирования T_и=RC. Емкость C интегратора через малое сопротивление r (r << R) соединена с управляющим входом P_y интегратора.

Вход ε регулятора (ошибка регулирования) соединен с входом усилителя 1 и основным входом интегратора 2. Выходы блоков 1, 2 подключены к входам сумматора 3, выход U которого соединен с входом нелинейного ограничителя 4 и входом первого нелинейного элемента 5, первый выход P₁ которого соединен с первым входом первого элемента ИЛИ 11, второй вход которого подключен к первому выходу P₃ второго нелинейного элемента 6, вход которого соединен с выходом μ интегратора 2. Вторые выходы P₂ и P₄ нелинейных элементов 5, 6 подключены к входам второго элемента ИЛИ 12, выход которого соединен с управляющим входом второго переключающего реле 10, нормально разомкнутый вход которого соединен с выходом второго задатчика 8 нижнего внутреннего уровня P_H + Δ₂ ограничения выходного сигнала μ интегратора 2. Выход первого элемента ИЛИ 11 соединен с управляющим входом первого переключающего реле 9, нормально разомкнутый вход которого соединен с выходом первого задатчика 7 верхнего внутреннего уровня P_B - Δ₂ ограничения выходного сигнала μ интегратора 2. Выходы первого и второго переключающих реле 9, 10 соединены между собой и с управляющим входом P_y интегратора 2. Выход нелинейного ограничителя 4 подключен к выходному каналу регулятора Y.

Настройка верхнего P_в и нижнего P_н пределов изменения выходного сигнала μ интегратора 2 и выходного сигнала Y регулятора производится через задающие входы нелинейного ограничителя 4 и нелинейного элемента 6 от первого и второго задающих каналов P_в, P_н. Настройка верхнего и нижнего пределов изменения выходного сигнала U сумматора 3 производится через задающие входы нелинейного элемента 5 от третьего и четвертого задающих каналов P_B + Δ₁ и P_H - Δ₁. Пределы изменения выходного сигнала U сумматора 3 расширены по сравнению с пределами изменения выходных сигналов μ интегратора и Y регулятора, то есть Δ₁ > 0. Значения внутренних уровней P_B - Δ₂ и P_H + Δ₂ ограничения выходного сигнала μ интегратора выбираются внутри диапазона (P_н, P_в) измерения выходного сигнала Y регулятора, то есть Δ₂ > 0, и устанавливаются задатчиками 7,8.

Регулятор работает следующим образом.

Входным сигналом регулятора является сигнал рассогласования ε между заданным и текущим значениями регулируемого параметра. Входной сигнал ε поступает одновременно на входы усилителя 1 (пропорциональное звено) и интегратора 2, выходные сигналы которых подаются на входы сумматора 3 и образуют выходной сигнал U, который в линейном режиме является алгебраической суммой пропорциональной и интегральной составляющих закона регулирования. При этом выходной сигнал U сумматора 3 находится в заданных пределов (P_H - Δ₁, P_B + Δ₁), расширенных по сравнению с заданными пределами (P_н, P_в) изменения выходных сигналов μ интегратора и Y регулятора, которые также находятся внутри своих заданных пределах (P_н, P_в). Логические сигналы на выходах (P₁, P₂) первого нелинейного элемента 5 и на выходах (P₃, P₄ второго нелинейного элемента 6 равны нулю. Следовательно, равны нулю сигналы на выходах обоих элементов ИЛИ 11 и 12, а, значит, разомкнуты контакты переключающих реле 9, 10, и отсутствует сигнал на управляющем входе P_y интегратора 2, который в этом случае реализует обычную стандартную операцию интегрирования входного сигнала ε регулятора с заданным значением постоянной времени T_u=RC. Выходной сигнал Y регулятора повторяет выходной сигнал U сумматора 3, если U находится в заданных пределах (P_н, P)_в, и

если сигнал U вышел за заданные пределы (P_н, P_в), но не вышел за свои расширенные пределы (P_H - Δ₁, P_B + Δ₁). Уровни ограничения выходных сигналов регулятора Y и интегратора μ определяются уровнями сигналов, поступающих из задающих каналов P_в и P_н. Расширенные уровни ограничения выходного сигнала U сумматора 3 определяются уровнями сигналов, поступающих из задающих каналов P_B + Δ₁ и P_H - Δ₁ , где Δ₁ > 0. Регулятор реализует линейный ПИ-закон управления - см. фиг. 2, три отрезка времени: t ≤ t₁, (t₈-t₉) и t ≥ t₁₁.

Когда выходной сигнал μ интегратора 2, изменяясь, становится больше верхнего предела P_в, на выходе P₃ второго нелинейного элемента 6 появляется логический сигнал "единица" (то есть P₃ = "1"), которая через первый элемент ИЛИ 11 поступает на управляющий вход первого переключающего реле 9, контакт которого замыкается, и управляющий вход P_у интегратора соединяется с выходом задатчика 7 верхнего внутреннего уровня P_B - Δ₂, величина которого меньше верхнего предела P_в из-за того, что Δ₂ > 0. Так как постоянная времени rC - цепи по управляющему входу P_у интегратора (τ = rC) много меньше постоянной времени T_u по основному входу τ << T_u вследствие r << R, - то выходной сигнал μ интегратора быстро уменьшается под действием выходного сигнала P_B - Δ₂ задатчика 7 с постоянной времени τ до верхнего граничного уровня P_в, то есть сигнал μ возвращается в заданные пределы (P_н, P_в). Такая ситуация возникает в предлагаемом ПИ-регуляторе при небольших, но длительно действующих ошибках регулирования ε: при kε ≤ Δ₁, где k - коэффициент передачи усилителя 1 (пропорциональной части регулятора) - см. фиг. 2, отрезки времени (t₁-t₄) и (t₉-t₁₀).

Аналогично при выходе сигнала μ за нижний предел P_н на выходе P₄ второго нелинейного элемента 6 появляется логическая "единица", которая через второй элемент ИЛИ 12 поступает на управляющий вход второго переключающего реле 10, контакт которого замыкается, и управляющий вход P_у интегратора соединяется с выходом задатчика 8 нижнего внутреннего уровня

величина которого больше нижнего предела P_н из-за того, что Δ₂ > 0, Под действием выходного сигнала P_н +Δ₂ задатчика 8 выходной сигнал μ интегратора быстро увеличивается с постоянной времени τ = rC(τ << T_u) до нижнего граничного уровня P_н, то есть сигнал μ возвращается в заданные пределы (P_н, P_в). Такая ситуация возникает при небольших (по модулю), но также длительно действующих ошибках регулирования ε:
при |kε| ≤ Δ₁, но kε < 0.
Когда же выходной сигнал U сумматора 3, изменяясь, становится больше верхнего расширенного предела P_B + Δ₁, на выходе P₁ первого нелинейного элемента 5 появляется логический сигнал "единица", которая через первый элемент ИЛИ 11 поступает на управляющий вход переключающего реле 9, контакт которого замыкается, и управляющий вход P_у интегратора соединяется с задатчиком 7. Под действием сигнала P_B - Δ₂ задатчика 7 выходной сигнал μ интегратора уменьшается с постоянной времени τ << T_u, что приводит к уменьшению выходного сигнала U сумматора 3 до верхнего граничного уровня P_B + Δ₁, то есть к возвращению его в заданные расширенные пределы (P_H - Δ₁, P_B + Δ₁). На фиг. 2 этому процессу соответствует отрезок времени (t₄ - t₆), где при значительных ошибках регулирования (kε > Δ₁) для удержания выходного сигнала U сумматора 3 на верхнем расширенном граничном уровне P_B + Δ₁ выходной сигнал μ интегратора уменьшается на величину Δμ = kε - Δ₁. При этом выход μ интегратора может уменьшаться только до уровня P_B - Δ₂, определяемого задатчиком 7. Ниже этого уровня сигнал μ опуститься не может. На фиг. 2 этому процессу соответствует отрезок времени (t₆ - t₈), в течение которого при больших ошибках регулирования (kε > Δ₁ + Δ₂) выход μ интегратора ограничивается на уровне P_B - Δ₂, а выходной сигнал сумматора незначительно превышает заданные расширенные пределы: U > P_B + Δ₁.
Аналогично при выходе сигнала U сумматора 3 за нижний расширенный предел P_H - Δ₁, на выходе P₂ первого нелинейного элемента 5 появляется логическая "единица", которая через второй элемент ИЛИ 12 замыкает контакт реле 10, и управляющий вход интегратора подключается к задатчику 8. Под действием выходного сигнала P_H + Δ₂ задатчика 8 выход μ интегратора увеличивается с постоянной времени τ, что приводит к возвращению выходного сигнала U сумматора 3 в заданные расширенные пределы (P_H - Δ₁, P_B + Δ₁). Это происходит при значительных ошибках рассогласования |kε| > Δ₁, но kε < 0, но не превышающих уровня Δ₁ + Δ₂, то есть при Δ₁ < |kε| ≤ Δ₁ + Δ₂. При больших ошибках регулирования (|kε| > Δ₁ + Δ₂) выход μ интегратора будет ограничен на уровне P_H + Δ₂ и далее не будет увеличиваться, а выходной сигнал U сумматора 3 будет несколько превышать заданные расширенные пределы: U < P_H - Δ₁.
Исследования предлагаемого ПИ-регулятора совместно с моделью объекта управления показывают, что расширение заданных пределов изменения (P_H - Δ₁,P_B + Δ₁) выходного сигнала U сумматора по сравнению с заданными пределами изменения (P_н, P_в) выходного сигнала Y регулятора позволяет устранить излишнее упреждающее воздействие в системе управления при отходе исполнительного механизма от его крайних положений, соответствующих сигналам P_н и P_в на выходе Y регулятора, и повысить качество регулирования. Кроме того, изменения выходного сигнала U сумматора 3 в процессе его ограничения на границах расширенного диапазона не проходят на выход регулятора через нелинейный ограничитель 4 и не могут воздействовать на регулируемый параметр. Расширение заданных пределов изменения выходных сигналов обеспечивает также надежное срабатывание исполнительных механизмов в их крайних положениях при изменениях параметров их статических характеристик (с течением времени, вследствие колебаний температуры, качества регулируемой среды и т.п.).

Установка дополнительных уровней P_B - Δ₂ и P_H + Δ₂ ограничения выходного сигнала интегратора внутри заданного диапазона (P_н, P_в) позволяет устранить недопустимо большое значение сброса выходного сигнала интегратора в процессе ограничения выходного сигнала сумматора на границах заданного расширенного диапазона, в том числе при наличии, например, импульсных помех на входе регулятора. Исследования на модели позволяют подобрать оптимальные значения параметров ограничения: Δ₁ и Δ₂. Поэтому предлагаемый ПИ-регулятор обеспечивает улучшение динамических и статических характеристик систем регулирования технологических параметров.

По сравнению с известными предлагаемый регулятор наряду с согласованными ограничениями выходных сигналов вблизи границ заданного диапазона изменения выходного сигнала регулятора обеспечивает дополнительную защиту их от насыщения, что улучшает динамику процессов регулирования вследствие реализации регулятора с "антинасыщением". Выходной сигнал интегратора не просто ограничивается или не просто поступает на нелинейный ограничитель, а удерживается в скользящем режиме или в режиме переключений на границах заданного диапазона, либо в накопительную емкость интегратора поступают ограниченные по модулю сигналы от дополнительных задатчиков. Все это способствует повышению точности регулятора.

Предлагаемый ПИ-регулятор с ограничениями выходных сигналов и защитой их от насыщения можно выполнить на элементах цифровой и микропроцессорной техники, и даже на элементах модулях промышленной пневмоавтоматики его реализация не вызывает затруднений.

Claims

Пропорционально-интегральный регулятор с ограничениями выходных сигналов, содержащий параллельно соединенные усилитель и интегратор, выходы которых подключены к выходам сумматора, выход которого соединен с нелинейным ограничителем и входом первого нелинейного элемента, отличающийся тем, что в нем дополнительно установлены два задатчика внутренних уровней ограничения, два переключающих реле, два элемента ИЛИ и второй нелинейный элемент, вход которого соединен с выходом интегратора, управляющий вход которого подключен к выходам первого и второго переключающих реле, нормально разомкнутые входы которых соединены соответственно с выходами первого и второго задатчиков внутренних уровней ограничения, управляющие входы реле - соответственно с выходами первого и второго элемента ИЛИ, одни входы которых соединены соответственно с первым и вторым выходами первого нелинейного элемента, другие входы - соответственно с первым и вторым выходами второго нелинейного элемента.