RU2095886C1

RU2095886C1 - Manufacturing process for mos large-scale integrated circuits with precision polysilicon resistors

Info

Publication number: RU2095886C1
Application number: RU93039176A
Authority: RU
Inventors: Юрий Владимирович Агрич
Original assignee: Юрий Владимирович Агрич
Priority date: 1993-07-29
Filing date: 1993-07-29
Publication date: 1997-11-10

Abstract

FIELD: analog and analog-digital integrated circuits. SUBSTANCE: process involves formation of highly doped gate polysilicon layer on semiconductor substrate covered with insulation, removal of gate polysilicon layer from areas of resistors, deposition of resistive polysilicon layer and its doping, formation of gate and resistor patterns by photoengraving of polysilicon layers, thermal oxidizing of resistive polysilicon in wet medium, and formation of sources, drains of MOS transistors, and evaporation of connections; upon formation of highly doped gate polysilicon layer, the latter is subjected to photoengraving and removed at points of location of resistive sections with gate polysilicon left at points of location of resistor contact pads; resistive polysilicon layer is deposited and doped with ion-doped phosphor or arsenium at rate of 100-500 mcC/sq.cm; pattern of polysilicon gates and resistors is formed by photoengraving and joint etching of gate and resistor polysilicon layers; resistive polysilicon is at least once thermally oxidized in wet medium at 800 to 950 C until it is oxidized through 0.4-0.7 of its original thickness. EFFECT: facilitated manufacture. 4 cl, 3 dwg

Description

Изобретение относится к микроэлектронике, более конкретно, к технологическим процессам изготовления МОП БИС с прецизионными поликремниевыми резисторами, и может быть использовано в аналоговых и аналого-цифровых интегральных схемах (ИС, БИС). The invention relates to microelectronics, and more specifically, to manufacturing processes for MOS LSIs with precision polysilicon resistors, and can be used in analog and analog-to-digital integrated circuits (ICs, LSIs).

Известен технологический процесс изготовления МОП БИС с прецизионными поликремниевыми резисторами (патент РФ N 1575849, М.кл. H 01 L 21/82 от 14.09.88 г.). A well-known manufacturing process of MOS LSI with precision polysilicon resistors (RF patent N 1575849, Mcl H 01 L 21/82 from 09/14/88).

Согласно известному способу после осаждения слоя поликристаллического кремния осаждают слой нитрида кремния и проводят первую фотогравировку и совместное травление слоев нитрида кремния и затворного поликремния для формирования контуров резисторов, проводят вторую фотогравировку и удаление нитрида кремния с области резистивных участков поликремния, так что контактные участки резисторов и области затворов и разводки остаются под нитридом кремния, легируют резистивный поликремний ионным легированием, проводят термическое окисление, формируя защитный слой двуокиси кремния на верхней и торцевых поверхностях резистивных участков поликремния, удаляют слой нитрида кремния и проводят диффузию фосфора в поликремний в областях затворов, разводки и контактных участков резисторов, обеспечивая их высокий уровень легирования и низкое поверхностное сопротивление, далее проводят третью фотогравировку и травление поликремния для формирования рисунка затворов и разводки и формируют истоки, cтоки МОП транзисторов и металлизацию известными методами. According to the known method, after deposition of the polycrystalline silicon layer, a silicon nitride layer is deposited and the first photoengraving and co-etching of the silicon nitride and gate polysilicon layers is performed to form resistor loops, a second photoengraving and silicon nitride removal from the region of the resistive polysilicon regions is performed, so that the contact regions of the resistors and the region gates and wiring remain under silicon nitride, dope resistive polysilicon with ion doping, conduct thermal oxidation e, forming a protective layer of silicon dioxide on the upper and end surfaces of the resistive polysilicon sites, remove the silicon nitride layer and diffuse phosphorus into polysilicon in the areas of gates, wiring and contact areas of resistors, ensuring their high doping level and low surface resistance, then carry out the third photo-engraving and etching polysilicon to form a pattern of gates and wiring and form the sources, flows of MOS transistors and metallization by known methods.

Описанный технологический процесс позволяет за счет стабилизации ловушек захвата носителей на границах зерен поликремния (при их прокислении) термическим окислением во влажной среде реализовать высококачественные прецизионные резисторы с низким температурным коэффициентом сопротивления (ТКС), высокой временной стабильностью и высокой точностью согласования отношений сопротивлений резисторов. The described technological process makes it possible to realize high-quality precision resistors with a low temperature coefficient of resistance (TCS), high temporal stability, and high accuracy of matching the relationship of resistance of resistors due to stabilization of carrier traps at the grain boundaries of polysilicon (when they are oxidized) by thermal oxidation in a humid environment.

Однако описанный технологический процесс чрезвычайно сложен в реализации и соответственно дорогостоящ. However, the described process is extremely difficult to implement and therefore expensive.

Наиболее близким к заявляемому является способ изготовления МОП ИС с поликремниевыми резисторами (патент РФ N 1609399, М. кл. H 01 L 21/82 от 19.01.89 г.). Closest to the claimed is a method of manufacturing a MOS IC with polysilicon resistors (RF patent N 1609399, M. class. H 01 L 21/82 from 01/19/89).

В этом технологическом процессе на полупроводниковой подложке, покрытой затворными и изолирующим диэлектриками, формируют высоколегированный слой затворного поликремния, проводят первую фотогравировку и удаление затворного поликремния с участков размещения высокоомных резисторов, окисляют слой затворного поликремния и осаждают второй слой поликремния-резистивный, проводят вторую фотогравировку для формирования контуров поликремниевых резисторов во втором слое поликремния, осаждают слой нитрида кремния и проводят третью фотогравировку и удаление нитрида кремния c области резистивных участков второго слоя поликремния, так что контактные участки резисторов во втором слое поликремния, а также области затворов и разводки первого поликремния остаются под нитридом кремния, легируют резистивный поликремний ионным легированием, проводят термическое окисление, формируя защитный слой двуокиси кремния на верхней и торцевых поверхностях резистивных участков поликремния, удаляют слой нитрида кремния и проводят диффузию фосфора в слой затворного поликремния и контактные участки резисторов второго слоя поликремния, обеспечивая их высокий уровень легирования и низкое поверхностное сопротивление, далее проводят четвертую фотогравировку и травление затворного поликремния для формирования рисунка затворов и разводки и формируют истоки, стоки МОП транзисторов и металлизацию ИС известными методами. In this process, a highly doped gate polysilicon layer is formed on a semiconductor substrate coated with gate and insulating dielectrics, the first photo-engraving and removal of the gate polysilicon from the areas of high-resistance resistors are carried out, the gate polysilicon layer is oxidized and the second polysilicon-resistive layer is deposited, and the second photo-etching is formed to form the second the contours of polysilicon resistors in the second layer of polysilicon, a layer of silicon nitride is deposited and a third photogram is carried out silicon nitride and removal from the region of resistive sections of the second polysilicon layer, so that the contact regions of the resistors in the second polysilicon layer, as well as the gate and wiring regions of the first polysilicon, remain under silicon nitride, dope with resistive polysilicon by ion doping, conduct thermal oxidation, forming a protective layer of dioxide silicon on the upper and end surfaces of the resistive sections of polysilicon, remove the silicon nitride layer and diffuse phosphorus into the gate polysilicon layer and contact The first sections of the resistors of the second layer of polysilicon, providing their high doping level and low surface resistance, then carry out the fourth photoengraving and etching of the gate polysilicon to form a pattern of the gates and wiring and form the sources, sinks of MOS transistors and metallization of ICs by known methods.

Последний технологический процесс также позволяет реализовать высококачественные прецизионные резисторы с низким температурным коэффициентом сопротивления (ТКС), высокой временной стабильностью и высокой точностью согласования отношений сопротивлений резисторов, однако еще более сложен в реализации и соответственно дорогостоящ. The latest technological process also allows the implementation of high-quality precision resistors with a low temperature coefficient of resistance (TCR), high temporal stability and high accuracy of matching the resistance ratios of resistors, however, it is even more complicated to implement and therefore expensive.

Технический результат изобретения улучшение точности согласования сопротивлений резисторов и их термо- и временной стабильности. The technical result of the invention is the improvement of the accuracy of matching the resistances of the resistors and their thermal and temporal stability.

Цель достигается тем, что в способе изготовления МОП БИС с поликремниевыми резисторами, включающем формирование на покрытой диэлектриком полупроводниковой подложке слоя высоколегированного затворного поликремния, удаление слоя затворного поликремния с участков размещения резисторов, осаждение слоя резистивного поликремния и его легирование, формирование рисунка затворов фотогравировкой слоев поликремния, термическое окисление резистивного поликремния во влажной среде и формирование истоков, стоков МОП транзисторов и металлизированной разводки, после формирования слоя высоколегированного затворного поликремния проводят его фотогравировку и удаление в местах размещения резистивных участков, оставляя затворный поликремний в местах размещения контактных участков резисторов, осаждают слой резистивного поликремния, проводят легирование слоя резистивного поликремния ионным легированием фосфора или мышьяка с дозой 100-500 мкКл/см², формируют рисунок поликремниевых затворов и резисторов фотогравировкой и совместным травлением слоев затворного и резистивного поликремния и проводят по крайней мере одно термическое окисление резистивного поликремния во влажной среде при температурах 800-950^oC до прокисления слоя резистивного поликремния на 0,4-0,7 его исходной толщины.The goal is achieved by the fact that in the method of manufacturing a MOSFET LSI with polysilicon resistors, which includes forming a layer of highly doped gate polysilicon on a dielectric-coated semiconductor substrate, removing a gate polysilicon layer from resistor placement sites, depositing a layer of resistive polysilicon and doping it, forming a shutter pattern by photo-engraving the layers of polysilicon thermal oxidation of resistive polysilicon in a humid environment and the formation of sources, sinks of MOS transistors and metallized of the wiring, after the formation of the highly doped gate polysilicon layer, it is photographed and removed at the locations of the resistive sites, leaving the gate polysilicon at the locations of the resistor contact areas, the resistive polysilicon layer is deposited, the resistive polysilicon is doped with ion doping of phosphorus or arsenic with a dose of 100-500 μC / cm ² , form a pattern of polysilicon gates and resistors by photo-engraving and joint etching of the gate and resistive floor layers silicon and carry out at least one thermal oxidation of resistive polysilicon in a humid environment at temperatures of 800-950 ^o C until the resistive polysilicon layer is acidified by 0.4-0.7 of its initial thickness.

Слой резистивного поликремния осаждают толщиной 0,25-0,35 мкм, ионное легирование резистивного поликремния проводят ионами фосфора или мышьяка с дозой 300-400 мкКл/см² и энергией 40-75 кэВ, термическое окисление резистивного поликремния во влажной среде проводят при температуре 840-860^oC в течение 100-160 мин до прокисления слоя резистивного поликремния на 0,3-0,5 его исходной толщины, удаляют образовавшийся слой двуокиси кремния с поверхности резистивного поликремния, проводят фотогравировку и совместное травление слоев резистивного и затворного поликремния и далее проводят второе термическое окисление резистивного поликремния во влажной среде при 840-860^oC в течение 20-40 мин до формирования на поверхности резистивного поликремния защитного слоя двуокиси кремния толщиной 0,1-0,15 мкм.A resistive polysilicon layer is deposited with a thickness of 0.25-0.35 μm, ionic doping of resistive polysilicon is carried out with phosphorus or arsenic ions with a dose of 300-400 μC / cm ² and an energy of 40-75 keV, thermal oxidation of resistive polysilicon in a humid environment is carried out at a temperature of 840 -860 ^o C for 100-160 minutes before the resistive polysilicon layer is acidified by 0.3-0.5 of its original thickness, the resulting silicon dioxide layer is removed from the surface of the resistive polysilicon, photo-etching and co-etching of the resistive and gate poly layers are carried out silicon and then conduct a second thermal oxidation of resistive polysilicon in a humid environment at 840-860 ^o C for 20-40 minutes until a protective layer of silicon dioxide with a thickness of 0.1-0.15 microns is formed on the surface of the resistive polysilicon.

Или слой резистивного поликремния осаждают толщиной 0,15-0,25 мкм, ионное легирование проводят ионами фосфора или мышьяка с энергией 40-60 кэВ и дозой 300-400 мкКл/см², термическое окисление резистивного поликремния во влажной среде проводят при температуре 840-860^oC в течение 40-110 мин, проводят фотогравировку и совместное травление слоев двуокиси кремния, резистивного и затворного поликремния и далее проводят второе термическое окисление резистивного поликремния во влажной среде при температуре 840-860^oC в течение 20-40 мин.Or a resistive polysilicon layer is deposited with a thickness of 0.15-0.25 microns, ion doping is carried out with phosphorus or arsenic ions with an energy of 40-60 keV and a dose of 300-400 μC / cm ² , thermal oxidation of resistive polysilicon in a humid environment is carried out at a temperature of 840- 860 ^o C for 40-110 minutes, photo-engraving and co-etching of the layers of silicon dioxide, resistive and gate polysilicon is carried out, and then the second thermal oxidation of resistive polysilicon is carried out in a humid environment at a temperature of 840-860 ^o C for 20-40 minutes.

Или слой резистивного поликремния осаждают толщиной 0,13-0,17 мкм, ионное легирование проводят ионами фосфора или мышьяка с энергией 30-40 кэВ и дозой 300-400 мкКл/см², проводят фотогравировку и совместное травление слоев резистивного и затворного поликремния, и далее проводят термическое окисление резистивного поликремния во влажной среде при температуре 840-860^oC в течение 30-80 мин.Or a resistive polysilicon layer is deposited with a thickness of 0.13-0.17 μm, ion doping is carried out with phosphorus or arsenic ions with an energy of 30-40 keV and a dose of 300-400 μC / cm ² , photo-engraving and co-etching of the layers of resistive and gate polysilicon is carried out, and then conduct thermal oxidation of resistive polysilicon in a humid environment at a temperature of 840-860 ^o C for 30-80 minutes

Hа фиг. 1-3 представлена последовательность формирования структуры МОП БИС с прецизионными поликремниевыми резисторами согласно заявляемому способу. In FIG. 1-3 shows the sequence of formation of the structure of the MOS LSI with precision polysilicon resistors according to the claimed method.

Hа полупроводниковой подложке 1, покрытой слоями изолирующей 2 и затворной 3 двуокиси кремния формируют слой высоколегированного затворного поликремния 4, в котором проводят фотогравировку и удаление поликремния с участков размещения резисторов 5 (фиг.1). On a semiconductor substrate 1, covered with layers of insulating 2 and gate 3 of silicon dioxide, a layer of high-alloy gate polysilicon 4 is formed, in which photo-engraving and removal of polysilicon from the areas of resistors 5 are carried out (Fig. 1).

Далее осаждают слой резистивного поликремния 6, легируют его ионами фосфора или мышьяка и проводят его термическое окисление во влажной среде для стабилизации ловушек захвата носителей на границах зерен поликремния, формируя слой двуокиси кремния 7 (фиг.2). Next, a resistive polysilicon layer 6 is deposited, doped with phosphorus or arsenic ions, and it is thermally oxidized in a humid environment to stabilize carrier traps at the boundaries of polysilicon grains, forming a layer of silicon dioxide 7 (Fig. 2).

Далее удаляют слой двуокиси кремния 7 с поверхности резистивного поликремния, проводя фотогравировку и совместное травление слоев резистивного и затворного поликремния, формируя поликремниевые резисторы с резистивными участками 6 и контактными участками 9, а также поликремниевые затворы 8, и проводят второе термическое окисление резистивного поликремния, формируя на его поверхности защитный слой двуокиси кремния 10 (фиг.3). Next, a layer of silicon dioxide 7 is removed from the surface of the resistive polysilicon by photo-etching and co-etching of the layers of resistive and gate polysilicon, forming polysilicon resistors with resistive sections 6 and contact sections 9, as well as polysilicon gates 8, and conduct the second thermal oxidation of resistive polysilicon, forming its surface a protective layer of silicon dioxide 10 (figure 3).

Области истоков, стоков МОП транзисторов и металлизированную разводку элементов БИС формируют известными методами. The areas of sources, sinks of MOS transistors and metallized wiring of LSI elements are formed by known methods.

Следует отметить, что термическое окисление для стабилизации ловушек на границах зерен можно проводить в два этапа (в соответствии с п.2,3 формулы) или в один этап (в соответствии с п.4 формулы), при этом суммарная глубина прокисления резистивного поликремния должна быть в пределах 0,4-0,7 от исходной толщины слоя резистивного поликремния ( в соответствии с п.1 формулы). При этом необходимость проведения окисления в два или в один этап, а также необходимость удаления окисла с поликремния перед его фотогравировкой в зависимости от исходной толщины слоя резистивного поликремния обусловлена следующими факторами:
наличие толстого окисла кремния поверх слоя поликремния усложняет процесс его фотогравировки увеличивая растрав (уход размеров);
глубокое окисление поликремния после его фотогравировки (и, следовательно, формирования затворов) нежелательно из-за сильного окисления торцов затворов и возможности неперекрытия оставшимся после окисления поликремнием затвора области канала;
наличие суммарного толстого термического окисла на верхней поверхности поликремния может затруднить формирование контактных окон к поликремнию затворов.It should be noted that thermal oxidation to stabilize traps at grain boundaries can be carried out in two stages (in accordance with paragraph 2.3 of the formula) or in one step (in accordance with paragraph 4 of the formula), while the total depth of acidification of resistive polysilicon be in the range of 0.4-0.7 from the initial thickness of the resistive polysilicon layer (in accordance with claim 1 of the formula). In this case, the need for oxidation in two or one stage, as well as the need to remove oxide from polysilicon before its photoengraving, depending on the initial thickness of the resistive polysilicon layer, is due to the following factors:
the presence of thick silicon oxide on top of the polysilicon layer complicates the process of photo-engraving by increasing the raster (size loss);
deep oxidation of polysilicon after photograving (and, consequently, the formation of gates) is undesirable due to the strong oxidation of the ends of the gates and the possibility of non-overlapping of the channel region remaining after the oxidation of polysilicon by the gate;
the presence of total thick thermal oxide on the upper surface of polysilicon can complicate the formation of contact windows to the polysilicon of the gates.

Положительный эффект упрощения технологии изготовления МОП БИС с прецизионными поликремниевыми резисторами по заявляемому способу относительно известных очевиден: в заявляемом способе отсутствуют дорогостоящие процессы осаждения и травления нитрида кремния, а также уменьшено количество процессов фотогравировки, необходимых для формирования поликремниевых резисторов и затворов с 3-4 до 2. Соответственно уменьшение количества критичных технологических операций и масок при прочих равных условиях повышает процент выхода годных БИС. The positive effect of simplifying the manufacturing technology of MOS LSIs with precision polysilicon resistors according to the claimed method is relatively known relatively obvious: in the claimed method there are no expensive deposition and etching processes of silicon nitride, and the number of photo-engraving processes necessary for the formation of polysilicon resistors and gates is reduced from 3-4 to 2 Accordingly, a decrease in the number of critical technological operations and masks, ceteris paribus, increases the yield of suitable LSIs.

Положительный эффект повышения точности воспроизведения сопротивлений и отношений сопротивлений прецизионных интегральных поликремниевых резисторов, снижения их ТКС и улучшения временной стабильности сопротивлений и отношений сопротивлений резисторов достигается в заявляемом способе изготовления МОП БИС за счет стабилизации ловушек захвата носителей на границах зерен поликремния термическим окислом при их сквозном прокислении при длительном низкотемпературном окислении резистивного поликремния во влажной среде, в условиях ускоренного окисления границ зерен за счет влияния повышенного уровня легирования границ зерен поликремния фосфором или мышьяком (Известно, что фосфор и мышьяк при низких температурах сегрегируются на границах зерен поликремния). При этом возможность использования тонких (до 0,2 мкм и менее) слоев резистивного поликремния, ведет к снижению размеров его зерен (кристаллитов) и уменьшению времени окисления резистивной части, необходимого для сквозного прокисления границ зерен, обеспечивающего термовременную стабильность сопротивлений. Использование тонкого слоя резистивного поликремния позволяет также увеличить уровень легирования при сохранении слоевого сопротивления (Ом/кВ). The positive effect of increasing the accuracy of reproducing the resistances and resistance ratios of precision integrated polysilicon resistors, reducing their TCS and improving the temporal stability of the resistances and resistance ratios of the resistors is achieved in the inventive method for manufacturing MOS LSIs by stabilizing carrier traps at the boundaries of polysilicon grains with thermal oxide during their through acidification long-term low-temperature oxidation of resistive polysilicon in a humid environment, under conditions of Oren oxidation of the grain boundaries due to the influence of high doping level of the grain boundaries of the polysilicon with phosphorus or arsenic (It is known that phosphorus and arsenic at low temperatures is segregated at the grain boundaries of polysilicon). At the same time, the possibility of using thin (up to 0.2 μm or less) layers of resistive polysilicon leads to a decrease in the size of its grains (crystallites) and a decrease in the oxidation time of the resistive part, necessary for through-acidification of the grain boundaries, which provides thermal and thermal stability of the resistances. The use of a thin layer of resistive polysilicon can also increase the level of doping while maintaining layer resistance (Ohm / kV).

Экспериментальные данные показывают, что и уменьшение размеров зерен, и повышение уровня легирования поликремния ведут к повышению как точности воспроизведения сопротивлений, так и точности согласования отношений сопротивлений за счет статистического усреднения неоднородностей по длине резистора и уменьшения влияния границ зерен при повышенном уровне легирования. Уменьшенное время окисления резистивной части позволяет уменьшить макронеоднородности остаточной толщины слоя резистивного поликремния. Experimental data show that both a decrease in grain size and an increase in the level of doping of polysilicon lead to an increase in both the accuracy of reproducing resistances and the accuracy of matching resistance ratios due to statistical averaging of inhomogeneities along the length of the resistor and reducing the effect of grain boundaries at an increased level of doping. The reduced oxidation time of the resistive part allows to reduce the macroinhomogeneity of the residual thickness of the resistive polysilicon layer.

Заявляемый способ изготовления МОП БИС с прецизионными поликремниевыми резисторами позволяет также независимо от толщины и уровня легирования слоя резистивного поликремния обеспечить качественный контакт с металлом в контактных участках резисторов за счет увеличенной толщины и повышенного уровня легирования дополнительного слоя затворного поликремния, что благоприятно сказывается на точностных характеристиках. The inventive method of manufacturing a MOS LSI with precision polysilicon resistors also allows, regardless of the thickness and level of doping of the resistive polysilicon layer, to provide high-quality contact with metal in the contact sections of the resistors due to the increased thickness and increased doping level of the additional gate polysilicon layer, which favorably affects the accuracy characteristics.

Согласно изобретению были изготовлены образцы тестовых КМОП ИС с поликремниевыми резистивными делителями с размерами резистивных областей 800 х 16 мкм. Толщина верхнего резистивного слоя поликремния 0,2 мкм, толщина нижнего контактного слоя поликремния 0,3 мкм, толщина слоя термического окисла на поверхности резистивного слоя 0,23 мкм. According to the invention, samples of test CMOS ICs with polysilicon resistive dividers with resistive regions of 800 x 16 μm were manufactured. The thickness of the upper resistive polysilicon layer is 0.2 μm, the thickness of the lower contact polysilicon layer is 0.3 μm, the thickness of the thermal oxide layer on the surface of the resistive layer is 0.23 μm.

Полученные резисторы имели слоевое сопротивление 500 ± 100 Ом/кВ. (т.е. разброс сопротивлений в пределах ±20% по сравнению с ±30% для резисторов по прототипу), точность согласования сопротивлений резисторов в парах ±0,05-0,1% (при ±0,1% для резисторов по прототипу) и температурный коэффициент сопротивлений не хуже 2^Е-4 1/град.The resulting resistors had a layer resistance of 500 ± 100 Ohm / kV. (i.e., the range of resistances within ± 20% compared to ± 30% for prototype resistors), the accuracy of matching resistor resistances in pairs ± 0.05-0.1% (at ± 0.1% for prototype resistors ) and the temperature coefficient of resistance not worse than 2 ^E-4 1 / deg.

Как можно видеть, заявляемый способ изготовления МОП БИС с прецизионными поликремниевыми резисторами позволяет при существенном упрощении относительно прототипа технологического процесса обеспечить уменьшение разброса сопротивлений и улучшение точности согласования сопротивлений резисторов, а также хорошую термическую стабильность сопротивлений. As you can see, the inventive method of manufacturing a MOSFET LSI with precision polysilicon resistors allows, with a significant simplification with respect to the prototype of the technological process, to provide a reduction in the spread of resistances and an improvement in the accuracy of matching the resistances of the resistors, as well as good thermal stability of the resistances.

Таким образом, заявляемый способ изготовления МОП БИС с прецизионными поликремниевыми резисторами обладает новизной, может быть реализован и позволяет обеспечить высокую точность воспроизведения сопротивлений и отношений сопротивлений, а также высокую термическую и временную стабильность сопротивлений и отношений сопротивлений резисторов при существенном упрощении технологического процесса. Thus, the claimed method of manufacturing a MOSFET LSI with precision polysilicon resistors is novel, can be implemented and allows for high accuracy of reproducing resistances and resistance ratios, as well as high thermal and temporal stability of resistances and resistance ratios of resistors with a significant simplification of the process.

Claims

1. A method of manufacturing a MOS LSI with precision polysilicon resistors, including forming a layer of high-alloy gate polysilicon on a dielectric coated semiconductor substrate, removing a gate polysilicon layer from resistor placement sites, deposition of a layer of resistive polysilicon and its doping, forming gate patterns and resistors by photo-engraving thermal polar layers oxidation of resistive polysilicon in a humid environment and the formation of sources, sinks of MOS transistors and metallization wiring, characterized in that after the formation of the highly doped gate polysilicon layer, it is photographed and removed at the locations of the resistive sites, leaving the gate polysilicon at the locations of the contact areas of the polysilicon resistors, a resistive polysilicon layer is deposited, the layer of resistive polysilicon is doped with ionic doping of phosphorus or arsenic with a dose of 100 to 500 μC / cm ² form a picture of polysilicon gates and resistors by photo-engraving and joint etching a layer of gate and resistive polysilicon and carry out at least one thermal oxidation of resistive polysilicon in a humid environment at 800 950 ^o C until the resistive polysilicon layer is acidified by 0.4 0.7 of its initial thickness.

2. The method according to claim 1, characterized in that the resistive polysilicon layer is deposited with a thickness of 0.25 0.35 μm, ion doping of the resistive polysilicon is carried out with phosphorus or arsenic ions with a dose of 300 400 μC / cm ² and an energy of 40 75 keV, thermal oxidation a resistive polysilicon in a humid environment is carried out at 840 860 ^o C for 100 160 min until the resistive polysilicon layer is acidified by 0.3 0.5 of its initial thickness, the formed silicon dioxide layer is removed from the surface of the resistive polysilicon, photo-etching and co-etching of the resist layers are carried out willow and gate polysilicon and then conducting a second thermal oxidation of resistive polysilicon in a humid environment at 840 860 ^o C for 20 to 40 minutes until a protective layer of silicon dioxide with a thickness of 0.1 0.15 microns is formed on the surface of the resistive polysilicon.

3. The method according to claim 1, characterized in that the resistive polysilicon layer is deposited with a thickness of 0.15 0.25 μm, ion doping is carried out with phosphorus or arsenic ions with an energy of 40 60 keV and a dose of 300 400 μC / cm ² , thermal oxidation of resistive polysilicon in a humid environment is carried out at 840 860 ^o C for 40 110 min, photo-engraving and co-etching is carried out, and then a second thermal oxidation of resistive polysilicon is carried out in a humid environment at 840 860 ^o C for 20 40 min.

4. The method according to claim 1, characterized in that the resistive polysilicon layer is deposited with a thickness of 0.13 0.17 μm, ion doping is carried out with phosphorus or arsenic ions with an energy of 30 40 keV and a dose of 300 400 μC / cm ² , photo-engraving and joint etching the layers of resistive and gate polysilicon, and then conduct thermal oxidation of the resistive polysilicon in a humid environment at 840 860 ^o C for 30 to 80 minutes