RU2060550C1 - Ранговый квантователь - Google Patents

Ранговый квантователь Download PDF

Info

Publication number
RU2060550C1
RU2060550C1 RU93057942A RU93057942A RU2060550C1 RU 2060550 C1 RU2060550 C1 RU 2060550C1 RU 93057942 A RU93057942 A RU 93057942A RU 93057942 A RU93057942 A RU 93057942A RU 2060550 C1 RU2060550 C1 RU 2060550C1
Authority
RU
Russia
Prior art keywords
inputs
group
input
adders
commutators
Prior art date
Application number
RU93057942A
Other languages
English (en)
Other versions
RU93057942A (ru
Inventor
Л.И. Волгин
Original Assignee
Ульяновский политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ульяновский политехнический институт filed Critical Ульяновский политехнический институт
Priority to RU93057942A priority Critical patent/RU2060550C1/ru
Application granted granted Critical
Publication of RU2060550C1 publication Critical patent/RU2060550C1/ru
Publication of RU93057942A publication Critical patent/RU93057942A/ru

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Использование: в автоматике и вычислительной технике для рангово-адресной идентификации массивов аналоговых сигналов. Сущность изобретения: квантователь содержит n входных шин и n суммирующих шин, в каждую из которых включены n-1 последовательно соединенных сумматоров, и 0,5n(n-1) реляторов, состоящих из компараторов, которые управляют демультиплексорным перекидным ключом. Переключательные входы реляторов и входы суммирующих шин соединены соответственно с первым и вторым источниками опорных напряжений. Реляторы образуют n-1 групп, в которых i-я группа (i= 1, 2....n-1) содержит i реляторов. Инвертирующие компараторные входы i-й группы реляторов присоединены к (i+ 1)-й входной шине, а их вторые выходы соединены с вторыми входами сумматоров (i+ 1)-й суммирующей шины, неинвентирующие компараторные входы i-й группы реляторов присоединены соответственно к первой до i-й входным шинам, а их первые выходы присоединены к вторым входам сумматоров, расположенных соответственно в первой до i-й суммирующих шинах. 2 ил., 1 табл.

Description

Изобретение относится к области автоматике и аналоговой вычислительной технике, в частности может быть использовано в нейтронных сетях для ситуационной классификации заданного множества аналоговых сигналов, для адресно-ранговой идентификации сигналов и дp.
Известны аналого-ранговые преобразователи, воспроизводящие операцию линейного преобразования ранга ri заданного сигнала xi x(ri)принадлежащего множеству аналоговых сигналов x1,xn [1]
Недостатком известных устройств является ограниченные функциональные возможности, так как они не могут воспроизводить операцию параллельного аналого-рангового преобразования всего множества x1,xnсигналов. Такое параллельное преобразование возможно при использовании нескольких аналого-ранговых преобразователей (по количеству сигналов x1,xn),но при этом в n раз возрастают аппаратурные затраты.
Наиболее близким к предлагаемому схемному решению является трехканальный аналого-ранговый преобразователь (ранговый квантователь), осуществляющий по выходам v1,vn операцию аналого-рангового преобразования трех (n=3) аналоговых сигналов. Ранговый квантователь построен на трех регуляторах логических элементах, воспроизводящих элементарные операции предикатной алгебры выбора, и трех сумматорах. Недостатком этого устройства являются ограниченные функциональные возможности, так как его размерность жестко ограничена тремя аналоговыми сигналами (n=3) и он не допускает смещения (сдвига) квантованного вектора (v1,vn выходных сигналов по числовой оси [2]
Целью изобретения является расширение функциональных возможностей за счет обработки массива входных сигналов любой размерности и смещения вектора выходных сигналов по числовой оси.
Это достигается тем, что в ранговом квантователе, содержащем n входных и выходных шин и 0,5 n (n-1) реляторов, переключательные входы которых присоединены к первому источнику опорного напряжения, инвертирующие компараторные входы реляторов i-й группы присоединены к (i+1)-й входной шине, а их неинвертирующие компараторные входы от первого до i- го релятора присоединены соответственно к первой до i-й входным шинам квантователя, каждая суммирующая шина содержит n-1 двувходовых сумматоров, в которой выход каждого предыдущего сумматора соединен с первым входом последующего сумматора, вторые выходы реляторов в каждой i-й группе соединены с вторыми входами сумматоров (i+1)-й суммирующей шины, первые выходы первого до i-го реляторов в каждой i-й группе соединены с вторыми входами сумматоров, расположенными соответственно в первой до i-й суммирующих шинах, первые входы первых сумматоров всех суммирующих шин объединены и присоединены к второму источнику опорного напряжения.
На фиг. 1 изображена схема рангового квантователя (n-канального аналого-рангового преобразователя) при n 4. Квантователь содержит 0,5 n (n-1) реляторов 11 (первая группа реляторов), 21, 22 (вторая группа), N1, N2,Nn-1 (N-я группа реляторов), n входных 4 и n суммирующих 5 шин. Каждая суммирующая (сборочная) шина содержит n-1 двувходовых сумматоров 61, 71 (сумматоры первой группы), 82, 92, 102, 112 (сумматоры второй группы), 12N, 13N, 14N, 15N, 16N, 17N (сумматоры N-й группы), (для фиг.1 N=n-1=3).
При необходимости каждая суммирующая шина может быть заменена n-входовым сумматором.
На входные (распределительные) шины подаются компоненты x1,xnвектора (х12) входных аналоговых сигналов.
На фиг.2 изображена схема используемых в квантователе ряляторов.
Дифференциальный компаратор 20 управляет состоянием размыкающего 21 и замыкающего 22 ключей. Входные выводы ключей соединены и образуют переключательный вход релятора.
Каждая i-я группа реляторов содержит i реляторов, i 1,2,N=n-1. Инвертирующие компараторные входы реляторов i-й группы присоединены к (i+1)-й входной шине, а их неинвертирующие компараторные входы (вход первого релятора до входа i-го последнего релятора i-й группы) присоединены соответственно к первой до i-й входной шине.
Выход каждого предыдущего сумматора в каждой выходной шине соединен с первым входом последующего сумматора.
Вторые выходы в каждой i-й группе реляторов присоединены к (i+1)-й выходной шине. Первые выходы в каждой i-й группе реляторов присоединены к вторым входам сумматоров, расположенных соответственно в первой, второй и т.д. до i-й выходной шине.
Переключательные входы реляторов объединены и присоединены к первому источнику 18 опорного напряжения Е. Первые входы первых сумматоров всех суммирующих шин объединены и присоединены к второму (смещающему) источнику 19 опорного напряжения Ео. Выходом устройства являются первые выходы реляторов последней (n-1)-й группы и второй выход последнего релятора Nn-1 (n-1)-й группы, с которых снимается квантованный вектор (v1, v2,vn) выходных сигналов.
Первые выходы реляторов и второй выход последнего релятора в каждой i-й группе образуют n-2 дополнительных выходов рангового квантователя с выходными векторами (v1,v2) при i=1, (v1, v2, v3) при n=2, (v1,v2,vn-1) при i=n-1.
Работа рангового квантователя осуществляется следующим образом.
Ранговый квантователь при Ео=Е осуществляет отображение (x1,xn) ->>(v1, v2,vn) задающего вектора (x1,xn) в кортеж сигналов (v1,vn). Здесь v1=ri E, xi x(ri), где ri есть ранг сигнала xi, т.е. ранг ri сигнала xi=x(ri) является порядковым номером этого сигнала в последовательности x(1),x(n), полученной путем ранжирования входных сигналов x1,xn в порядке иx неубывания.
При n переменных возможны n! ситуационных отношений Ri (x
Figure 00000001
,x
Figure 00000002
) переменных x1,xn, где i1,in есть i-я перестановка целых чисел 1,2,n, представленные при n= 3 в таблице.
Здесь фрагмент таблицы II vi II выделенный двойными линиями, является рангового-адресной матрицей, которая воспроизводится ранговым квантователем. Устройство реализует алгоритм
ri=
Figure 00000003
Ip(xi-xk)+
Figure 00000004
с идентификацией адреса (номера входа)
i
Figure 00000005
iδ(xi-x(r)) переменной xi в кортеже (x1,xn) входных переменных xi.
Здесь Ip(x) есть единичная функция, равная нулю при x < 0, единице при х > 0 и p∈0,1} при х 0, δ (х) есть δ -функция Дирана равная единице при х=0 и нулю при х≠ 0.
При Ео=E в приведенной формуле константа
Figure 00000006
1-p=0. При Ео 0 квантователь воспроизводит вышеприведенный алгоритм при
Figure 00000007
=1.
В последнем случае (источник Ео 19 отсутствует) первые сумматоры 61, 71, 92, 133 в каждой шине могут быть устранены.
В устройстве неквантованные по амплитуде компоненты вектора входных переменных преобразуется в равномерно квантованный по амплитуде вектор (v1, vn) выходных переменных с сохранением ранговых отношений исходного вектора (x1,xn).
При необходимости координаты вектора (v1,vn) могут быть смещены на величину Ео, т.е. в общем случае vi (ri-1)E+Eо.
По каждому выходу vi квантователь является аналого-ранговым преобразователем сигнала xi, а по всей совокупности выходов v1,vn ранговым квантователем с амплитудой идентификацией входа i, на который воздействует сигнал xi ранга ri (выходной сигнал vi riE индентифицирует i-й входной сигнал xi как по адресу i входа, так и по его рангу ri).
Таким образом, по сравнению с прототипом предложенное схемное решение позволяет осуществлять ранговое квантование входного вектора произвольной размерности и сдвиг квантованного выходного вектора вдоль числовой оси, а также параллельное ранговое квантование двух, трех и т.д. для n-1 переменных. При этом наращивание размеpности квантователя осуществляется без разрушения исходной схемы квантователя меньшей размерности.
Квантователь обладает высоким быстродействием, так как в отличии от устройств с последовательным алгоритмом обработки здесь преобразование осуществляется за один такт с быстродействием τ τ p + +(n-1) τ c,где τ p и τ c время задержки реляторов и сумматоров.

Claims (1)

  1. Ранговый квантователь, содержащий первый источник опорного напряжения, n входных шин, n суммирующих шин и 0,5n(n 1) реляторов, составляющих n 1 групп по i реляторов (где i 1,2, n 1) в i-й группе, каждый релятор содержит дифференциальный компаратор и замыкающий и размыкающий ключи, в каждом реляторе выход дифференциального компаратора соединен с управляющими входами замыкающего и размыкающего ключей, первые выводы которых подключены к первому источнику опорного напряжения, отличающийся тем, что в него введен второй источник опорного напряжения, j-я (j 1 n) суммирующая шина содержит n 1 сумматоров, первые входы первых сумматоров суммирующих шин подключены к второму источнику опорного напряжения, выход i-го сумматора j-й суммирующей шины соединен с первым входом (i + 1)-го сумматора j-й суммирующей шины, инвертирующие входы дифференциальных компараторов i-й группы подключены к (i + 1)-й входной шине, неинвертирующие входы с первого по i-й дифференциальных компараторов каждой группы соединены с одноименной входной шиной, вторые выводы замыкающих ключей i-й группы подключены к вторым входам сумматоров (i + 1)-й суммирующей шины, вторые выводы с первого по i-й размыкающих ключей i-й группы соединены с вторыми входами сумматоров с первой по i-ю суммирующих шин, вторые выводы замыкающих и размыкающих ключей являются соответствующими выходами квантователя.
RU93057942A 1993-12-29 1993-12-29 Ранговый квантователь RU2060550C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU93057942A RU2060550C1 (ru) 1993-12-29 1993-12-29 Ранговый квантователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU93057942A RU2060550C1 (ru) 1993-12-29 1993-12-29 Ранговый квантователь

Publications (2)

Publication Number Publication Date
RU2060550C1 true RU2060550C1 (ru) 1996-05-20
RU93057942A RU93057942A (ru) 1996-08-27

Family

ID=20151017

Family Applications (1)

Application Number Title Priority Date Filing Date
RU93057942A RU2060550C1 (ru) 1993-12-29 1993-12-29 Ранговый квантователь

Country Status (1)

Country Link
RU (1) RU2060550C1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Алгоритмы и устройство обработки сигналов и автоматизация проектирования. Сб.науч.трудов. Таллинн; АН Эстонии, 1991, с.62. 2. Волгин Л.И. Свойства и структуры функций осреднения. Таллинн: АН Эстонии, 1992, с.60. *

Similar Documents

Publication Publication Date Title
EP0150114B1 (en) Sampled data fir filters with enhanced tap weight resolution
US6732130B2 (en) Fast hadamard transform device
KR930000207B1 (ko) 논리 전가산기 회로
SU1573458A2 (ru) Устройство дл адресации
RU2060550C1 (ru) Ранговый квантователь
EP0685808A1 (en) Computing device
US3582634A (en) Electrical circuit for multiplying serial binary numbers by a parallel number
EP1461866B1 (en) Analog-to-digital converter and method of generating an intermediate code for an analog-to-digital converter
US5939925A (en) Semiconductor circuitry to process analog signals using weighted- sum operations
RU2710866C1 (ru) Ранговый фильтр
RU2700555C1 (ru) Мажоритарный модуль
Wiegold et al. Growth sequences of finite semigroups
US3879605A (en) Special purpose hybrid computer to implement kronecker-matrix transformations
Chu et al. Symmetric Toeplitz matrices with two prescribed eigenpairs
RU2169945C2 (ru) Реляторный процессор для идентификации информационного сигнала по признаку его принадлежности к субмедианному или супрамедианному подмножествам массива аналоговых сигналов
US3618077A (en) Walsh function generator
RU2242044C1 (ru) Мажоритарный модуль
RU2154299C1 (ru) Ранговый процессор для идентификации и селекции субмедианного, медианного и супрамедианного значения информационного сигнала
RU2214625C2 (ru) Компараторно-реляторная матрица с регулярной структурой
RU2768627C1 (ru) Логический преобразователь
RU2778678C1 (ru) Логический модуль
US5216424A (en) Binary data converter
SU1256014A1 (ru) Устройство дл сортировки данных
RU2109338C1 (ru) Аналоговый логический элемент для идентификации и селекции экстремального, супраэкстремального или субэкстремального значений информационного сигнала
RU2037197C1 (ru) Устройство для решения систем линейных алгебраических уравнений