RU205507U1 - SILICON STRUCTURE WITH DIELECTRIC INSULATION FOR HIGH-VOLTAGE MICROSCIRCUITS IN SMALL CASES - Google Patents
SILICON STRUCTURE WITH DIELECTRIC INSULATION FOR HIGH-VOLTAGE MICROSCIRCUITS IN SMALL CASES Download PDFInfo
- Publication number
- RU205507U1 RU205507U1 RU2021106298U RU2021106298U RU205507U1 RU 205507 U1 RU205507 U1 RU 205507U1 RU 2021106298 U RU2021106298 U RU 2021106298U RU 2021106298 U RU2021106298 U RU 2021106298U RU 205507 U1 RU205507 U1 RU 205507U1
- Authority
- RU
- Russia
- Prior art keywords
- voltage
- silicon
- dielectric insulation
- pockets
- planar junction
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
Abstract
Предлагаемая полезная модель относится к конструкции кремниевых структур с диэлектрической изоляцией для высоковольтных микросхем, а именно - для микросхем в малогабаритных корпусах с напряжением питания более 200 В.Техническим результатом предлагаемой полезной модели является повышение пробивного напряжения без увеличения прямого падения напряжения и толщины кристалла.Указанный технический результат достигается тем, что кремниевая структура с диэлектрической изоляцией для высоковольтных микросхем, состоящая из подложки на основе кремния, изолированных диэлектриком от подложки кремниевых монокристаллических карманов с двумя скрытыми слоями, первым легированным мышьяком, и выходящим на рабочую поверхность структуры по боковым стенкам карманов, вторым на дне кармана легированный фосфором дозой в интервале (2,5-3,5)⋅1013ионов/см3и глубиной больше глубины залегания мышьяка на 4-6 мкм и высоковольтным планарным переходом на рабочей стороне кремниевой структуры с диэлектрической изоляцией, состоящим из плоской части, по периферии которой расположены элементы, повышающие напряжение пробоя планарного перехода, при этом второй скрытый слой сформирован только под плоской частью планарного перехода.The proposed utility model relates to the design of silicon structures with dielectric insulation for high-voltage microcircuits, namely, for microcircuits in small-sized packages with a supply voltage of more than 200 V. The technical result of the proposed utility model is to increase the breakdown voltage without increasing the forward voltage drop and crystal thickness. the result is achieved by the fact that a silicon structure with dielectric insulation for high-voltage microcircuits, consisting of a silicon-based substrate, isolated by a dielectric from the substrate of silicon monocrystalline pockets with two hidden layers, the first doped with arsenic, and emerging on the working surface of the structure along the side walls of the pockets, the second on the bottom of the pocket doped with phosphorus with a dose in the range (2.5-3.5) ⋅1013 ions / cm3 and a depth greater than the depth of arsenic by 4-6 μm and a high-voltage planar junction on the working side of a silicon structure with dielectric insulation, with consisting of a flat part, along the periphery of which there are elements that increase the breakdown voltage of the planar junction, while the second hidden layer is formed only under the flat part of the planar junction.
Description
Предлагаемая полезная модель относится к конструкции кремниевых структур с диэлектрической изоляцией для высоковольтных микросхем, а именно - для микросхем в малогабаритных корпусах с напряжением питания более 200 В.The proposed utility model relates to the design of silicon structures with dielectric insulation for high-voltage microcircuits, namely, for microcircuits in small-sized packages with a supply voltage of more than 200 V.
Известна кремниевая структура с диэлектрической изоляцией для высоковольтных микросхем, состоящая из подложки на основе кремния, изолированных диэлектриком от подложки кремниевых монокристаллических карманов со скрытым слоем (см. книгу «Биполярные интегральные схемы с диэлектрической изоляцией», Никишин В.И., Сыноров В.Ф., Тарасов А.П. Воронеж: Изд-во ВГУ, 1980, стр. 13).Known silicon structure with dielectric insulation for high-voltage microcircuits, consisting of a substrate based on silicon, insulated by a dielectric from the substrate of silicon monocrystalline pockets with a hidden layer (see the book "Bipolar integrated circuits with dielectric insulation", Nikishin V.I., Synorov V.F. ., Tarasov A.P. Voronezh: Voronezh State University Publishing House, 1980, p. 13).
Для получения скрытого слоя поверхность пластины перед формированием «карманов» кремниевой структуры с диэлектрической изоляцией (КСДИ) легируют одной из примесей n-типа проводимости, а именно - сурьмой, фосфором или мышьяком.To obtain a hidden layer, the surface of the wafer is doped with one of the n-type impurities, namely, antimony, phosphorus or arsenic, before the formation of "pockets" of a silicon structure with dielectric insulation (CDI).
При легировании сурьмой скрытый слой имеет поверхностное сопротивление 12-30 Ом/⎕, что недостаточно для современных транзисторов, работающих на повышенных токах. При легировании фосфором сопротивление скрытого слоя возможно получить величиной до 3-5 Ом/⎕, однако при термообработках толщина скрытого слоя увеличивается до 12-15 мкм, что требует увеличения глубины карманов. При легировании мышьяком сопротивление скрытого слоя возможно получить величиной до 2-4 Ом/⎕, а толщину скрытого слоя до 4-6 мкм. Однако при формировании карманов в монокристаллическом кремнии со скрытым слоем из фосфора или мышьяка происходит растрав сильно легированной поверхности кремния и, как следствие, потеря точных форм топологии карманов.When doped with antimony, the hidden layer has a surface resistance of 12-30 Ohm / ⎕, which is insufficient for modern transistors operating at high currents. When doping with phosphorus, the resistance of the hidden layer can be obtained up to 3-5 Ohm / ⎕, however, during heat treatment, the thickness of the hidden layer increases to 12-15 microns, which requires an increase in the depth of the pockets. When doped with arsenic, the resistance of the hidden layer can be up to 2-4 Ohm / ⎕, and the thickness of the hidden layer is up to 4-6 microns. However, when pockets are formed in monocrystalline silicon with a hidden layer of phosphorus or arsenic, the heavily doped silicon surface is razed and, as a consequence, the exact shape of the topology of the pockets is lost.
Указанный недостаток устранен в кремниевой структуре с диэлектрической изоляцией для высоковольтных микросхем, состоящей из подложки на основе кремния, изолированных диэлектриком от подложки кремниевых монокристаллических карманов со скрытым слоем, легированным мышьяком и выходящим на рабочую поверхность структуры по боковым стенкам карманов (см. например, брошюру: Обзоры по электронной технике. Серия 3. Вып. №4 (1304). Кремниевые структуры с диэлектрической изоляцией для изделий микроэлектроники. Брюхно Н.А., Жарковский Е.М., Концевой Ю.А. Сахаров Ю.Г. М.: ЦНИИ «Электроника», 1987, стр. 31).This drawback is eliminated in a silicon structure with dielectric insulation for high-voltage microcircuits, consisting of a silicon-based substrate, insulated by a dielectric from the substrate of silicon monocrystalline pockets with a hidden layer doped with arsenic and coming out to the working surface of the structure along the side walls of the pockets (see, for example, the brochure: Reviews on
Недостатком данной структуры является то, что точность получения толщины монокристаллических карманов невелика и составляет порядка 6 мкм. При минимальной толщине кармана, появляется брак по напряжению пробоя высоковольтных структур, сформированных в карманах. Если увеличить номинал толщины карманов на технологический запас, например, на 6 мкм, то при максимальной толщине карманов увеличится падение напряжения в открытом состоянии, что снизит также выход годных.The disadvantage of this structure is that the accuracy of obtaining the thickness of monocrystalline pockets is low and amounts to about 6 μm. With a minimum pocket thickness, a defect occurs in the breakdown voltage of high-voltage structures formed in the pockets. If the nominal thickness of the pockets is increased by the technological margin, for example, by 6 microns, then at the maximum thickness of the pockets, the voltage drop in the open state will increase, which will also reduce the yield of suitable ones.
Наиболее близким к предлагаемой полезной модели является кремниевая структура с диэлектрической изоляцией для высоковольтных микросхем, состоящая из подложки на основе кремния, изолированных диэлектриком от подложки кремниевых монокристаллических карманов со скрытым слоем легированным мышьяком и выходящим на рабочую поверхность структуры по боковым стенкам карманов, дополнительно содержит скрытый слой на дне карманов, легированный фосфором дозой в интервале (2.5-3.5)⋅1013 ионов/см2 и глубиной больше глубины залегания мышьяка на 4-6 мкм и высоковольтным планарным переходом на рабочей стороне кремниевой структуры с диэлектрической изоляцией, состоящим из плоской части, по периферии которой расположены элементы, повышающие напряжение пробоя планарного перехода (патент RU 198255 от 29.06.2020).The closest to the proposed utility model is a silicon structure with dielectric insulation for high-voltage microcircuits, consisting of a silicon-based substrate, insulated by a dielectric from the substrate of silicon monocrystalline pockets with a hidden layer doped with arsenic and coming out to the working surface of the structure along the side walls of the pockets, additionally contains a hidden layer at the bottom of the pockets, doped with phosphorus with a dose in the range (2.5-3.5) ⋅10 13 ions / cm 2 and a depth greater than the depth of arsenic by 4-6 microns and a high-voltage planar junction on the working side of a silicon structure with dielectric insulation, consisting of a flat part, along the periphery of which there are elements that increase the breakdown voltage of the planar junction (patent RU 198255 dated 06/29/2020).
Выявленным недостатком данной структуры является снижение эффективности элементов, повышающих пробивное напряжение, из-за дополнительного скрытого слоя, легированного фосфором.The revealed drawback of this structure is a decrease in the efficiency of elements that increase the breakdown voltage, due to an additional hidden layer doped with phosphorus.
Уменьшение напряженности электрического поля в объеме и особенно на поверхности монокристаллического кармана повышает напряжение пробоя.A decrease in the electric field strength in the bulk and especially on the surface of a monocrystalline pocket increases the breakdown voltage.
Чаще всего наиболее эффективными элементами, повышающими напряжение пробоя, являются: полевой электрод, диффузионные делительные кольца, снятие фаски. Все эти элементы снижают напряженность поля и увеличивают радиус скругления напряженности поля вокруг планарного перехода.Most often, the most effective elements that increase the breakdown voltage are: field electrode, diffusion dividing rings, chamfering. All of these elements reduce the field strength and increase the field strength rounding radius around the planar junction.
Напряжение пробоя снижается из-за уменьшения радиуса кривизны линий напряженности поля планарного перехода, т.к. они замыкаются на скрытом слое, легированным фосфором, который имеет меньшее удельное сопротивление по сравнению с монокристаллическим карманом. Чтобы исключить влияние дополнительного скрытого слоя легированного фосфором, необходимо увеличивать толщину кармана, что ухудшает другие характеристики полупроводникового прибора.The breakdown voltage decreases due to a decrease in the radius of curvature of the field strength lines of the planar transition, since they are closed on a hidden layer doped with phosphorus, which has a lower resistivity compared to a single crystal pocket. To exclude the influence of an additional hidden layer doped with phosphorus, it is necessary to increase the pocket thickness, which degrades other characteristics of the semiconductor device.
Техническим результатом предлагаемой полезной модели является повышение пробивного напряжения без увеличения прямого падения напряжения и толщины кристалла.The technical result of the proposed utility model is to increase the breakdown voltage without increasing the forward voltage drop and crystal thickness.
Указанный технический результат достигается тем, что кремниевая структура с диэлектрической изоляцией для высоковольтных микросхем, состоящая из подложки на основе кремния, изолированных диэлектриком от подложки кремниевых монокристаллических карманов с двумя скрытыми слоями, первым легированным мышьяком, и выходящим на рабочую поверхность структуры по боковым стенкам карманов, вторым на дне кармана легированный фосфором дозой в интервале (2,5-3,5)⋅1013 ионов/см2 и глубиной больше глубины залегания мышьяка на 4-6 мкм и высоковольтным планарным переходом на рабочей стороне кремниевой структуры с диэлектрической изоляцией, состоящим из плоской части, по периферии которой расположены элементы, повышающие напряжение пробоя планарного перехода, при этом второй скрытый слой сформирован только под плоской частью планарного перехода.The specified technical result is achieved by the fact that a silicon structure with dielectric insulation for high-voltage microcircuits, consisting of a silicon-based substrate, isolated by a dielectric from the substrate of silicon monocrystalline pockets with two hidden layers, the first doped with arsenic, and emerging on the working surface of the structure along the side walls of the pockets, the second, at the bottom of the pocket, doped with phosphorus with a dose in the range (2.5-3.5) ⋅10 13 ions / cm 2 and a depth greater than the depth of arsenic by 4-6 microns and a high-voltage planar junction on the working side of a silicon structure with dielectric insulation, consisting from the flat part, along the periphery of which there are elements increasing the breakdown voltage of the planar junction, while the second hidden layer is formed only under the flat part of the planar junction.
При обратном смещении область максимального электрического поля находится по периферии в области элементов, повышающих пробивное напряжение. Так как на дне кармана в этих областях отсутствует скрытый легированный фосфором слой, напряженность поля уменьшается, соответственно увеличивая напряжение пробоя.With a reverse bias, the region of the maximum electric field is located at the periphery in the region of the elements that increase the breakdown voltage. Since there is no hidden phosphorus-doped layer in these areas at the bottom of the pocket, the field strength decreases, correspondingly increasing the breakdown voltage.
Наличие скрытого легированного фосфором слоя только под планарным переходом не влияет на прямое падение напряжения.The presence of a hidden layer doped with phosphorus only under the planar junction does not affect the forward voltage drop.
При длине скрытого слоя меньше длины планарного перехода, увеличивается прямое падение напряжения, а при длине больше скрытого слоя уменьшается обратное напряжение пробоя.When the length of the buried layer is less than the length of the planar junction, the forward voltage drop increases, and when the length is longer than the buried layer, the reverse breakdown voltage decreases.
В интегральных схемах в качестве элементов, повышающих напряжение, чаще всего используется структуры с полевым электродом, а в дискретных приборах - диффузионные делительные кольца.In integrated circuits, structures with a field electrode are most often used as voltage-raising elements, and in discrete devices, diffusion dividing rings are used.
Сущность предлагаемой полезной модели поясняется фигурой. На фиг. 1 приведен разрез предлагаемой кремниевой структуры с диэлектрической изоляцией для высоковольтных микросхем. The essence of the proposed utility model is illustrated by the figure. FIG. 1 shows a section of the proposed silicon structure with dielectric insulation for high-voltage microcircuits.
Позициями на фиг. 1 обозначены:The positions in FIG. 1 are marked:
1 - кремниевый монокристаллический карман;1 - silicon monocrystalline pocket;
2 - скрытый слой легированный фосфором под плоской частью планарного перехода;2 - hidden layer doped with phosphorus under the flat part of the planar junction;
3 - скрытый слой, легированный мышьяком, и выходящий на рабочую поверхность структуры по боковым стенкам кармана;3 - a hidden layer doped with arsenic and coming out to the working surface of the structure along the side walls of the pocket;
4 - боковая стенка кармана;4 - side wall of the pocket;
5 - изолирующий диэлектрик (двуокись кремния);5 - insulating dielectric (silicon dioxide);
6 - поликремниевая подложка;6 - polysilicon substrate;
7 - изолирующий и маскирующий окисел на рабочей стороне структуры;7 - insulating and masking oxide on the working side of the structure;
8 - высоковольтный планарный переход;8 - high-voltage planar junction;
9 - элементы, повышающие напряжение пробоя планарного перехода (полевой электрод);9 - elements increasing the breakdown voltage of the planar junction (field electrode);
10 - металлизация;10 - metallization;
х - разница в глубинах скрытого слоя фосфора и мышьяка.x is the difference in the depths of the hidden layer of phosphorus and arsenic.
Ниже описаны основные этапы изготовления кремниевой структуры с диэлектрической изоляцией для высоковольтных микросхем.The following describes the main steps for making a dielectric insulated silicon structure for high voltage microcircuits.
На пластинах монокристаллического кремния (см. фиг. 1) ориентации [100] n-типа проводимости с удельным сопротивлением 10 Ом⋅см локально проводится ионная имплантация фосфора с энергией 60 кэВ и дозой 3,0⋅1013 ионов/см2. Затем примесь термически обрабатывают в атмосфере кислорода при температуре 1200°С в течение 4 часов. В предлагаемой структуре, таким образом, в донной части кремниевого монокристаллического кармана 1 формируется скрытый слой легированный фосфором под плоской частью планарного перехода 2 с поверхностным сопротивлением 200-300 Ом/⎕.On plates of monocrystalline silicon (see Fig. 1) orientation [100] n-type conductivity with a resistivity of 10 Ohm⋅cm, ion implantation of phosphorus with an energy of 60 keV and a dose of 3.0⋅10 13 ions / cm 2 is locally carried out. Then the impurity is thermally treated in an oxygen atmosphere at a temperature of 1200 ° C for 4 hours. In the proposed structure, thus, in the bottom part of the silicon
На следующем этапе пластины окисляют 15 мин при температуре 1150°С в сухом кислороде, затем 35 мин в водяном паре и 20 мин снова в сухом кислороде. В полученной пленке двуокиси кремния методом фотолитографии формируются окна, через которые вытравливаются канавки глубиной 41-43 мкм. После снятия окисной пленки проводится ионная имплантация мышьяка с энергией 60 кэВ и дозой 1,8⋅1016 ионов/см2. Разгонка примеси проводится в атмосфере кислорода при температуре 1220°С в течение 3 часов. В результате формируется скрытый слой, легированный мышьяком (3), выходящий на рабочую поверхность структуры по боковым стенкам кармана 4 с поверхностным сопротивлением не более 5 Ом/⎕. Далее на полученном рельефе кремниевой пластины выращивают защитную пленку двуокиси кремния (5) методом термического окисления при 1200°С по следующему режиму: 60 мин в сухом кислороде, 270 мин в парах воды и 20 мин в сухом кислороде. Для выравнивания рельефа и формирования опорного слоя на пластинах проводится осаждение поликристаллического кремния, из которого получается поликремниевая подложка 6, при температуре 1180-1200°С до толщины не менее 380 мкм. Затем поверхность поликремния пластин шлифуется до получения ровной поверхности. Кремниевые монокристаллические области со скрытым слоем изолируют путем удаления монокристалла за пределами рельефа с обратной стороны рабочих пластин.At the next stage, the plates are oxidized for 15 min at a temperature of 1150 ° C in dry oxygen, then 35 min in steam and 20 min again in dry oxygen. In the resulting film of silicon dioxide, windows are formed by photolithography, through which grooves with a depth of 41-43 μm are etched. After removing the oxide film, ion implantation of arsenic with an energy of 60 keV and a dose of 1.8⋅10 16 ions / cm 2 is carried out. The impurity is distilled off in an oxygen atmosphere at a temperature of 1220 ° C for 3 hours. As a result, a hidden layer doped with arsenic (3) is formed, which emerges on the working surface of the structure along the side walls of the
На полученной структуре интегральных схем с диэлектрической изоляцией компонентов путем локального окисления через маску нитрида кремния формируется слой диоксида кремния толщиной 1,3-1,5 мкм, который выступает в роли изолирующего и маскирующего окисла на рабочей стороне структуры 7. Затем через окна в окисле ионной имплантацией бора формируются область высоковольтного планарного перехода 8. После проведения всех высокотемпературных обработок разница глубин скрытого слоя фосфора и мышьяка (х) составляет 4-6 мкм.On the resulting structure of integrated circuits with dielectric isolation of components by local oxidation through a silicon nitride mask, a layer of silicon dioxide with a thickness of 1.3-1.5 μm is formed, which acts as an insulating and masking oxide on the working side of the
Перед формированием контактных окон на поверхность пластин наносится слой межуровневого диэлектрика, состоящий из пиролитического окисла толщиной 0,25 мкм и фосфоросиликатного стекла толщиной 0,5-0,7 мкм. Затем одновременно формируются элементы, повышающие напряжение пробоя планарного перехода (полевой электрод) 9 и металлизация 10, толщиной 1,6-1,8 мкм.Before the formation of contact windows, a layer of interlevel dielectric is applied to the surface of the plates, consisting of pyrolytic oxide 0.25 μm thick and phosphorosilicate glass 0.5-0.7 μm thick. Then, elements are simultaneously formed that increase the breakdown voltage of the planar junction (field electrode) 9 and
В таблице 1 приведены результаты измерений тестовых ячеек на одинаковых кремниевых структурах с диэлектрической изоляцией, отличающихся лишь расположением скрытого слоя, легированного фосфором.Table 1 shows the results of measurements of test cells on the same silicon structures with dielectric insulation, differing only in the location of the hidden layer doped with phosphorus.
Таким образом, экспериментально подтверждено, что второй скрытый слой, сформированный только под плоской частью планарного перехода (образец №2), увеличивает пробивное напряжение, не влияя на прямое падение напряжение.Thus, it has been experimentally confirmed that the second hidden layer, formed only under the flat part of the planar junction (sample No. 2), increases the breakdown voltage without affecting the forward voltage drop.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2021106298U RU205507U1 (en) | 2021-03-10 | 2021-03-10 | SILICON STRUCTURE WITH DIELECTRIC INSULATION FOR HIGH-VOLTAGE MICROSCIRCUITS IN SMALL CASES |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2021106298U RU205507U1 (en) | 2021-03-10 | 2021-03-10 | SILICON STRUCTURE WITH DIELECTRIC INSULATION FOR HIGH-VOLTAGE MICROSCIRCUITS IN SMALL CASES |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU205507U1 true RU205507U1 (en) | 2021-07-19 |
Family
ID=77020222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2021106298U RU205507U1 (en) | 2021-03-10 | 2021-03-10 | SILICON STRUCTURE WITH DIELECTRIC INSULATION FOR HIGH-VOLTAGE MICROSCIRCUITS IN SMALL CASES |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU205507U1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU214697U1 (en) * | 2022-07-25 | 2022-11-10 | Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | SILICON STRUCTURE WITH DIELECTRIC INSULATION |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1116919A1 (en) * | 1981-11-25 | 1994-04-15 | Н.А. Брюхно | Method of manufacturing silicon transistor structures with dielectric insulation |
| SU1739805A1 (en) * | 1990-03-12 | 1994-04-30 | Производственное объединение "Кремний" | Method of manufacture of high-voltage integrated circuits with dielectric insulation |
| US20120235712A1 (en) * | 2009-09-29 | 2012-09-20 | Fuji Electri Co., Ltd. | High voltage semiconductor device and driving circuit |
| RU198255U1 (en) * | 2020-03-16 | 2020-06-29 | Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | SILICON STRUCTURE WITH DIELECTRIC INSULATION FOR HIGH VOLTAGE ICs |
-
2021
- 2021-03-10 RU RU2021106298U patent/RU205507U1/en active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1116919A1 (en) * | 1981-11-25 | 1994-04-15 | Н.А. Брюхно | Method of manufacturing silicon transistor structures with dielectric insulation |
| SU1739805A1 (en) * | 1990-03-12 | 1994-04-30 | Производственное объединение "Кремний" | Method of manufacture of high-voltage integrated circuits with dielectric insulation |
| US20120235712A1 (en) * | 2009-09-29 | 2012-09-20 | Fuji Electri Co., Ltd. | High voltage semiconductor device and driving circuit |
| RU198255U1 (en) * | 2020-03-16 | 2020-06-29 | Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | SILICON STRUCTURE WITH DIELECTRIC INSULATION FOR HIGH VOLTAGE ICs |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU214697U1 (en) * | 2022-07-25 | 2022-11-10 | Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | SILICON STRUCTURE WITH DIELECTRIC INSULATION |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100401130B1 (en) | Ultra small size vertical MOSFET device and fabrication method of the MOSFET device | |
| US4239559A (en) | Method for fabricating a semiconductor device by controlled diffusion between adjacent layers | |
| US4729006A (en) | Sidewall spacers for CMOS circuit stress relief/isolation and method for making | |
| US4298401A (en) | Breakdown voltage resistor obtained through a double ion-implantation into a semiconductor substrate, and manufacturing process of the same | |
| TWI362737B (en) | High energy esd structure | |
| Mochizuki et al. | A new MOS process using MoSi2 as a gate material | |
| JPH0550144B2 (en) | ||
| US20090056345A1 (en) | Nanoscale thermoelectric refrigerator | |
| CN101043053B (en) | Power semiconductor device having improved performance and method | |
| TW201007956A (en) | Nitrided barrier layers for solar cells | |
| JP3534056B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| KR20020086726A (en) | Method of forming a trench dmos having reduced threshold voltage | |
| EP0051500B1 (en) | Semiconductor devices | |
| CN102593181A (en) | Silicon-on-insulator (SOI) underlay-based high-voltage metal oxide semiconductor tube and manufacturing method | |
| CN113130633B (en) | Groove type field effect transistor structure and preparation method thereof | |
| RU198255U1 (en) | SILICON STRUCTURE WITH DIELECTRIC INSULATION FOR HIGH VOLTAGE ICs | |
| RU205507U1 (en) | SILICON STRUCTURE WITH DIELECTRIC INSULATION FOR HIGH-VOLTAGE MICROSCIRCUITS IN SMALL CASES | |
| JPH0332234B2 (en) | ||
| TW517259B (en) | Semiconductor and manufacturing method for semiconductor | |
| US20090250750A1 (en) | Trench gate power mosfet | |
| WO2003032398A2 (en) | Field effect transistor having periodically doped channel | |
| US5168337A (en) | Polycrystalline diode and a method for making the same | |
| CN108565259B (en) | Semiconductor device and method for manufacturing the same | |
| US8853026B2 (en) | Semiconductor device having deep wells and fabrication method thereof | |
| RU2399115C1 (en) | METHOD FOR ION ALLOYING OF p-n BARRIER AREAS OF SEMICONDUCTOR INSTRUMENTS AND INTEGRATED CIRCUITS WITH BORON |