RU2028661C1

RU2028661C1 - Function calculator

Info

Publication number: RU2028661C1
Authority: RU
Inventors: В.Ф. Арсени; М.Е. Бородянский; С.А. Гончаров; Г.М. Якименко; Р.П. Плахатнюк
Original assignee: Научное конструкторское бюро "Миус"
Priority date: 1990-06-25
Filing date: 1990-06-25
Publication date: 1995-02-09

Abstract

FIELD: computer engineering. SUBSTANCE: calculator is provided with four registers, switch, second shift register, two adder-subtractors, and sign finder. Synchronization unit functions to synchronize separate parts of calculator and to afford desired sequence of execution of operations. Registers 5, 9, 11, and 14 store intermediate results of calculations, registers 6 and 13 execute shift operations for intermediate results by number of bits corresponding to cycle number. Adders 7 and 8 function to calculated qualified value of function. EFFECT: improved speed. 3 dwg

Description

Изобретение относится к вычислительной технике, может быть использовано в цифровых вычислительных машинах и вычислительных системах. The invention relates to computer technology, can be used in digital computers and computer systems.

Известно устройство для извлечения квадратных корней [1], содержащее три интегратора использующее пилообразные сигналы двух интеграторов поочередно в качестве входного сигнала третьего генератора. Уровень выходного сигнала третьего интегратора контролируется с целью включения и выключения первых двух интеграторов. A device for extracting square roots [1], containing three integrators using sawtooth signals of two integrators in turn as an input signal of a third generator. The output level of the third integrator is controlled in order to turn on and off the first two integrators.

Недостатком является низкая точность вычислений и сложность используемых блоков. The disadvantage is the low accuracy of the calculations and the complexity of the blocks used.

Известно другое техническое решение, содержащее два интегратора, два сумматора, сдвиговый регистр, причем первый вход первого сумматора соединен с выходом первого интегратора, выход первого сумматора подключен к первому входу второго интегратора первый вход первого интегратора соединен с первым входом второго сумматора, второй вход второго сумматора подключен к первому входу сдвигового регистра, а выход второго сумматора соединен с входом сдвигового регистра. Another technical solution is known, comprising two integrators, two adders, a shift register, the first input of the first adder connected to the output of the first integrator, the output of the first adder connected to the first input of the second integrator, the first input of the first integrator connected to the first input of the second adder, the second input of the second adder connected to the first input of the shift register, and the output of the second adder is connected to the input of the shift register.

Недостатком этого устройства являются большие аппаратурные затраты и низкое быстродействие. The disadvantage of this device is the high hardware costs and low speed.

Наиболее близким техническим решением является "Устройство для вычисления функции y=

", содержащее три интегратора, коммутатор, два сумматора и сдвиговый регистр, причем первый вход первого сумматора соединен с выходом первого интегратора, выход первого сумматора подключен к первому входу второго интегратора, первый вход интегратора соединен с первым входом второго сумматора, второй вход сумматора подключен к первому выходу сдвигового регистра, а выход второго сумматора соединен со входом сдвигового регистра, второй выход сдвигового регистра соединен со входом коммутатора, первый выход которого подключен ко второму входу первого интегратора, а второй выход - ко второму входу второго интегратора, выход второго интегратора соединен с первым входом третьего интегратора, второй вход которого подключен к первому входу второго интегратора, а выход соединен с вторым входом первого сумматора. Недостатком устройства является высокая сложность входящих в него блоков (интеграторов) и низкое быстродействие.The closest technical solution is "Device for calculating the function y =

"containing three integrators, a switch, two adders and a shift register, the first input of the first adder connected to the output of the first integrator, the output of the first adder connected to the first input of the second integrator, the first input of the integrator connected to the first input of the second adder, the second input of the adder connected to the first output of the shift register, and the output of the second adder is connected to the input of the shift register, the second output of the shift register is connected to the input of the switch, the first output of which is connected to the second input to the first integrator, and the second output to the second input of the second integrator, the output of the second integrator is connected to the first input of the third integrator, the second input of which is connected to the first input of the second integrator, and the output is connected to the second input of the first adder. units (integrators) and low speed.

Целью предлагаемого изобретения является повышение быстродействия и сокращения оборудования устройства. The aim of the invention is to increase the speed and reduce the equipment of the device.

Поставленная цель достигается тем, что в устройство для вычисления функции y=

, содержащее первые сумматор, сумматор-вычитатель, регистр сдвига, первый коммутатор и блок синхронизации, введены с первого по четвертый регистры, второй коммутатор, второй регистр сдвига, второй и третий сумматоры-вычитатели, определитель знака, причем информационный вход и вход константы устройства соединены соответственно с первым и вторым входами сумматора и первого сумматора-вычитателя, выходы которых подключены к первым информационным входам первого и второго коммутаторов, выходы которых соединены с информационными входами первого и второго регистров, выход первого регистра соединен с информационными входами второго сумматора-вычитателя и первого регистра сдвига, выход которого подключен к первому информационному входу третьего сумматора-вычитателя, выход которого подключен к информационному входу третьего регистра, выход которого соединен со вторым информационным входом второго коммутатора, выход второго регистра соединен с информационным входом второго регистра сдвига, со вторым информационным входом третьего сумматора-вычитателя и первым входом определителя знака, выход которого соединен с третьим информационным входом третьего сумматора-вычитателя и со вторым информационным входом второго сумматора-вычитателя, третий информационный вход которого подключен к выходу второго регистра сдвига, а выход - к информационному входу четвертого регистра, выход которого подключен ко второму информационному входу второго коммутатора и к выходу устройства, вход запуска блока синхронизации соединен с входом запуска устройства, а первый выход - с входами управления записью сумматора и первого сумматора-вычитателя, второй выход блока синхронизации соединен с входами разрешения записи первого и второго регистров, третий и четвертый выходы соединены соответственно с входами разрешения записи и сдвига первого и второго регистров сдвига, пятый выход блока синхронизации подключен ко входам вычитания второго и третьего сумматоров-вычитателей и второму входу определителя знака, а шестой выход - к входам разрешения записи третьего и четвертого регистров и управляющим входам первого и второго коммутаторов, седьмой выход блока синхронизации является выходом окончания вычисления.This goal is achieved by the fact that in the device for calculating the function y =

containing the first adder, adder-subtractor, shift register, first switch and synchronization unit, the first to fourth registers, the second switch, the second shift register, the second and third adders-subtracters, sign identifier are introduced, and the information input and the input of the device constant are connected respectively, with the first and second inputs of the adder and the first adder-subtractor, the outputs of which are connected to the first information inputs of the first and second switches, the outputs of which are connected to the information inputs of of the second and second registers, the output of the first register is connected to the information inputs of the second adder-subtractor and the first shift register, the output of which is connected to the first information input of the third adder-subtractor, the output of which is connected to the information input of the third register, the output of which is connected to the second information input of the second switch, the output of the second register is connected to the information input of the second shift register, with the second information input of the third adder-subtracter and the first input a sign divider whose output is connected to the third information input of the third adder-subtractor and to the second information input of the second adder-subtractor, the third information input of which is connected to the output of the second shift register, and the output to the information input of the fourth register, the output of which is connected to the second information the input of the second switch and to the output of the device, the trigger input of the synchronization unit is connected to the trigger input of the device, and the first output to the recording control inputs of the adder and the first the subtractor-subtractor, the second output of the synchronization unit is connected to the recording enable inputs of the first and second registers, the third and fourth outputs are connected respectively to the write and shift enable inputs of the first and second shift registers, the fifth output of the synchronization unit is connected to the subtraction inputs of the second and third adders-subtracters and the second input of the determinant of the sign, and the sixth output - to the recording permission inputs of the third and fourth registers and the control inputs of the first and second switches, the seventh output of the sync block tions is output closure computation.

Анализ предложенного технического решения показывает, что в сравнении с аналогом и прототипом они содержат два сумматора-вычитателя, сдвиговый регистр, четыре регистра, шинные коммутаторы, определитель знака, которые отсутствуют в аналоге и прототипа, причем выполнение этими блоками функции обеспечивают высокое быстродействие при существенном упрощении устройства в целом. Таким образом, за счет наличия вышеперечисленных блоков и принадлежащих им связей заявленное техническое решение соответствует критериям новизны по сравнению с прототипом и существенными отличиями по сравнению с аналогом. An analysis of the proposed technical solution shows that, in comparison with the analogue and the prototype, they contain two adder-subtracters, a shift register, four registers, bus switches, a sign identifier that are absent in the analogue and the prototype, and the functions performed by these blocks provide high performance with significant simplification devices in general. Thus, due to the presence of the above blocks and the bonds belonging to them, the claimed technical solution meets the criteria of novelty in comparison with the prototype and significant differences compared with the analogue.

Для подтверждения возможности поставленной цели приводим следующие рассуждения. To confirm the possibility of the goal, we give the following reasoning.

В основу работы предлагаемого устройства положен следующий алгоритм. The basis of the proposed device is the following algorithm.

y_i+1= y_i-ε_i2^-ix_i, x_n=

x_i+1=x_i-ε_i 2^-iy_i,x₁=K+x,
(1)
ε_i=sign y_i,y₁=x-K,
i = 1,2,3, ..., n, где К = 0.68853742, h - длина разрядной сетки устройства.y _{i + 1} = y _i -ε _i 2 ^-i x _i , x _n =

x _{i + 1} = x _i -ε _i 2 ^-i y _i , x ₁ = K + x,
(1)
ε _i = sign y _i , y ₁ = xK,
i = 1,2,3, ..., n, where K = 0.68853742, h is the length of the discharge grid of the device.

Алгоритм (1) представляет собой модифицированный нами метод Волдера (Попов Б.А., Теслер Г.С. Вычисление функции на ЭВМ. Справочник, Киев, Наукова думка, 1984, - 598 с). Методом математического моделирования - вычисление функции y=

на ЭВМ общего назначения методом предлагаемого вычислительного устройства была определена постоянная К.Algorithm (1) is the Volder method we modified (Popov B.A., Tesler G.S. Computer function calculation. Reference book, Kiev, Naukova dumka, 1984, 598 s). By the method of mathematical modeling - calculation of the function y =

On a general-purpose computer, the constant K was determined by the method of the proposed computing device.

На фиг. 1 представлена структурная схема для вычисления функции y=

на фиг. 2 - вариант реализации устройства управления к нему, на фиг. 3 - временная диаграмма работы основных узлов устройства.In FIG. 1 shows a block diagram for calculating the function y =

in FIG. 2 is an embodiment of a control device thereto, in FIG. 3 is a timing diagram of the operation of the main components of the device.

В состав устройства входят (фиг.1) шина Ш1 входного числа Х, сумматор С2, вычитатель С3, шинный коммутатор К4, первый регистр RG5, первый сдвиговый регистр RG6, управляемые сумматоры - вычитатели С7, С8, второй регистр RG9, второй шинный коммутатор К10, третий регистр RG11, определитель знака 012, второй сдвиговый регистр RG13, четвертый регистр RG14, выходная шина Ш15, блок управления БУ16, шина "Пуск" 17, шина константы К18, шина синхронизации конца вычислений Ш19. The device includes (Fig. 1) input number bus Ш1, adder C2, subtractor C3, bus switch K4, first register RG5, first shift register RG6, controlled adders - subtractors C7, C8, second register RG9, second bus switch K10 , the third register RG11, character identifier 012, the second shift register RG13, the fourth register RG14, the output bus Ш15, the control unit БУ16, the bus "Start" 17, the constant bus K18, the synchronization bus for the end of calculations Ш19.

Шина Ш1 входного числа Х подключена к первым входам сумматоров С2 и вычитателя С3, вторые входы которых соединены с шиной константы К18. Выход сумматора С2 через шинный коммутатор К4 подключен к первому входу первого регистра RG5, выход которого соединен с первыми входами первого сдвигового регистра RG6 и второго сумматора С7. Выход регистра RG6 через третий сумматор С8 подключен ко входу третьего регистра RG9, выход которого соединен через шинный коммутатор К10 со входом четвертого регистра RG11, выход которого подключен к первым входам определителя знака 012 и второго сдвигового регистра RG13 и второму входу сумматора С8. Bus Ш1 of input number X is connected to the first inputs of adders C2 and subtractor C3, the second inputs of which are connected to the bus of constant K18. The output of the adder C2 through the bus switch K4 is connected to the first input of the first register RG5, the output of which is connected to the first inputs of the first shift register RG6 and the second adder C7. The output of the register RG6 through the third adder C8 is connected to the input of the third register RG9, the output of which is connected via the bus switch K10 to the input of the fourth register RG11, the output of which is connected to the first inputs of the character identifier 012 and the second shift register RG13 and the second input of the adder C8.

Выход регистра RG13 соединен со вторым входом сумматора C7, выход которого подключен к первому входу шестого регистра RG14, выход которого соединен со вторым входом шинного коммутатора К4 и выходной шиной Ш15. Выход сумматора С3 подключен ко второму входу шинного коммутатора К10, к третьему входу подключен третий вход сумматора С2 и первый выход блока управления БУ16, второй выход которого подключен к управляющим входам регистров RG5 и RG11, третий и четвертый - к управляющим входам сдвиговых регистров 66 и 13, пятый - к тактирующим входам сумматоров С7 и С8 и ко второму входу определителя знака 012, шестой - ко вторым входам регистров RG9 и RG14 и управляющим входам шинных коммутаторов К4 и К10, седьмой к шине синхронизации Ш19, а ко входу БУ16 подключена шина "Пуск" 17. The output of the register RG13 is connected to the second input of the adder C7, the output of which is connected to the first input of the sixth register RG14, the output of which is connected to the second input of the bus switch K4 and the output bus Ш15. The output of the adder C3 is connected to the second input of the bus switch K10, the third input of the adder C2 and the first output of the control unit БУ16 are connected to the third input, the second output of which is connected to the control inputs of the registers RG5 and RG11, the third and fourth to the control inputs of the shift registers 66 and 13 fifth - to the clocking inputs of the adders C7 and C8 and to the second input of the character identifier 012, sixth - to the second inputs of the registers RG9 and RG14 and the control inputs of the bus switches K4 and K10, the seventh to the synchronization bus Ш19, and the Start bus is connected to the input of the БУ16 "17 .

На фиг. 2 приведен пример реализации блока управления БУ16. В его состав входят вентиль В20, сдвиговый регистр RG21, триггер Tr22, элемент задержки Эз23, счетчик Ст24, сдвиговый регистр RG25, дешифратор DC26, триггер Tr27, вентиль В28, генератор Г29, триггер Tr30, вентиль В31, генератор Г32. In FIG. 2 shows an example implementation of the control unit BU16. It consists of valve B20, shift register RG21, trigger Tr22, delay element Ez23, counter St24, shift register RG25, decoder DC26, trigger Tr27, valve B28, generator G29, trigger Tr30, valve B31, generator G32.

Выход генератора Г32 через вентиль В20 соединен с первым входом сдвигового регистра RG21. Первый вход блока БУ26 соединен с шиной "Пуск" 17 и с первым входом триггера Tr22, через элемент задержки Эз23 с первым выходом БУ16, с первым входом счетчика Ст24, второй вход которого подключен к первому выходу RG21, второму выходу БУ16 и первому установочному входу регистра RG25, а выход через дешифра- тор DC26 соединен с входами регистра RG25, выход которого подключен к первому входу триггера Tr27, второй вход которого соединен с третьим выходом RG21 и входом управления записью RG25, а выход через вентиль В28 - с четвертым выходом БУ16 и с управляющим входом регистра RG25, второй выход RG21 подключен к третьему выходу БУ16. Ко второму входу вентиля В28 подключен генератор Г29. Четвертый и пятый выходы RG21 соединены соответственно с пятым и шестым выходами БУ16.n-й выход дешифратор DC26 соединен со вторым входом триггера Tr30, выход которого через вентиль В31 соединен со вторым входом триггера Tr30, выход которого через вентиль В31 соединен со вторым входом триггера Tr32. The output of the generator G32 through the valve B20 is connected to the first input of the shift register RG21. The first input of the BU26 block is connected to the Start bus 17 and to the first input of the Tr22 trigger, through the delay element Ez23 with the first output of the BU16, with the first input of the counter St24, the second input of which is connected to the first output of RG21, the second output of BU16 and the first installation input of the register RG25, and the output through the DC26 decoder is connected to the inputs of the register RG25, the output of which is connected to the first input of the trigger Tr27, the second input of which is connected to the third output of RG21 and the recording control input RG25, and the output through the valve B28 - with the fourth output of БУ16 and с control input register and RG25, RG21 second output connected to a third output BU16. A generator G29 is connected to the second input of gate B28. The fourth and fifth outputs of RG21 are connected respectively to the fifth and sixth outputs of BU16. The n-th output of the DC26 decoder is connected to the second input of trigger Tr30, the output of which through valve B31 is connected to the second input of trigger Tr30, the output of which through valve B31 is connected to the second input of trigger Tr32 .

Второй вход вентиля В31 соединен с четвертым выходом регистра RG21. Второй вход вентиля В30 соединен с входом БУ16. The second input of the valve B31 is connected to the fourth output of the register RG21. The second input of the valve B30 is connected to the input BU16.

Устройство управления обеспечивает по поступлению сигнала с шины "Пуск" 17, выработку управляющих сигналов с выходом с первого по шестой, причем за весь цикл обработки на первом выходе будет один импульс, на втором, третьем, пятом и шестом по n импульсов (где n-разрядность устройства и, соответственно, количество циклов), а на четвертом выходе во время третьего такта каждого цикла появляется последовательность импульсов, количество которых совпадает с номером цикла. The control device provides, upon receipt of a signal from the Start bus 17, the generation of control signals with a first to sixth output, and for the entire processing cycle, the first output will have one pulse, the second, third, fifth and sixth of n pulses (where n the capacity of the device and, accordingly, the number of cycles), and on the fourth output during the third cycle of each cycle a sequence of pulses appears, the number of which coincides with the cycle number.

Блок управления БУ16 работает следующим образом. По команде "Пуск" и счетчик Ст24, и регистр RG21, и триггеры Tr30, Tr22 устанавливаются в исходное состояние, а также через элемент задержки Эз23 сигнал проходит на первый выход БУ16. Импульсы с генератора Г32, проходя через вентиль В20, осуществляют продвижение единицы в сдвиговом регистре RG21. Поэтому на выходах втором, третьем, пятом и шестом вырабатываются импульсы управления. Помимо этого каждый импульс с первого выхода регистра RG21 поступает на счетный вход счетчика Ст24, состояние которого дешифрируется дешифратором DC26 и на этом же также обнуляется регистр RG25. Импульсом с третьего выхода триггер Tr27 переводится в нулевое состояние и разрешает прохождение импульсов с генератора Г29 через вентиль В28 на четвертый выход блока управления и на управляющий вход сдвигового регистра RG25, в который по импульсу с третьего выхода RG21 заносится код, содержащий единицу в разряде, номер которого соответствует числу в счетчике Ст24. На четвертый выход БУ16 пройдет столько импульсов с генератора Г29 сколько тактов понадобится для сдвига кода в регистре RG25 до появления единицы в первом его разряде. При этом триггер Tr27 переходит в единичное состояние и запирает вентиль В28. Когда в счетчике Ст24 устанавливается число, равное выбранному числу итераций, обеспечивающему требуемую точность вычислений, с выхода дешифратора DC26 импульс перебросит триггер Tr30 в единичное состояние и разрешит прохождение через В31 импульса с пятого выхода регистра RG21, по которому на седьмом выходе БУ16 появляется признак окончания вычисления, а триггер Tr22 устанавливается в единичное состояние. Вентиль В20 оказывается закрытым и импульсы с генератора Г32 перестают поступать на сдвигающий вход регистра RG21. Блок управления остается в этом состоянии до прихода следующего импульса "Пуск". Устройство для вычисления функции y=

(см.фиг.3) работает следующим образом. В исходном состоянии все регистры обнуляются, а по команде "Пуск" блок управления БУ16 на первом выходе вырабатывает импульс, обеспечивающий вычисления в сумматоре и вычитателе С2, С3 соответственно чисел x₁ = x + k и y₁ = X-k, которые через шинные коммутаторы К4 и К10 поступают на вход RG5 и RG11. По первому такту, когда сигнал формируется на втором выходе БУ16, в регистре RG5 и RG11 записываются эти числа. По второму такту, поступающему с третьего выхода БУ 16, информация записывается в регистры RG6 и RG13, причем серия импульсов, поступающая на управляющие сдвиговые входы регистров RG6 и RG13 в третьем также обеспечивает сдвиг информации в регистрах на число разрядов, равное номеру цикла вычислений. (В первом цикле сдвиг происходит на один разряд). По четвертому такту поступающему с пятого выхода БУ16, с учетом информации с выхода 0/2 в сумматорах-вычислителях С7 и С8 осуществляется вычисление y_i+1, x_i+1 по формулам (1) и по пятому такту результаты переписываются в регистры RG9 и RG14. В первом цикле вычислений по пятому такту шинные коммутаторы подключают ко входам регистров RG5 и RG11 вместо выходов С2 и С3 выходы регистров RG9 и RG14, признаком окончания вычислений является появление импульса на шине Ш19.The control unit BU16 operates as follows. By the “Start” command, both the counter St24, and the register RG21, and the triggers Tr30, Tr22 are set to their initial state, and also through the delay element E23 the signal passes to the first output of BU16. The pulses from the generator G32, passing through the valve B20, carry out the advancement of the unit in the shift register RG21. Therefore, at the outputs of the second, third, fifth and sixth, control pulses are generated. In addition, each pulse from the first output of the register RG21 goes to the counting input of the counter St24, the state of which is decrypted by the DC26 decoder and the register RG25 is also reset to this. The pulse from the third output triggers Tr27 to zero and allows the pulses from the G29 generator to pass through the B28 valve to the fourth output of the control unit and to the control input of the shift register RG25, into which the code containing the unit in the digit is entered by the pulse from the third output RG21, number which corresponds to the number in the counter St24. As many BU pulses from the G29 generator will pass to the fourth output of BU16, how many clock cycles will be needed to shift the code in the RG25 register until one appears in its first digit. In this case, the trigger Tr27 goes into a single state and closes the valve B28. When a number equal to the selected number of iterations is set in the St24 counter, which ensures the required accuracy of calculations, the pulse Tr30 will switch to the single state from the output of the DC26 decoder and allow the pulse to pass through B31 from the fifth output of the RG21 register, according to which the sign of the end of calculation appears on the seventh output of BU16 and trigger Tr22 is set to a single state. The valve B20 is closed and the pulses from the generator G32 cease to flow to the shifting input of the register RG21. The control unit remains in this state until the next start pulse arrives. Device for calculating the function y =

(see figure 3) works as follows. In the initial state, all registers are reset to zero, and by the “Start” command, the control unit БУ16 generates a pulse at the first output, which provides calculations in the adder and subtractor C2, C3, respectively, of the numbers x ₁ = x + k and y ₁ = Xk, which are through the K4 bus switches and K10 go to input RG5 and RG11. According to the first clock, when the signal is generated at the second output of the BU16, these numbers are written in the register RG5 and RG11. According to the second clock coming from the third output of the BU 16, the information is recorded in the registers RG6 and RG13, and the series of pulses arriving at the control shift inputs of the registers RG6 and RG13 in the third also provides the shift of the information in the registers by the number of bits equal to the number of the calculation cycle. (In the first cycle, the shift occurs by one bit). According to the fourth clock coming from the fifth output of the BU16, taking into account the information from the output 0/2 in the adders-calculators C7 and C8, y _{i + 1} , x _{i + 1} are calculated using formulas (1) and, according to the fifth clock, the results are copied to the registers RG9 and RG14. In the first cycle of calculations on the fifth clock, the bus switches connect the outputs of the registers RG9 and RG14 to the inputs of the registers RG5 and RG11 instead of the outputs C2 and C3, a sign of the end of the calculations is the appearance of a pulse on the bus Ш19.

Таким образом, выигрыш в технико-экономических показателях очевиден. Благодаря наличию простых операций - сложение и сдвиг - становится простым по оборудованию предлагаемое вычислительное устройство. Кроме того, оно превосходит (не уступает) в быстродействии и устройство описанное в прототипе. Thus, the gain in technical and economic indicators is obvious. Due to the presence of simple operations - addition and shift - the proposed computing device becomes simple in equipment. In addition, it is superior (not inferior) in speed and the device described in the prototype.

Пусть предлагаемое вычислительное устройство имеет разрядную сетку n= 16. Будем считать время выполнения операции сложения - t, операции сдвига t/16. Тогда благодаря параллельности вычислительного процесса (1) время вычисления функции y=

определится так:
Т = (16 слож + 130/16 сдвигов) t = 24t
Время вычисления в предлагаемом устройстве определяется по формуле
Т = (16 + 16/2 + 3)t - 27t.Let the proposed computing device has a bit grid n = 16. We will consider the time of the addition operation - t, the shift operation t / 16. Then, due to the parallel computing process (1), the computation time of the function y =

defined as follows:
T = (16 complex + 130/16 shifts) t = 24t
The calculation time in the proposed device is determined by the formula
T = (16 + 16/2 + 3) t - 27t.

Claims

DEVICE FOR CALCULATING FUNCTIONS

comprising the first adder, the adder is a subtractor, a shift register, a switch and a synchronization unit, characterized in that, in order to improve performance, the first to fourth registers, the second switch, the second shift register, the second and third adders-subtracters are introduced into it, a sign identifier, wherein the information input and the input of the device constant are connected respectively to the first and second inputs of the adder and the first adder-subtractor, the outputs of which are connected to the first information inputs of the first and second switches the outputs of which are connected to the information inputs of the first and second registers, the output of the first register is connected to the information inputs of the first and second adders-subtracters, a shift register whose output is connected to the first information input of the third adder-subtractor, the output of which is connected to the information input of the third register, the output of which is connected to the second information input of the second switch, the output of the second register is connected to the information input of the second shift register, with the second information the course of the third adder-subtractor and the first input of the signifier, the output of which is connected to the third information input of the third adder-subtractor and to the second information input of the second adder-subtractor, the third information input of which is connected to the output of the second shift register, and the output to the information input of the fourth register, the output of which is connected to the second information input of the second switch and to the device output, the trigger input of the synchronization unit is connected to the trigger input of the device, and the first stroke - with the recording control inputs of the adder and the first adder-subtracter, the second output of the synchronization unit is connected to the recording enable inputs of the first and second registers, the third and fourth outputs are connected respectively to the write enable and shift inputs of the first and second shift registers, the fifth output of the synchronization unit is connected to the subtraction inputs of the second and third adders-subtracters and the second input of the character identifier, and the sixth output to the recording permission inputs of the third and fourth registers and the control inputs of th and the second switch, the seventh output sync block is the output end of the computation.