RU2015555C1

RU2015555C1 - Statistic analyzer

Info

Publication number: RU2015555C1
Authority: RU
Inventors: С.И. Молчан; А.А. Преловская
Original assignee: Иркутский институт народного хозяйства
Priority date: 1991-05-12
Filing date: 1991-05-12
Publication date: 1994-06-30

Abstract

FIELD: computer technology. SUBSTANCE: analyzer has two registers, two memory units, adder, two delay members and clock pulse generator. Two-dimensional characteristics of Markov chains are determined, which have different numbers of different values. EFFECT: widened area of application. 1 dwg

Description

Изобретение относится к области оценивания характеристик случайных величин и процессов и может быть использовано в качестве приставки или внутреннего блока ЭВМ. The invention relates to the field of evaluating the characteristics of random variables and processes and can be used as a console or internal computer unit.

Известно устройство, предназначенное для обработки вероятности информации и содержащее блок регистров сдвига, блоки статистического кодирования, блоки счетчиков, логические схемы И, устройство управления и цифровой генератор [1]. A device for processing the probability of information and containing a block of shift registers, blocks of statistical coding, blocks of counters, logic circuits AND, a control device and a digital generator [1].

Недостатком данного устройства является отсутствие возможности оценивания элементов стохастической матрицы цепи Маркова. The disadvantage of this device is the inability to evaluate the elements of the stochastic matrix of the Markov chain.

Известно также устройство, предназначенное для определения параметров статистических распределений и содержащее генератор тактовых импульсов, сумматор, блок памяти, блок расчета параметров, запоминающее устройство сигналов конца выборки и коммутатора [2]. It is also known a device designed to determine the parameters of statistical distributions and containing a clock generator, an adder, a memory unit, a unit for calculating parameters, a memory device of the signals of the end of the sample and the switch [2].

Недостатком данного устройства также является отсутствие возможности оценивания элементов стохастической матрицы цепи Маркова. The disadvantage of this device is the lack of the ability to evaluate the elements of the stochastic matrix of the Markov chain.

В качестве прототипа выбран статистический анализатор, предназначенный для оценивания элементов стохастической матрицы цепи Маркова и содержащий генератор тактовых импульсов, два регистра памяти, блок памяти и сумматор [3]. As a prototype, a statistical analyzer was chosen, designed to evaluate the elements of the stochastic matrix of the Markov chain and containing a clock pulse generator, two memory registers, a memory block, and an adder [3].

Недостатком прототипа является отсутствие возможности оценивания элементов стохастической матрицы для цепи Маркова, имеющей неодинаковое количество различных значений цепи. The disadvantage of the prototype is the lack of the ability to evaluate the elements of a stochastic matrix for a Markov chain having an unequal number of different values of the chain.

Цель изобретения состоит в расширении области применения анализатора за счет обеспечения возможности определения двумерных характеристик цепей Маркова с неодинаковыми количествами различных значений. The purpose of the invention is to expand the scope of the analyzer by providing the ability to determine the two-dimensional characteristics of Markov chains with unequal amounts of different values.

Для достижения цели в устройство вводится блок памяти. To achieve the goal, a memory block is inserted into the device.

Наличие в предлагаемом устройстве дополнительных относительно аналогов и прототипа блока и связей свидетельствует о том, что имеет место новая совокупность признаков и техническое решение отвечает критерию "новизна". The presence in the proposed device additional relative to analogues and prototype unit and connections indicates that there is a new set of features and the technical solution meets the criterion of "novelty."

Каждый из этих признаков является существенным и необходимым для достижения цели. Отсутствие блока памяти не позволяет хранить информацию о количествах различных значений оцениваемой цепи Маркова, а отсутствие связей между блоком памяти, регистром памяти и сумматором не позволяет записывать оценки элементов стохастической матрицы в блок памяти. Следовательно, предлагаемое устройство обладает в сравнении с прототипом новым свойством. Each of these signs is essential and necessary to achieve the goal. The absence of a memory block does not allow storing information on the amounts of different values of the estimated Markov chain, and the lack of connections between the memory block, the memory register and the adder does not allow recording estimates of stochastic matrix elements in the memory block. Therefore, the proposed device has, in comparison with the prototype, a new property.

Признаки являются функционально самостоятельными элементами и известны в литературе (см. для блока памяти Шило В.Р. Популярные цифровые микросхемы. М.: Металлургия, 1988, с.166). Однако функция блока памяти в известных устройствах сводится к запоминанию чисел. Использование этого элемента наряду с известными признаками приводит к появлению совокупностного свойства: возможности оценивания элементов стохастической матрицы цепи Маркова с неодинаковыми количествами значений. Signs are functionally independent elements and are known in the literature (see. Shilo V.R. Popular digital microcircuits for the memory block. M .: Metallurgy, 1988, p.166). However, the function of the memory unit in known devices comes down to storing numbers. The use of this element along with well-known features leads to the appearance of an aggregate property: the possibility of evaluating the elements of the stochastic matrix of the Markov chain with unequal amounts of values.

На чертеже приведена блок-схема анализатора. The drawing shows a block diagram of the analyzer.

Анализатор содержит генератор 1 тактовых импульсов, элементы 2 и 3 задержки, регистры 4 и 5 памяти, блок 6 памяти, сумматор 7, блок 8 памяти. На информационный вход регистра 5 памяти подается реализация стационарной цепи Маркова (последовательность целых чисел от 1 до n). После последнего числа реализации цепи на вход повторно подается первое число реализации и ноль. The analyzer contains a clock generator 1, delay elements 2 and 3, memory registers 4 and 5, memory block 6, adder 7, memory block 8. An implementation of the Markov stationary chain (a sequence of integers from 1 to n) is fed to the information input of the memory register 5. After the last number of chain implementations, the first implementation number and zero are re-input.

Анализатор работает следующим образом. The analyzer works as follows.

В исходном состоянии в блоке 6 памяти и регистрах 4 и 5 памяти записаны нули. В блоке 8 памяти записаны значения m₁/N, m₂/N, ..., m_n/N, где m_i - количество i-х значений цепи Маркова, а N - общее число ее значений.In the initial state, in block 6 of the memory and the registers 4 and 5 of the memory zeros are recorded. In memory block 8, the values m ₁ / N, m ₂ / N, ..., m _n / N are recorded, where m _i is the number of i-values of the Markov chain, and N is the total number of its values.

Тактовый импульс от генератора 1 поступает на вход элемента 2 задержки и на вход синхронизации регистра 4 памяти. С выхода элемента 2 задержки импульс поступает на вход элемента 3 задержки и на вход синхронизации регистра 5 памяти, обеспечивая запись числа из входной последовательности в регистр 5. С выхода элемента 3 задержки импульс поступает на вход управления записью блока 6 памяти. Так как в регистре 4 памяти записан ноль, считывание значения из блока 6 памяти и последующей записи туда нового значения не происходит. The clock pulse from the generator 1 is fed to the input of the delay element 2 and to the synchronization input of the memory register 4. From the output of the delay element 2, the pulse is supplied to the input of the delay element 3 and to the synchronization input of the memory register 5, providing a record of the number from the input sequence to the register 5. From the output of the delay element 3, the pulse is fed to the recording control input of the memory unit 6. Since zero is recorded in the memory register 4, the reading of the value from the memory block 6 and the subsequent writing of a new value there does not occur.

Следующий тактовый импульс от генератора 1 поступает на вход элемента 2 задержки и на вход синхронизации регистра 4 памяти. Число из регистра 5 памяти переписывается в регистр 4 памяти и поступает на первый адресный вход блока 6 памяти, адресный вход блока 8 памяти, обеспечивая поступление числа с адресом, установленным в регистре 5, на первый вход сумматора 7. Импульс с выхода элемента 2 задержки поступает на вход элемента 3 задержки и на вход синхронизации регистра 5 памяти, обеспечивая запись следующего числа входной последовательности в регистр 5 памяти. Число из блока 6 памяти, адреса которого установлены соответственно в регистрах 4 и 5 памяти, поступает на второй вход сумматора 7 и суммируется там с числом из блока 8 памяти, поступающим на его первый вход. С выхода элемента 3 задержки импульс поступает на вход управления записью блока 6 памяти, обеспечивая запись числа, полученного в сумматоре 7, в блок 6 в ячейку с адресами, установленными в регистрах 4 и 5 памяти. The next clock pulse from the generator 1 is fed to the input of the delay element 2 and to the synchronization input of the memory register 4. The number from the memory register 5 is written into the memory register 4 and goes to the first address input of the memory block 6, the address input of the memory block 8, providing a number with the address set in register 5 to the first input of the adder 7. The pulse from the output of the delay element 2 is received to the input of the delay element 3 and to the synchronization input of the memory register 5, recording the next number of the input sequence in the memory register 5. The number from the memory block 6, whose addresses are set respectively in the memory registers 4 and 5, goes to the second input of the adder 7 and is summed there with the number from the memory block 8 arriving at its first input. From the output of the delay element 3, the pulse is fed to the recording control input of the memory unit 6, providing a record of the number received in the adder 7 into the unit 6 in the cell with the addresses set in memory registers 4 and 5.

Работа схемы продолжается описанным выше образом до тех пор, пока во входной последовательности не появится ноль. В этом случае ноль поступает в регистр 5 памяти, значения из блока 6 памяти извлекаться не могут, цикл работы устройства заканчивается. В блоке 6 памяти записана оценка стохастической матрицы стационарной цепи Маркова, поступавшей на вход устройства. The operation of the circuit continues as described above until a zero appears in the input sequence. In this case, zero enters the memory register 5, the values from the memory unit 6 cannot be retrieved, the device operation cycle ends. In memory block 6, an estimate of the stochastic matrix of the stationary Markov chain received at the input of the device is recorded.

Claims

A STATISTICAL ANALYZER containing two registers, a memory unit, an adder, two delay elements and a clock pulse generator, the output of which is connected to the first input clock input and through the first delay element to the second register clock input and to the second delay input, whose output is connected to the unit clock input memory, the output of which is connected to the first input of the adder, the output of which is connected to the information input of the memory block, the information input of the second register is the input of the analyzer, and the output is connected the information input of the first register, the outputs of the first register and the second register are connected respectively with the higher and lower digits of the address input of the memory block, characterized in that, in order to expand the scope by determining the two-dimensional characteristics of Markov chains with unequal amounts of different values, a block is inserted into it memory values of the Markov circuit, the address input of which is connected to the output of the second register, and the output is connected to the second input of the adder.