RU2012121404A - Устройство для определения количества единиц в упорядоченном двоичном числе - Google Patents
Устройство для определения количества единиц в упорядоченном двоичном числе Download PDFInfo
- Publication number
- RU2012121404A RU2012121404A RU2012121404/08A RU2012121404A RU2012121404A RU 2012121404 A RU2012121404 A RU 2012121404A RU 2012121404/08 A RU2012121404/08 A RU 2012121404/08A RU 2012121404 A RU2012121404 A RU 2012121404A RU 2012121404 A RU2012121404 A RU 2012121404A
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- buffers
- input
- states
- stage
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Устройство для определения количества единиц в упорядоченном двоичном числе, содержащее буферы с тремя состояниями с прямым и инверсным входами разрешения, n разрядов входного двоичного числа, (k+1) разрядов выходного двоичного кода (k=[logn] меньшее целое), причем буферы с тремя состояниями объединены в пирамидальную структуру, состоящую из (m-1) ступеней (m=]logn[большее целое), и в выходной блок, содержащий k буферов с тремя состояниями с инверсным входом разрешения и k буферов с тремя состояниями с прямым входом разрешения, при этом каждая i-я ступень (i=l,…, (m-1)) содержит 2-1 буферов с тремя состояниями с инверсным входом разрешения и 2-1 буферов с тремя состояниями с прямым входом разрешения, причем в каждой i-й ступени и в выходном блоке информационные входы буферов с тремя состояниями с инверсным входом разрешения образуют первую группу входов, информационные входы буферов с тремя состояниями с прямым входом разрешения образуют вторую группу входов, а прямые и инверсные входы разрешения буферов с тремя состояниями, в которых соединены между собой и являются входами управления соответственно i-й ступени и выходного блока, выходы одноименных буферов с тремя состояниями с прямым и инверсным входами разрешения соединены между собой в каждой i-й ступени и в выходном блоке и являются соответственно их выходами, младшие с первого по (2-1) и старшие с (2+1) по (n-1) разряды входного двоичного числа соединены с соответствующими разрядами первой и второй групп входов (m-1)-й ступени, а (2)-й разряд входного двоичного числа соединен с входом управления (m-1)-й ступени и k-м разрядом первой группы входов выходного блока, младшие с первого по (2-1) и �
Claims (1)
- Устройство для определения количества единиц в упорядоченном двоичном числе, содержащее буферы с тремя состояниями с прямым и инверсным входами разрешения, n разрядов входного двоичного числа, (k+1) разрядов выходного двоичного кода (k=[log2n] меньшее целое), причем буферы с тремя состояниями объединены в пирамидальную структуру, состоящую из (m-1) ступеней (m=]log2n[большее целое), и в выходной блок, содержащий k буферов с тремя состояниями с инверсным входом разрешения и k буферов с тремя состояниями с прямым входом разрешения, при этом каждая i-я ступень (i=l,…, (m-1)) содержит 2i-1 буферов с тремя состояниями с инверсным входом разрешения и 2i-1 буферов с тремя состояниями с прямым входом разрешения, причем в каждой i-й ступени и в выходном блоке информационные входы буферов с тремя состояниями с инверсным входом разрешения образуют первую группу входов, информационные входы буферов с тремя состояниями с прямым входом разрешения образуют вторую группу входов, а прямые и инверсные входы разрешения буферов с тремя состояниями, в которых соединены между собой и являются входами управления соответственно i-й ступени и выходного блока, выходы одноименных буферов с тремя состояниями с прямым и инверсным входами разрешения соединены между собой в каждой i-й ступени и в выходном блоке и являются соответственно их выходами, младшие с первого по (2m-1-1) и старшие с (2m-1+1) по (n-1) разряды входного двоичного числа соединены с соответствующими разрядами первой и второй групп входов (m-1)-й ступени, а (2m-1)-й разряд входного двоичного числа соединен с входом управления (m-1)-й ступени и k-м разрядом первой группы входов выходного блока, младшие с первого по (2j-1-1) и старшие с (2j-1+1) по (2j-1) разряды выходов каждой j-й ступени соединены с соответствующими разрядами первой и второй групп входов (j-1)-й ступени (j=(m-l),…, 2)), a (2j-1)-й разряд выхода каждой j-й ступени соединен с входом управления (j-1)-й ступени и (j-1)-м разрядом первой группы входов выходного блока, выход первой ступени соединен с первым разрядом первой группы входов выходного блока, с первого по k-й разряды второй группы входов выходного блока соединены с логическим нулем, n-й разряд входного двоичного числа соединен со входом управления выходного блока и является (k+1)-м разрядом выходного двоичного кода, с первого по k-й разряды выходов выходного блока являются соответственно с первого по k-й разрядами выходного двоичного кода.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012121404/08A RU2522875C2 (ru) | 2012-05-24 | 2012-05-24 | Устройство для определения количества единиц в упорядоченном двоичном числе |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012121404/08A RU2522875C2 (ru) | 2012-05-24 | 2012-05-24 | Устройство для определения количества единиц в упорядоченном двоичном числе |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2012121404A true RU2012121404A (ru) | 2013-11-27 |
RU2522875C2 RU2522875C2 (ru) | 2014-07-20 |
Family
ID=49625064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2012121404/08A RU2522875C2 (ru) | 2012-05-24 | 2012-05-24 | Устройство для определения количества единиц в упорядоченном двоичном числе |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2522875C2 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2680762C1 (ru) * | 2018-04-13 | 2019-02-26 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Устройство групповой структуры для детектирования групп нулевых и единичных бит и определение их количества |
RU2711054C1 (ru) * | 2019-08-06 | 2020-01-14 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Устройство параллельно-последовательной структуры для детектирования групп нулевых и единичных бит и определение их количества |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2633110C1 (ru) * | 2016-12-09 | 2017-10-11 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) | Устройство для определения количества старших единиц (нулей) в двоичном числе |
RU2717934C1 (ru) * | 2019-12-19 | 2020-03-27 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Устройство для детектирования границ диапазона единичных бит |
RU2728957C1 (ru) * | 2020-01-15 | 2020-08-03 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) | Устройство для детектирования групп бит в бинарной последовательности |
RU2759002C1 (ru) * | 2021-03-11 | 2021-11-08 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Устройство параллельно-последовательной структуры для детектирования границ диапазона единичных бит |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1363477A1 (ru) * | 1986-02-07 | 1987-12-30 | Харьковский политехнический институт им.В.И.Ленина | Устройство дл подсчета числа единиц |
US5339447A (en) * | 1989-11-17 | 1994-08-16 | Texas Instruments Incorporated | Ones counting circuit, utilizing a matrix of interconnected half-adders, for counting the number of ones in a binary string of image data |
SU1751749A1 (ru) * | 1990-12-10 | 1992-07-30 | Одесский Политехнический Институт | Устройство дл подсчета количества единиц в двоичном числе |
RU2030783C1 (ru) * | 1991-07-03 | 1995-03-10 | Дагестанский Политехнический Институт | Устройство для определения количества единиц в двоичном восьмиразрядном числе |
US6904114B2 (en) * | 2003-04-25 | 2005-06-07 | J. Barry Shackleford | Ones counter employing two dimensional cellular array |
US7584233B2 (en) * | 2005-06-28 | 2009-09-01 | Qualcomm Incorporated | System and method of counting leading zeros and counting leading ones in a digital signal processor |
RU2446442C1 (ru) * | 2011-04-11 | 2012-03-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) | Устройство для определения количества единиц (нулей) в двоичном числе |
-
2012
- 2012-05-24 RU RU2012121404/08A patent/RU2522875C2/ru not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2680762C1 (ru) * | 2018-04-13 | 2019-02-26 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Устройство групповой структуры для детектирования групп нулевых и единичных бит и определение их количества |
RU2711054C1 (ru) * | 2019-08-06 | 2020-01-14 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Устройство параллельно-последовательной структуры для детектирования групп нулевых и единичных бит и определение их количества |
Also Published As
Publication number | Publication date |
---|---|
RU2522875C2 (ru) | 2014-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2012121404A (ru) | Устройство для определения количества единиц в упорядоченном двоичном числе | |
RU2446442C1 (ru) | Устройство для определения количества единиц (нулей) в двоичном числе | |
US9740494B2 (en) | Low complexity out-of-order issue logic using static circuits | |
CN106462502B (zh) | 涉及多组双管道存储器电路的系统和方法 | |
GB2484781B (en) | Gate driver and organic light emitting diode display including the same | |
US20150293957A1 (en) | Radix sort acceleration using custom asic | |
RU2440601C1 (ru) | Логический преобразователь | |
RU2717934C1 (ru) | Устройство для детектирования границ диапазона единичных бит | |
RU2649296C1 (ru) | Компаратор двоичных чисел | |
JP2017508179A5 (ru) | ||
RU2393526C2 (ru) | Компаратор двоичных чисел | |
RU2009134344A (ru) | Устройство управляемого циклического сдвига | |
JP2014041676A (ja) | 連想メモリ | |
RU2013123063A (ru) | Мягкий декодер последовательного турбокода | |
RU2633110C1 (ru) | Устройство для определения количества старших единиц (нулей) в двоичном числе | |
CN105099599B (zh) | 交织、解交织方法以及相应的装置 | |
Sharma | A New Approach to Improve Worst Case Efficiency of Bubble Sort | |
RU2256211C1 (ru) | Идентификатор числа единичных сигналов | |
RU2675301C1 (ru) | Устройство селекции двоичных чисел | |
RU2008124113A (ru) | Цифровое устройство циклического действия | |
RU2365975C1 (ru) | Селектор двоичных чисел | |
CN105301368A (zh) | 一种基于arm的高速数据采集系统 | |
RU2676891C1 (ru) | Устройство селекции большего из двоичных чисел | |
RU2703352C1 (ru) | Устройство селекции двоичных чисел | |
CN106802827A (zh) | 用于网络处理器中引擎分配的实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20190525 |