Claims (1)
Устройство управляемого циклического сдвига, характеризующееся наличием n входов данных, n выходов данных, m≤log2n битовых входов управляющего кода и входа тактовых импульсов, входного регистра данных с n входами данных, образующими входы данных устройства, входом тактовых импульсов электрически соединенным с входом тактовых импульсов устройства, при этом входной регистр n выходами данных электрически соединен с входами коммутационной матрицы, образованной переключателями, расположенными по n линиям и m уровням и имеющими битовый вход управляющего сигнала, первый и второй входы данных и выход данных, причем при подаче на битовый вход управляющего сигнала с низким логическим уровнем переключатель соединяет первый вход с выходом, а при подаче на битовый вход управляющего сигнала с высоким логическим уровнем переключатель соединяет второй вход с выходом, матрица n выходами данных электрически соединена с входами данных выходного регистра данных, имеющего вход тактовых импульсов, который электрически соединен с входом тактовых импульсов устройства, выходы данных выходного регистра образуют выходы данных устройства, выходы переключателей первого уровня образуют выходы матрицы, входы переключателей последнего уровня m образуют входы матрицы, каждый выход с номером i входного регистра данных электрически соединен с первым входом переключателя с номером i уровня m и со вторым входом переключателя с номером k, причем k=i+2m-1mod(n), где 2m-1mod(n) - остаток от деления 2m-1 на n, каждый выход переключателя с номером i уровня 1<j<m электрически соединен с первым входом переключателя с номером i предыдущего уровня j-1 и со вторым входом переключателя с номером k предыдущего уровня j-1, причем k=i+2j-1mod(n), где 2j-lmod(n) - остаток от деления 2j-1 на n, каждый выход переключателя с номером i первого уровня электрически соединен с входом данных с номером i выходного регистра данных, управляющие входы переключателей каждого уровня j электрически соединены между собой и с j-м выходом регистра кода, причем регистр кода имеет вход тактовых импульсов, электрически соединенный с входом тактовых импульсов устройства, и битовые входы управляющего кода устройства образованы m входами регистра кода.
A controlled cyclic shift device characterized by the presence of n data inputs, n data outputs, m≤log 2 n bit inputs of the control code and clock input, an input data register with n data inputs forming the device data inputs, a clock pulse input electrically connected to the clock input pulses of the device, while the input register n data outputs are electrically connected to the inputs of the switching matrix formed by switches located along n lines and m levels and having a bit input the first signal, the first and second data inputs and the data output, and when a control signal with a low logic level is supplied to the bit input, the switch connects the first input to the output, and when a control signal with a high logic level is fed to the bit input, the switch connects the second input to the output, the matrix n by the data outputs is electrically connected to the data inputs of the output data register having a clock pulse input, which is electrically connected to the device clock pulses input, the output data outputs about the register form the outputs of the device data, the outputs of the switches of the first level form the outputs of the matrix, the inputs of the switches of the last level m form the inputs of the matrix, each output with the number i of the input data register is electrically connected to the first input of the switch with the number i of the level m and to the second input of the switch with the number k, and k = i + 2 m-1 mod (n), where 2 m-1 mod (n) is the remainder of dividing 2 m-1 by n, each output of the switch with level i number 1 <j <m is electrically connected with the first input of the switch with number i of the previous level j-1 and with the second by moving the switch with number k of the previous level j-1, and k = i + 2 j-1 mod (n), where 2 jl mod (n) is the remainder of dividing 2 j-1 by n, each output of the switch with number i of the first the level is electrically connected to the data input with number i of the output data register, the control inputs of the switches of each level j are electrically connected to each other and to the jth output of the code register, and the code register has an input of clock pulses, electrically connected to the input of clock pulses of the device, and bit the control code inputs of the device are formed by m regis tra code.