RU2009129991A - Формирователь импульсов - Google Patents

Формирователь импульсов Download PDF

Info

Publication number
RU2009129991A
RU2009129991A RU2009129991/09A RU2009129991A RU2009129991A RU 2009129991 A RU2009129991 A RU 2009129991A RU 2009129991/09 A RU2009129991/09 A RU 2009129991/09A RU 2009129991 A RU2009129991 A RU 2009129991A RU 2009129991 A RU2009129991 A RU 2009129991A
Authority
RU
Russia
Prior art keywords
output
input
trigger
transistor
circuit
Prior art date
Application number
RU2009129991/09A
Other languages
English (en)
Other versions
RU2422984C2 (ru
Inventor
Виктор Петрович Березянский (RU)
Виктор Петрович Березянский
Владимир Владимирович Тарасов (RU)
Владимир Владимирович Тарасов
Вячеслав Михайлович Киселев (RU)
Вячеслав Михайлович Киселев
Роман Валерьевич Евдокимов (RU)
Роман Валерьевич Евдокимов
Владимир Анатольевич Цуканов (RU)
Владимир Анатольевич Цуканов
Александр Сергеевич Сапронов (RU)
Александр Сергеевич Сапронов
Алексей Иванович Червяков (RU)
Алексей Иванович Червяков
Виктор Михайлович Трусов (RU)
Виктор Михайлович Трусов
Original Assignee
Курское открытое акционерное общество "Прибор" (RU)
Курское открытое акционерное общество "Прибор"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Курское открытое акционерное общество "Прибор" (RU), Курское открытое акционерное общество "Прибор" filed Critical Курское открытое акционерное общество "Прибор" (RU)
Priority to RU2009129991/09A priority Critical patent/RU2422984C2/ru
Publication of RU2009129991A publication Critical patent/RU2009129991A/ru
Application granted granted Critical
Publication of RU2422984C2 publication Critical patent/RU2422984C2/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

Формирователь импульсов, содержащий D-триггер, генератор прямоугольных импульсов, выход которого соединен со входом синхронизации двоичного счетчика импульсов, выходные разряды которого, кроме последнего, соединены с дешифратором, отличающийся тем, что снабжен двумя сдвиговыми регистрами, двумя мажоритарными элементами, двумя D-триггерами, схемой управления транзисторными ключами, тремя транзисторными ключами и схемой И, причем выход генератора прямоугольных импульсов соединен со входами синхронизации первого и второго сдвиговых регистров, первого и третьего D-триггеров, а также с одним из входов схемы управления транзисторными ключами, первый информационный вход формирователя соединен с нулевым разрядом первого сдвигового регистра, выходы которого соединены с соответствующими входами первого мажоритарного элемента, выход которого подключен ко входу первого D-триггера, выход которого соединен со входом синхронизации второго D-триггера, на другом входе которого установлен сигнал «1», выход второго D-триггера соединен с входом сброса двоичного счетчика, старший разряд двоичного счетчика соединен со входом сброса второго D-триггера, выход дешифратора соединен с первым входом схемы И, второй информационный вход формирователя соединен с нулевым разрядом второго сдвигового регистра, выходы которого соединены с соответствующими входами второго мажоритарного элемента, выход которого подключен ко входу третьего D-триггера, инвертированный выход которого соединен со вторым входом схемы И, выход которой соединен со вторым входом схемы управления транзисторными ключами, первый выход которой соединен с пе�

Claims (1)

  1. Формирователь импульсов, содержащий D-триггер, генератор прямоугольных импульсов, выход которого соединен со входом синхронизации двоичного счетчика импульсов, выходные разряды которого, кроме последнего, соединены с дешифратором, отличающийся тем, что снабжен двумя сдвиговыми регистрами, двумя мажоритарными элементами, двумя D-триггерами, схемой управления транзисторными ключами, тремя транзисторными ключами и схемой И, причем выход генератора прямоугольных импульсов соединен со входами синхронизации первого и второго сдвиговых регистров, первого и третьего D-триггеров, а также с одним из входов схемы управления транзисторными ключами, первый информационный вход формирователя соединен с нулевым разрядом первого сдвигового регистра, выходы которого соединены с соответствующими входами первого мажоритарного элемента, выход которого подключен ко входу первого D-триггера, выход которого соединен со входом синхронизации второго D-триггера, на другом входе которого установлен сигнал «1», выход второго D-триггера соединен с входом сброса двоичного счетчика, старший разряд двоичного счетчика соединен со входом сброса второго D-триггера, выход дешифратора соединен с первым входом схемы И, второй информационный вход формирователя соединен с нулевым разрядом второго сдвигового регистра, выходы которого соединены с соответствующими входами второго мажоритарного элемента, выход которого подключен ко входу третьего D-триггера, инвертированный выход которого соединен со вторым входом схемы И, выход которой соединен со вторым входом схемы управления транзисторными ключами, первый выход которой соединен с первым выводом первого резистора, второй вывод которого соединен с базой первого транзистора, эмиттер которого соединен с общим проводом, а коллектор - с первым выводом второго резистора и базой второго транзистора, второй вывод второго резистора соединен с эмиттером второго транзистора и с плюсом опорного напряжения, второй выход схемы управления транзисторными ключами соединен с первым выводом третьего резистора, второй вывод которого соединен с базой третьего транзистора, эмиттер которого соединен с общим проводом, коллекторы второго и третьего транзисторов соединены между собой и с выходом формирователя.
RU2009129991/09A 2009-08-04 2009-08-04 Формирователь импульсов RU2422984C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2009129991/09A RU2422984C2 (ru) 2009-08-04 2009-08-04 Формирователь импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2009129991/09A RU2422984C2 (ru) 2009-08-04 2009-08-04 Формирователь импульсов

Publications (2)

Publication Number Publication Date
RU2009129991A true RU2009129991A (ru) 2011-02-10
RU2422984C2 RU2422984C2 (ru) 2011-06-27

Family

ID=44739514

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2009129991/09A RU2422984C2 (ru) 2009-08-04 2009-08-04 Формирователь импульсов

Country Status (1)

Country Link
RU (1) RU2422984C2 (ru)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2483437C1 (ru) * 2011-12-08 2013-05-27 Учреждение Российской академии наук Институт проблем проектирования в микроэлектронике РАН (ИППМ РАН) Формирователь импульсов напряжения с устройством защиты от отрицательных выбросов при подключении индуктивной нагрузки
RU2714297C1 (ru) * 2018-10-22 2020-02-14 Борис Алексеевич Васильев Генератор трехфазного тока прямоугольной формы с регулируемой частотой

Also Published As

Publication number Publication date
RU2422984C2 (ru) 2011-06-27

Similar Documents

Publication Publication Date Title
JP2011100532A5 (ru)
JP2011205624A5 (ja) パルス信号出力回路
JP2009054273A5 (ru)
JP2014074713A5 (ru)
JP2009245564A5 (ru)
JP2011030171A5 (ru)
JP2017505898A5 (ru)
RU2010121771A (ru) Полупроводниковое устройство и дисплейное устройство
US20170221578A1 (en) Shift register unit, gate drive circuit, and display device
TW200632813A (en) Driver for bidirectional shift register
WO2009034749A1 (ja) シフトレジスタ
JP2011028237A5 (ja) 表示装置
JP2011138595A5 (ja) シフトレジスタ
JP2009218958A5 (ru)
JP2009246347A5 (ru)
JP2007207411A5 (ru)
TW200802256A (en) Stressless shift register
JP2008040499A5 (ru)
JP2011070761A5 (ru)
JP2016110684A5 (ru)
JP2015033248A5 (ru)
TW200746034A (en) Display
TW200614657A (en) Buffer amplifier, drive integrated circuit and display device using said drive integrated circuit
RU2009129991A (ru) Формирователь импульсов
JP2017524274A (ja) ラッチ及びdフリップ・フロップ

Legal Events

Date Code Title Description
PD4A Correction of name of patent owner
PD4A Correction of name of patent owner