RU2008149469A - RECALCULATING DEVICE WITH FREQUENCY-PHASE COMPARISON DIAGRAM - Google Patents

RECALCULATING DEVICE WITH FREQUENCY-PHASE COMPARISON DIAGRAM Download PDF

Info

Publication number
RU2008149469A
RU2008149469A RU2008149469/09A RU2008149469A RU2008149469A RU 2008149469 A RU2008149469 A RU 2008149469A RU 2008149469/09 A RU2008149469/09 A RU 2008149469/09A RU 2008149469 A RU2008149469 A RU 2008149469A RU 2008149469 A RU2008149469 A RU 2008149469A
Authority
RU
Russia
Prior art keywords
input
inputs
output
outputs
bus
Prior art date
Application number
RU2008149469/09A
Other languages
Russian (ru)
Other versions
RU2430464C2 (en
Inventor
Владимир Васильевич Федоренко (RU)
Владимир Васильевич Федоренко
Алексей Михайлович Винограденко (RU)
Алексей Михайлович Винограденко
Алексей Андреевич Нечаев (RU)
Алексей Андреевич Нечаев
Original Assignee
Государственное образовательноне учреждение высшего профессионального образования "Северо-Кавказский государственный технический у
Государственное образовательноне учреждение высшего профессионального образования "Северо-Кавказский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательноне учреждение высшего профессионального образования "Северо-Кавказский государственный технический у, Государственное образовательноне учреждение высшего профессионального образования "Северо-Кавказский государственный технический университет" filed Critical Государственное образовательноне учреждение высшего профессионального образования "Северо-Кавказский государственный технический у
Priority to RU2008149469/08A priority Critical patent/RU2430464C2/en
Publication of RU2008149469A publication Critical patent/RU2008149469A/en
Application granted granted Critical
Publication of RU2430464C2 publication Critical patent/RU2430464C2/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Пересчетное устройство с частотно-фазовой схемой сравнения, содержащее входную шину, шину сбора, три счетчика и два блока сравнения, первая группа входов первого из которых соединена с выходами первого счетчика и с информационными входами второго счетчика, выходы которого соединены с второй группой входов первого блока сравнения и с первой группой входов второго блока сравнения, вторая группа входов которого соединена с выходами третьего счетчика и с информационными входами первого счетчика, входная шина и шина сброса соединены соответственно со счетным входом и входом сброса каждого из счетчиков, блок контроля, формирователь и триггер, прямой выход, вход установки нуля и информационный вход которого соединены соответственно с выходной шиной, шиной сброса и с выходом формирователя, выходы первого и второго блоков сравнения соединены соответственно с первым и вторым входами блока контроля, первый, второй и третий выходы которого соединены соответственно с входами управления загрузкой первого, второго и третьего счетчиков, информационные входы последнего из которых соединены с выходами второго счетчика, второй и третий выходы блока контроля соединены соответственно с входами формирователя и с тактовым входом триггера, отличающееся тем, что в устройство дополнительно введены, в каждую схему сравнения, пороговый блок, ключ и блок памяти, выход которого соединен с информационным входом ключа, управляющий вход которого соединен с выходом отказа порогового блока, выход которого соединен с блоком контроля, выход блока сравнения соединен с входом порогового блока, выход ключа соединен с входом блока сравн� A recalculation device with a frequency-phase comparison circuit containing an input bus, a collection bus, three counters and two comparison blocks, the first group of inputs of the first of which is connected to the outputs of the first counter and to the information inputs of the second counter, the outputs of which are connected to the second group of inputs of the first block comparison with the first group of inputs of the second comparison unit, the second group of inputs of which is connected to the outputs of the third counter and with the information inputs of the first counter, the input bus and the reset bus are connected respectively Actually with the counting input and the reset input of each of the counters, the control unit, the driver and the trigger, the direct output, the zero-setting input and the information input of which are connected respectively to the output bus, the reset bus and the output of the driver, the outputs of the first and second comparison blocks are connected respectively to the first and second inputs of the control unit, the first, second and third outputs of which are connected respectively to the inputs of the loading control of the first, second and third counters, the information inputs of the last of which are are single with the outputs of the second counter, the second and third outputs of the control unit are connected respectively to the inputs of the driver and to the trigger input of the trigger, characterized in that a threshold block, a key and a memory block, the output of which is connected to the information input, are additionally introduced into the device the key input, the control input of which is connected to the failure output of the threshold unit, the output of which is connected to the control unit, the output of the comparison unit is connected to the input of the threshold unit, the output of the key is connected to the input of the compare unit

Claims (1)

Пересчетное устройство с частотно-фазовой схемой сравнения, содержащее входную шину, шину сбора, три счетчика и два блока сравнения, первая группа входов первого из которых соединена с выходами первого счетчика и с информационными входами второго счетчика, выходы которого соединены с второй группой входов первого блока сравнения и с первой группой входов второго блока сравнения, вторая группа входов которого соединена с выходами третьего счетчика и с информационными входами первого счетчика, входная шина и шина сброса соединены соответственно со счетным входом и входом сброса каждого из счетчиков, блок контроля, формирователь и триггер, прямой выход, вход установки нуля и информационный вход которого соединены соответственно с выходной шиной, шиной сброса и с выходом формирователя, выходы первого и второго блоков сравнения соединены соответственно с первым и вторым входами блока контроля, первый, второй и третий выходы которого соединены соответственно с входами управления загрузкой первого, второго и третьего счетчиков, информационные входы последнего из которых соединены с выходами второго счетчика, второй и третий выходы блока контроля соединены соответственно с входами формирователя и с тактовым входом триггера, отличающееся тем, что в устройство дополнительно введены, в каждую схему сравнения, пороговый блок, ключ и блок памяти, выход которого соединен с информационным входом ключа, управляющий вход которого соединен с выходом отказа порогового блока, выход которого соединен с блоком контроля, выход блока сравнения соединен с входом порогового блока, выход ключа соединен с входом блока сравнения. A recalculation device with a frequency-phase comparison circuit containing an input bus, a collection bus, three counters and two comparison blocks, the first group of inputs of the first of which is connected to the outputs of the first counter and to the information inputs of the second counter, the outputs of which are connected to the second group of inputs of the first block comparison with the first group of inputs of the second comparison unit, the second group of inputs of which is connected to the outputs of the third counter and with the information inputs of the first counter, the input bus and the reset bus are connected respectively Actually with the counting input and the reset input of each of the counters, the control unit, the driver and the trigger, the direct output, the zero-setting input and the information input of which are connected respectively to the output bus, the reset bus and the output of the driver, the outputs of the first and second comparison blocks are connected respectively to the first and second inputs of the control unit, the first, second and third outputs of which are connected respectively to the inputs of the loading control of the first, second and third counters, the information inputs of the last of which are are single with the outputs of the second counter, the second and third outputs of the control unit are connected respectively to the inputs of the driver and to the trigger input of the trigger, characterized in that a threshold block, a key and a memory block, the output of which is connected to the information input, are additionally introduced into the device the key input, the control input of which is connected to the failure output of the threshold block, the output of which is connected to the control unit, the output of the comparison unit is connected to the input of the threshold block, the key output is connected to the input of the block Niya.
RU2008149469/08A 2008-12-15 2008-12-15 Scaler with frequency-phase comparator circuit RU2430464C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008149469/08A RU2430464C2 (en) 2008-12-15 2008-12-15 Scaler with frequency-phase comparator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008149469/08A RU2430464C2 (en) 2008-12-15 2008-12-15 Scaler with frequency-phase comparator circuit

Publications (2)

Publication Number Publication Date
RU2008149469A true RU2008149469A (en) 2010-06-20
RU2430464C2 RU2430464C2 (en) 2011-09-27

Family

ID=42682418

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008149469/08A RU2430464C2 (en) 2008-12-15 2008-12-15 Scaler with frequency-phase comparator circuit

Country Status (1)

Country Link
RU (1) RU2430464C2 (en)

Also Published As

Publication number Publication date
RU2430464C2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
ATE553539T1 (en) CLOCK MODE DETERMINATION IN A MEMORY SYSTEM
TR201900500T4 (en) Creating data in a data store using a dynamic ontology.
US9652430B2 (en) Configurable serial and pulse width modulation interface
DE502005003512D1 (en) A ACCELERATOR SENSOR COMPRISING CONTROL UNIT
WO2011112354A3 (en) Sensing operations in a memory device
JP2009541636A5 (en)
RU2008149469A (en) RECALCULATING DEVICE WITH FREQUENCY-PHASE COMPARISON DIAGRAM
TW200701253A (en) Storage unit and register file and processing unit using the same
FR2934391B1 (en) ELEMENTARY PROCESSOR DATA PROCESSING CIRCUIT, ASSEMBLY OF SUCH CIRCUITS, AND MATRIX SENSOR THEREFOR
TW200743976A (en) Multi-project System-on-Chip platform and the design method thereof
RU2010125733A (en) ADAPTIVE DIGITAL SMOOTHING DEVICE
RU2005120896A (en) INFORMATION SEARCH DEVICE
RU2013148505A (en) DEVICE FOR BASIC DIVISION OF MODULAR NUMBERS
RU2011148883A (en) SELF-CONTROLLED AUTOMATIC
RU2010118619A (en) THREE-SIX-ACT PULSE DISTRIBUTOR
RU2011103405A (en) TIME INTERVAL SELECTOR
RU2008124113A (en) DIGITAL CYCLE DEVICE
RU2009132819A (en) SINGLE CHANNEL CORRELATION METER OF FREQUENCY DISTORTION
RU2013138762A (en) RECOGNITION DEVICE
RU2013132251A (en) DEVICE FOR CALCULATING ELEMENTARY FUNCTIONS
CN104079301A (en) Key module
CN102183897A (en) SOC (System on Chip)-based pulse interpolation circuit
RU2012134493A (en) DEVELOPMENT OF SAFETY OF TECHNOLOGICAL PROCESSES
UA75949U (en) FORMER PERIODIC SEQUENCES OF PROGRAMMED DURATION AND FIXED SHIPPING THAT IS EIGHTEEN
UA76049U (en) FORMER PERIODIC SEQUENCES OF PROGRAMMED DURATION AND FIXED SHEARING THAT IS FOUR

Legal Events

Date Code Title Description
FA92 Acknowledgement of application withdrawn (lack of supplementary materials submitted)

Effective date: 20100804

FZ9A Application not withdrawn (correction of the notice of withdrawal)

Effective date: 20110510

MM4A The patent is invalid due to non-payment of fees

Effective date: 20111216