RU2006119235A - DEVICE FOR MULTIPLICATION OF NUMBERS BY MODULE - Google Patents

DEVICE FOR MULTIPLICATION OF NUMBERS BY MODULE Download PDF

Info

Publication number
RU2006119235A
RU2006119235A RU2006119235/09A RU2006119235A RU2006119235A RU 2006119235 A RU2006119235 A RU 2006119235A RU 2006119235/09 A RU2006119235/09 A RU 2006119235/09A RU 2006119235 A RU2006119235 A RU 2006119235A RU 2006119235 A RU2006119235 A RU 2006119235A
Authority
RU
Russia
Prior art keywords
input
output
inputs
phase
blocks
Prior art date
Application number
RU2006119235/09A
Other languages
Russian (ru)
Inventor
Юрий Борисович Нечаев (RU)
Юрий Борисович Нечаев
Наталь Николаевна Винокурова (RU)
Наталья Николаевна Винокурова
к Владимир Петрович Железн (RU)
Владимир Петрович Железняк
Original Assignee
Негосударственное образовательное учреждение "Международный институт компьютерных технологий" (RU)
Негосударственное образовательное учреждение "Международный институт компьютерных технологий"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Негосударственное образовательное учреждение "Международный институт компьютерных технологий" (RU), Негосударственное образовательное учреждение "Международный институт компьютерных технологий" filed Critical Негосударственное образовательное учреждение "Международный институт компьютерных технологий" (RU)
Priority to RU2006119235/09A priority Critical patent/RU2006119235A/en
Publication of RU2006119235A publication Critical patent/RU2006119235A/en

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Claims (1)

Устройство для умножения чисел по модулю, содержащее n дешифраторов (n=]log2p[, где р - модуль устройства), n управляемых фазовращателей, генератор гармонического сигнала, измеритель фазы гармонического сигнала, (р-1) фазовращателей на фиксированные значения фазы и шифратор, причем выход генератора гармонического сигнала соединен с первыми входами первого и
Figure 00000001
управляемых фазовращателей, выход i-го управляемого фазовращателя
Figure 00000002
соединен с первым входом (i+1)-го управляемого фазовращателя, а выход j-го управляемого фазовращателя - с первым входом (j+1)-го управляемого фазовращателя
Figure 00000003
, при этом выход n-го управляемого фазовращателя соединен со входом 1 измерителя фазы гармонического сигнала, вход 2 которого подключен к выходу
Figure 00000004
управляемого фазовращателя, а вход
Figure 00000005
измерителя фазы гармонического сигнала соединен с выходом
Figure 00000006
управляемого фазовращателя через фазовращатели на фиксированное значение фазы, равное
Figure 00000007
, при этом вход (р+2) измерителя фазы гармонического сигнала является тактовым входом устройства, выход измерителя фазы гармонического сигнала соединен со входом шифратора, выход которого является выходом устройства, а выходы дешифраторов подключены ко вторым входам соответствующих управляемых фазовращателей, отличающееся тем, что в него введены (n-1) блоков умножения на константу по модулю и n блоков элементов И, причем вход первого сомножителя устройства соединен со входами блоков умножения на константу по модулю и вторым входом n-го блока элементов И, выходы блоков умножения на константу по модулю соединены со вторыми входами соответствующих блоков элементов И, выходы которых подключены к входам соответствующих дешифраторов, входы t-х разрядов второго сомножителя
Figure 00000008
соединены с первыми входами
Figure 00000009
блоков элементов И.
A device for multiplying numbers modulo containing n decoders (n =] log 2 p [, where p is the device module), n controlled phase shifters, a harmonic signal generator, a phase meter of a harmonic signal, (p-1) phase shifters by fixed phase values and an encoder, the output of the harmonic signal generator being connected to the first inputs of the first and
Figure 00000001
controlled phase shifters, output of the i-th controlled phase shifter
Figure 00000002
connected to the first input of the (i + 1) -th controlled phase shifter, and the output of the j-th controlled phase shifter - to the first input of the (j + 1) -th controlled phase shifter
Figure 00000003
wherein the output of the nth controlled phase shifter is connected to the input 1 of the harmonic signal phase meter, input 2 of which is connected to the output
Figure 00000004
controlled phase shifter and input
Figure 00000005
harmonic phase meter connected to the output
Figure 00000006
controlled phase shifter through phase shifters to a fixed phase value equal to
Figure 00000007
wherein the input (p + 2) of the phase meter of the harmonic signal is the clock input of the device, the output of the phase meter of the harmonic signal is connected to the input of the encoder, the output of which is the output of the device, and the outputs of the decoders are connected to the second inputs of the corresponding controlled phase shifters, characterized in that it introduced (n-1) blocks of multiplication by a constant modulo and n blocks of elements And, and the input of the first factor of the device is connected to the inputs of the blocks of multiplication by a constant modulo and the second input of the nth block and the elements And, the outputs of the blocks of multiplication by a constant modulo are connected to the second inputs of the respective blocks of elements And, the outputs of which are connected to the inputs of the corresponding decoders, the inputs of the t-bits of the second factor
Figure 00000008
connected to the first inputs
Figure 00000009
blocks of elements I.
RU2006119235/09A 2006-06-01 2006-06-01 DEVICE FOR MULTIPLICATION OF NUMBERS BY MODULE RU2006119235A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2006119235/09A RU2006119235A (en) 2006-06-01 2006-06-01 DEVICE FOR MULTIPLICATION OF NUMBERS BY MODULE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2006119235/09A RU2006119235A (en) 2006-06-01 2006-06-01 DEVICE FOR MULTIPLICATION OF NUMBERS BY MODULE

Publications (1)

Publication Number Publication Date
RU2006119235A true RU2006119235A (en) 2007-12-27

Family

ID=39018263

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2006119235/09A RU2006119235A (en) 2006-06-01 2006-06-01 DEVICE FOR MULTIPLICATION OF NUMBERS BY MODULE

Country Status (1)

Country Link
RU (1) RU2006119235A (en)

Similar Documents

Publication Publication Date Title
DE602004002565D1 (en) TRANSLATOR FROM PERIODS TO DIGITAL
TW200614128A (en) Shift register and liquid crystal driver
DE60238387D1 (en) FAST FILTER
RU2006119235A (en) DEVICE FOR MULTIPLICATION OF NUMBERS BY MODULE
EP1982199A2 (en) Method of instantaneously determining or estimating the frequency or amplitude of an input signal
EP0695989A1 (en) Inversion circuit for galois field elements
RU2002122450A (en) ADAPTIVE SYSTEM WITH VARIABLE STRUCTURE FOR CONTROL OF SPEED OF ROBOT MOTION SPEED
RU2338241C1 (en) Device for number module multiplication
RU2002110178A (en) Device for adding N numbers modulo p
García et al. FPGA realization of a Split Radix FFT processor
RU2010119449A (en) EFFECTIVE IMPLEMENTATION OF ANALYSIS AND SYNTHESIS FILTER SETS FOR MPEG AAC AND MPEG AAC ELD CODERS / DECODERS
RU2220441C1 (en) Device for modulo p addition of n numbers
RU2446453C1 (en) Apparatus for solving linear integer programming problems
RU2004119670A (en) DEVICE FOR ADDING N NUMBERS BY MODULE P
WO2009081188A1 (en) Filter
RU2005132880A (en) DIGITAL COMPUTER SYNTHESIS WITH SQUARE OUTPUTS
US9098435B1 (en) Finite impulse response filter with parallel input
RU2003121629A (en) ARBITRARY PERIODIC SIGNALS FORMER IN THE RESIDUAL CLASS SYSTEM
Leclère et al. Implementing super-efficient FFTs in Altera FPGAs
Wang et al. FPGA based acceleration of FDAS module for pulsar search
RU2002122029A (en) DEVICE FOR MONITORING POSITION ADJUSTERS BY MODULE
RU2313124C1 (en) Device for modulus multiplication of numbers
RU2291557C1 (en) Digital filter in system of residual classes
RU2008150824A (en) RADAR AIR RECOGNITION RECOGNITION DEVICE
RU2003118068A (en) MAJOR MODULE

Legal Events

Date Code Title Description
FA94 Acknowledgement of application withdrawn (non-payment of fees)

Effective date: 20090505