RU2004115814A - Система спутниковой связи - Google Patents

Claims (4)

1. Система спутниковой связи, включающая N≥2 земных станций спутниковой связи и спутниковый ретранслятор, который содержит приемную антенну, выход которой подключен к входу малошумящего усилителя мощности, выход которого подключен к сигнальному входу смесителя, N избирательных трактов, каждый из которых состоит из последовательно включенных усилителя промежуточной частоты, полосового фильтра, демодулятора, причем вход усилителя промежуточной частоты и выход демодулятора являются соответственно входом и выходом избирательного тракта, входы избирательных трактов объединены и подключены к сигнальному выходу смесителя, гетеродинный вход которого подключен к выходу гетеродина, выход 1-го избирательного тракта, где i=1, 2, ... N, подключен к i-му входу коммутатора, N/2 сумматоров по модулю два, выход j-го, где j=1, 2, ... N/2, сумматора по модулю два подключен к j-му входу блока временного объединения, выход которого подключен к сигнальному входу модулятора, а гетеродинный вход к выходу гетеродина, выход модулятора подключен к входу усилителя мощности, выход которого подключен к входу передающей антенны, а каждая земная станция спутниковой связи включает дуплексер, приемопередающий вход-выход которого подключен к антенно-фидерному тракту, сигнальный вход подключен к выходу усилителя мощности, вход которого подключен к выходу возбудителя, сигнальный выход дуплексера подключен к входу входного блока, выход которого подключен к входу блока частотного разделения, выход которого подключен к входу приемника, выход которого подключен к сигнальному входу блока разделения и объединения, линию задержки, выход которой подключен к информационному входу сумматора по модулю два, сигнальный вход которого подключен к сигнальному выходу блока разделения и объединения, а его информационный выход подключен к входу линии задержки, причем информационный вход блока разделения и объединения и выход сумматора по модулю два являются соответственно информационными входом и выходом земной станции спутниковой связи, отличающаяся тем, что на спутниковый ретранслятор дополнительно введены N/2 коммутаторов тестового сигнала, i-й и i+1-й выходы коммутатора подключены к информационному и сигнальному входам (i+1)/2-го коммутатора тестового сигнала, а информационный и сигнальный выходы j-го коммутатора тестового сигнала подключены соответственно к информационному и сигнальному входам j-го сумматора по модулю два, а на каждой земной станции спутниковой связи дополнительно введены блок управления возбудителем и блок формирования информационно-тестовых сигналов, управляющий и информационный выходы которого подключены соответственно к управляющему входу блока управления возбудителем и к информационному входу возбудителя, а информационный и сигнальный входы блока формирования информационно-тестовых сигналов подключены к входам соответственно линии задержки и сумматора по модулю два, а выход блока управления возбудителем подключен к управляющему входу возбудителя.

2. Устройство по п.1, отличающееся тем, что коммутатор тестового сигнала состоит из формирователя сигнала запуска таймера, таймера, счетчика четных циклов, счетчика нечетных циклов, одновибратора, первого и второго логических элементов И и первого и второго логических элементов ИЛИ, выход формирователя сигнала запуска таймера подключен к входу таймера, первый, второй и третий выходы которого подключены к входам соответственно счетчика четных циклов, одновибратора, счетчика нечетных циклов, выходы счетчика четных циклов и счетчика нечетных циклов подключены к первым входам логических элементов И соответственно, а выход одновибратора подключен ко вторым входам логических элементов И, выходы логических элементов И подключены ко вторым входам соответствено логических элементов ИЛИ, причем первые входы логических элементов ИЛИ подключены соответственно к первому и второму входам формирователя сигнала запуска таймера и являются первым и вторым входами коммутатора тестового сигнала, а выходы логических элементов ИЛИ являются соответственно первым и вторым выходами коммутатора тестового сигнала.

3. Устройство по п.1, отличающееся тем, что блок формирования информационно тестовых сигналов состоит из первого логического элемента НЕ, выход которого подключен к второму входу первого логического элемента И, первый вход которого подключен к входу таймера и является первым входом блока формирования информационно-тестовых сигналов, выход первого логического элемента И подключен к первому входу логического элемента ИЛИ, второй вход которого подключен к выходу третьего логического элемента И, а выход логического элемента ИЛИ является вторым выходом блока формирования информационно тестовых сигналов, вход первого логического элемента НЕ подключен к первому входу третьего логического элемента И, входу формирователя тестовой последовательности, выходу одновибратора, второму входу пятого логического элемента И и входу первой линии задержки, второй вход третьего логического элемента И подключен к выходу формирователя тестовой последовательности и входу второго логического элемента НЕ, выход которого подключен к первому входу пятого логического элемента И, выход которого подключен к входу второй линии задержки, выход которой подключен к второму входу сумматора по модулю два, первый вход которого является вторым входом блока формирования информационно тестовых сигналов, выход таймера подключен ко входу одновибратора, выход первой линии задержки подключен к первому входу четвертого логического элемента И, второй вход которого подключен к выходу сумматора по модулю два, причем выход четвертого логического элемента И является первым выходом блока формирования информационно тестовых сигналов.

4. Устройство по п.1, отличающееся тем, что блок управления возбудителем состоит из элемента разрешения, управляющий вход которого подключен к выходу второго одновибратора, а синхронизирующий к синхронизирующему входу входного элемента, управляющий вход которого подключен к выходу первого одновибратора, управляющему входу анализатора ошибок и управляющему входу элемента синхронизации, тактовый вход элемента синхронизации подключен к выходу генератора тактовых импульсов и тактовому входу входного элемента, выход элемента разрешения подключен к входу первого одновибратора, выход входного элемента подключен к информационному входу анализатора ошибок, управляющий вход которого подключен к выходу второго одновибратора, выход анализатора ошибок подключен к информационному входу элемента памяти, тактовый и разрешающий входы которого подключены соответственно к тактовому и разрешающему выходам элемента синхронизации, управляющий вход элемента памяти подключен к управляющему выходу элемента установки начального состояния, управляющему входу коммутатора и управляющему входу формирователя кода, выход элемента памяти подключен к информационному входу элемета оценки состояния, установочный вход которого подключен к выходу формирователя порогов оценки качества, а выход элемента оценки состояния подключен к информационному входу коммутатора, разрешающий вход которого подключен к разрешающему входу элемента памяти и входу второго одновибратора, разрешающий выход элемента установки начального состояния подключен к разрешающему входу формирователя кода, информационный и переключающий входы которого подключены соответственно к информационному и переключающему выходам коммутатора, а установочный вход формирователя кода подключен к выходу формирователя начального кода, причем информационный вход входного элемента и информационный выход формирователя кода являются соответственно входом и выходом блока управления возбудителем.