Claims (1)
Самоконтролирующееся устройство, содержащие исходную схему, кодирующее устройство, схему синдрома ошибки, первый дешифратор, информационные входы устройства подключены к первым входам исходной схемы, выходы которой являются выходами устройства, отличающееся тем, что оно дополнительно содержит с первого по четвертый элементы И, первый элемент ИЛИ, второй элемент ИЛИ, регистр, схему проверок, второй дешифратор, третий дешифратор, адресные входы, вход записи, вход считывания, вход "Сброс", выход "Ошибка", причем информационные входы устройства подключены к первым входам первого элемента И, адресные входы подключены к вторым входам исходной схемы и к первым входам регистра, вход записи подключен к третьему входу исходной схемы, к второму входу первого элемента И и к второму входу регистра, вход считывания подключен к четвертому входу исходной схемы, к первому входу второго элемента И, к первому входу третьего элемента И, к первому входу четвертого элемента И и к третьему входу регистра, вход "Сброс" подключен к пятому входу исходной схемы и к четвертому входу регистра, выходы исходной схемы подключены к первым входам схемы проверок и к вторым входам второго элемента И, выходы которого подключены к первым входам элемента ИЛИ, вторые входы которого подключены к выходам первого элемента И, а выходы подключены к входам кодирующего устройства, выходы кодирующего устройства подключены к вторым входам третьего элемента И и к пятым входам регистра, первые входы схемы синдромов ошибки подключены к выходам третьего элемента И, вторые входы подключены к выходам регистра, а выходы подключены к вторым входам схемы проверок и к входам первого дешифратора, выходы которого подключены к первым входам третьего дешифратора, выходы схемы проверок подключены к входам второго дешифратора, выходы которого подключены к вторым входам третьего дешифратора, выходы третьего дешифратора подключены к входам второго элемента ИЛИ, выход которого подключен к второму входу четвертого элемента И, с выхода четвертого элемента И снимается сигнал "Ошибка".A self-monitoring device containing an initial circuit, an encoding device, an error syndrome circuit, a first decoder, information inputs of the device are connected to the first inputs of the original circuit, the outputs of which are the outputs of the device, characterized in that it additionally contains the first to fourth elements AND, the first element OR , the second OR element, register, test circuit, second decoder, third decoder, address inputs, write input, read input, input "Reset", output "Error", and the information inputs of the device VA connected to the first inputs of the first element And, the address inputs are connected to the second inputs of the original circuit and to the first inputs of the register, the recording input is connected to the third input of the original circuit, to the second input of the first element And to the second input of the register, the read input is connected to the fourth input of the original circuit, to the first input of the second element And, to the first input of the third element And, to the first input of the fourth element And and to the third input of the register, the input "Reset" is connected to the fifth input of the original circuit and to the fourth input of the register, the outputs ex one circuit is connected to the first inputs of the test circuit and to the second inputs of the second AND element, the outputs of which are connected to the first inputs of the OR element, the second inputs of which are connected to the outputs of the first AND element, and the outputs are connected to the inputs of the encoder, the outputs of the encoder are connected to the second inputs of the third AND element and to the fifth inputs of the register, the first inputs of the error syndrome circuit are connected to the outputs of the third AND element, the second inputs are connected to the register outputs, and the outputs are connected to the second inputs of the check circuit and to the inputs of the first decoder, the outputs of which are connected to the first inputs of the third decoder, the outputs of the test circuit are connected to the inputs of the second decoder, the outputs of which are connected to the second inputs of the third decoder, the outputs of the third decoder are connected to the inputs of the second OR element, the output of which is connected to the second input of the fourth element And, the "Error" signal is removed from the output of the fourth element AND.