RU2002132344A - Устройство управления передачей данных в канале множественного доступа - Google Patents

Claims (1)

1. Устройство управления передачей данных в канале множественного доступа, содержащее синхронизатор, триггер цикла передачи, первый, второй, третий и четвертый элементы И, демультиплексор, N блоков опознавания адреса, где N - количество включенных в канал множественного доступа корреспондентов, блок выделения адреса, триггер разрешения передачи, элемент задержки, N-входовый и двухвходовый элементы ИЛИ, причем выход синхронизатора соединен с прямым входом первого элемента И, инверсный вход которого соединен с выходом триггера цикла передачи, с первым входом третьего элемента И и сигнальным входом блока выделения адреса, выход первого элемента И соединен с первым входом второго элемента И, второй вход которого соединен с инверсным входом триггера разрешения передачи и является управляющим входом устройства, сигнальным входом которого являются объединенные прямой и инверсный входы триггера цикла передачи, выход триггера разрешения передачи соединен со вторым входом двухвходового элемента ИЛИ и является управляющим выходом устройства, сигнальным выходом которого является выход двухвходового элемента ИЛИ, первый вход двухвходового элемента ИЛИ соединен с выходом второго элемента И и входом элемента задержки, выход которого соединен со вторыми входами третьего и четвертого элементов И, выход третьего элемента И соединен с инверсным входом четвертого элемента И и является выходом сигнала конфликта устройства, выход четвертого элемента И соединен с прямым входом триггера разрешения передачи, информационным входом устройства является информационный вход блока выделения адреса, информационный выход которого соединен с входами N блоков опознавания адреса, вход демультиплексора является адресным входом устройства, отличающееся тем, что дополнительно введены N блоков хранения координат, блок выделения координат, сумматор по модулю два, блок управления аттенюатором, причем информационный выход блока выделения координат соединен с информационными входами N блоков хранения координат, сигнальные входы которых соединены с выходами соответствующих блоков опознавания адреса, управляющие входы каждого из N блоков хранения координат соединены с соответствующим выходом демультиплексора, выходы N блоков хранения координат соединены с соответствующими входами N-входового элемента ИЛИ, выход которого соединен с информационным входом сумматора по модулю два, кодовый вход которого является кодовым входом устройства, выход сумматора по модулю два соединен с входом блока управления аттенюатором, выход которого является кодовым выходом устройства, информационный и сигнальный входы блока выделения координат соединены соответственно с информационным и сигнальным входами блока выделения адреса, управляющий выход блока выделения координат соединен с управляющим входом блока выделения адреса, тактовый выход которого соединен с тактовым входом блока выделения координат.