Claims (1)
Энергонезависимая ячейка памяти, содержащая три логических элемента, шины установки в "1" и в "0", общую шину, два сердечника с прямоугольной петлей гистерезиса и двумя обмотками каждый, первые обмотки которых соединены между собой, и два резистора, первый вывод первого резистора соединен с началом первой обмотки второго сердечника с прямоугольной петлей гистерезиса, а конец первой обмотки первого сердечника с прямоугольной петлей гистерезиса соединен с выходом третьего логического элемента, выход второго логического элемента соединен с первым выводом второго резистора, отличающаяся тем, что первый логический элемент выполнен в виде триггера Шмитта, второй логический элемент выполнен в виде мажоритарного элемента, а третий логический элемент выполнен в виде инвертора, дополнительно введены два диода и конденсатор, первый вывод которого соединен с общей шиной, а второй вывод конденсатора соединен со вторым выводом второго резистора и входом триггера Шмитта, инверсный выход которого подключен ко второму выводу первого резистора и ко входу инвертора, выход которого соединен с первым входом мажоритарного элемента и анодом первого диода, катод которого соединен с началом первой обмотки первого сердечника с прямоугольной петлей гистерезиса и с катодом второго диода, анод которого соединен с первым выводом первого резистора, второй вход мажоритарного элемента соединен с началом второй обмотки первого сердечника с прямоугольной петлей гистерезиса, конец которой соединен с шиной установки в "1", а шина установки в "0" соединена с концом второй обмотки второго сердечника с прямоугольной петлей гистерезиса, начало которой соединено с третьим входом мажоритарного элемента.A non-volatile memory cell containing three logic elements, installation buses in "1" and "0", a common bus, two cores with a rectangular hysteresis loop and two windings each, the first windings of which are connected together, and two resistors, the first output of the first resistor connected to the beginning of the first winding of the second core with a rectangular hysteresis loop, and the end of the first winding of the first core with a rectangular hysteresis loop is connected to the output of the third logic element, the output of the second logic element is connected to the first output of the second resistor, characterized in that the first logic element is made in the form of a Schmitt trigger, the second logic element is made in the form of a majority element, and the third logic element is made in the form of an inverter, two diodes and a capacitor are additionally introduced, the first output of which is connected to a common bus and the second output of the capacitor is connected to the second output of the second resistor and the input of the Schmitt trigger, the inverse output of which is connected to the second output of the first resistor and to the input of the inverter, the output of which is connected connected to the first input of the majority element and the anode of the first diode, the cathode of which is connected to the beginning of the first winding of the first core with a rectangular hysteresis loop and to the cathode of the second diode, the anode of which is connected to the first output of the first resistor, the second input of the majority element is connected to the beginning of the second winding of the first core with a rectangular hysteresis loop, the end of which is connected to the installation bus at "1", and the installation bus at "0" is connected to the end of the second winding of the second core with a rectangular hysteresis loop, beginning which is connected to the third input of the majority element.