Claims (1)
Триггерное устройство, содержащее первый RS-триггер, входы установки и сброса которого соединены соответственно с первыми выводами первого и второго резисторов и через соответственно первый и второй конденсаторы - с общей шиной, а прямой и инверсный выходы соединены с первыми входами соответственно первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых объединены и соединены с входной шиной, первый и второй элементы памяти на магнитных сердечниках с прямоугольной петлей гистерезиса, первый и второй элементы И-НЕ, первые входы которых соединены с первыми выводами соответственно третьего и четвертого резисторов, отличающееся тем, что введены второй RS-триггер, первый и второй элементы ИЛИ-НЕ, выходы которых соединены соответственно со вторыми выводами первого и второго резисторов, первый и второй элементы памяти на магнитных сердечниках с прямоугольной петлей гистерезиса содержат по одной обмотке, средние точки которых соединены с вторыми выводами соответственно четвертого и третьего резисторов, выходы обмоток первого и второго элементов памяти соединены соответственно с первыми входами первого и второго элементов ИЛИ-НЕ и со вторыми входами первого и второго элементов И-НЕ соответственно, выходы которых соединены с входами обмоток второго и первого элементов памяти соответственно, входы установки и сброса второго RS-триггера соединены соответственно с выходами второго и первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а прямой и инверсный выходы соединены с первыми входами первого и второго элементов И-НЕ соответственно, вторые входы первого и второго элементов ИЛИ-НЕ соединены с входной шиной, первый и второй RS-триггеры выполнены на элементах ИЛИ-НЕ.A trigger device containing a first RS-trigger, the installation and reset inputs of which are connected respectively to the first outputs of the first and second resistors and, respectively, through the first and second capacitors to the common bus, and the direct and inverse outputs are connected to the first inputs of the first and second elements, respectively. OR, the second inputs of which are combined and connected to the input bus, the first and second memory elements on magnetic cores with a rectangular hysteresis loop, the first and second NAND elements, the first inputs which are connected to the first terminals of the third and fourth resistors respectively, characterized in that a second RS-trigger, the first and second OR-NOT elements are inserted, the outputs of which are connected respectively to the second terminals of the first and second resistors, the first and second memory elements on magnetic cores with a rectangular hysteresis loop contains one winding, the midpoints of which are connected to the second terminals of the fourth and third resistors, respectively, the outputs of the windings of the first and second memory elements are connected to accordingly, with the first inputs of the first and second elements OR NOT and with the second inputs of the first and second elements AND NOT, respectively, the outputs of which are connected to the inputs of the windings of the second and first memory elements, respectively, the inputs for setting and resetting the second RS-trigger are connected respectively with the outputs of the second and the first elements EXCLUSIVE OR, and the direct and inverse outputs are connected to the first inputs of the first and second elements AND NOT, respectively, the second inputs of the first and second elements OR NOT connected to the input bus, the first the second RS-flip-flops made in the NOR cell.