RU2002102508A - Ячейка памяти - Google Patents

Claims (1)

1. Ячейка памяти, содержащая коммутатор, N последовательных RC-цепей, первые выводы которых соединены с соответствующими входами коммутатора, а вторые выводы - с общей шиной, три входные шины, мультиплексор и асинхронный D-триггер, вход которого соединен с выходом мультиплексора, а прямой выход - с первым входом мультиплексора, второй и третий входы которого соединены с первой входной шиной, первый адресный вход мультиплексора соединен со второй входной шиной, инверсный выход асинхронного D-триггера соединен с первым входом логического элемента ИЛИ-НЕ, отличающаяся тем, что дополнительно введены счетчик импульсов, два логических элемента И-НЕ и компаратор, первый и второй входы которого соединены с адресной шиной, а третий и четвертый входы - с первым и вторым адресными входами коммутатора и первым и вторым выходами счетчика импульсов, вход которого соединен со второй входной шиной, второй адресный вход мультиплексора соединен с выходом первого логического элемента И-НЕ, первый вход которого соединен с третьей входной шиной, а второй вход - с выходом компаратора и с первым входом второго логического элемента И-НЕ, второй вход которого соединен с шиной считывания, а выход - со вторым входом логического элемента ИЛИ-НЕ, выход которого является выходом устройства, вход асинхронного D-триггера соединен с выходом коммутатора.