Claims (14)
1. Способ определения ошибки в системе фазовой автоподстройки частоты (ФАПЧ), включающий этапы выработки первого сигнала ed ошибки смещения, где ed=Vcos*Cos(phase)+Vsin*Sin(phase), и где Vcos и Vsin - синусоидальные сигналы напряжения, выработки квадратурного сигнала eq ошибки, где eq= - Vcos*Sin(phase)+Vsin*Cos(phase), выработки второго сигнала ec ошибки смещения, где ec=ed, если квадратурный сигнал ошибки eq меньше или равен нулю, и где ec=ed+X*eq, если ed больше или равно нулю и eq больше нуля, и где ec=ed-X*eq, если ed меньше нуля, eq больше нуля и Х - коэффициент пропорциональности, определения ошибки системы ФАПЧ с использованием второго сигнала ec ошибки смещения.1. A method for determining an error in a phase-locked loop (PLL) system, including the steps of generating the first bias signal ed, where ed = Vcos * Cos (phase) + Vsin * Sin (phase), and where Vcos and Vsin are sinusoidal voltage signals, generating a quadrature signal eq of error, where eq = - Vcos * Sin (phase) + Vsin * Cos (phase), generating a second signal ec of bias error, where ec = ed, if the quadrature signal of error eq is less than or equal to zero, and where ec = ed + X * eq if ed is greater than or equal to zero and eq is greater than zero, and where ec = ed-X * eq if ed is less than zero, eq is greater than zero and X is the proportionality coefficient, error determination PLLs using the second bias signal ec.
2. Способ по п.1, отличающийся тем, что синусоидальные сигналы напряжения Vcos и Vsin смещены по фазе примерно на 90°.2. The method according to claim 1, characterized in that the sinusoidal voltage signals Vcos and Vsin are phase shifted by approximately 90 °.
3. Способ по п.1, отличающийся тем, что Х = 3.3. The method according to claim 1, characterized in that X = 3.
4. Способ по п.1, отличающийся тем, что этап определения включает в себя этапы выдачи второго сигнала ec ошибки смещения в пропорциональный канал, где сигнал ec ошибки усиливается в соответствии с коэффициентом усиления, выдачи второго сигнала ec ошибки смещения в канал интегрирования, где сигнал ec ошибки интегрируется, суммирования усиленного и проинтегрированного сигналов для выработки суммарного сигнала и выполнения второго интегрирования суммарного сигнала для выработки выходной индикации ошибки в системе ФАПЧ.4. The method according to claim 1, characterized in that the determination step includes the steps of issuing a second bias error signal ec to a proportional channel, where the error ec signal is amplified in accordance with the gain, and outputting a second bias error signal ec to the integration channel, where an error signal ec is integrated, summing the amplified and integrated signals to generate a total signal and performing a second integration of the total signal to generate an output error indication in the PLL system.
5. Система ФАПЧ, содержащая демодулятор, подсоединенный для приема первого и второго синусоидальных сигналов и для приема первого и второго сигналов фазы, причем демодулятор предназначен для выработки сигнала ошибки, усилитель, подсоединенный для приема сигнала ошибки, причем усилитель предназначен для усиления сигнала ошибки в соответствии с коэффициентом усиления для выработки усиленного сигнала ошибки, интегратор, подсоединенный для приема сигнала ошибки, причем интегратор предназначен для интегрирования сигнала ошибки для выработки проинтегрированного сигнала ошибки, сумматор, подсоединенный для приема усиленного сигнала ошибки и проинтегрированного сигнала ошибки, причем сумматор предназначен для выработки суммарного сигнала, второй интегратор, подсоединенный для приема суммарного сигнала и выполнения второго интегрирования суммарного сигнала, для выработки выходного сигнала ошибки фазы и цепь обратной связи, подсоединенная для приема выходного сигнала ошибки фазы и для выработки первого и второго сигналов ошибки фазы из выходного сигнала ошибки фазы, причем демодулятор вырабатывает сигнал ошибки путем выработки первого сигнала ed ошибки смещения, где ed=Vcos*Cos(phase)+Vsin*Sin(phase), и где Vcos и Vsin - синусоидальные сигналы напряжения, выработки квадратурного сигнала eq ошибки, где eq= - Vcos*Sin(phase)+Vsin*Cos(phase), выработки второго сигнала ec ошибки смещения, где ec=ed, если квадратурный сигнал ошибки eq меньше или равен нулю, и где ec=ed+3*eq, если ed больше или равно нулю и eq больше нуля, и где ec=ed-3*eq, если ed меньше нуля, eq больше нуля, и использует второй сигнал ошибки в качестве сигнала ошибки, выдаваемого на выход демодулятора.5. A PLL system comprising a demodulator connected to receive the first and second sinusoidal signals and to receive the first and second phase signals, the demodulator being used to generate an error signal, an amplifier connected to receive an error signal, the amplifier being used to amplify the error signal in accordance with a gain for generating an amplified error signal, an integrator connected to receive the error signal, the integrator is designed to integrate the error signal for the integrated error signal, an adder connected to receive the amplified error signal and the integrated error signal, the adder being used to generate the total signal, a second integrator connected to receive the total signal and perform the second integration of the total signal to generate the phase error output signal and the feedback circuit a connection connected to receive an output signal of a phase error and to generate a first and second signal of a phase error from the output signal of a phase error, why does the demodulator generate an error signal by generating the first offset error signal ed, where ed = Vcos * Cos (phase) + Vsin * Sin (phase), and where Vcos and Vsin are sinusoidal voltage signals, generating a quadrature error signal eq, where eq = - Vcos * Sin (phase) + Vsin * Cos (phase), generating a second bias signal ec, where ec = ed if the quadrature error signal eq is less than or equal to zero, and where ec = ed + 3 * eq if ed is greater than or is zero and eq is greater than zero, and where ec = ed-3 * eq, if ed is less than zero, eq is greater than zero, and uses the second error signal as an error signal output to the demodulator.
6. Система ФАПЧ по п.5, отличающаяся тем, что первый и второй сигналы фазы представляют собой косинусоидальную и синусоидальную составляющие выходного сигнала ошибки фазы.6. The PLL system according to claim 5, characterized in that the first and second phase signals are the cosine and sinusoidal components of the output phase error signal.
7. Система ФАПЧ по п.5, отличающаяся тем, что первый и второй синусоидальные сигналы напряжений получены с электрического генератора.7. The PLL system according to claim 5, characterized in that the first and second sinusoidal voltage signals are obtained from an electric generator.
8. Способ захвата и синхронизации фаз двух сигналов, включающий этапы выработки первого сигнала ed ошибки смещения, представляющего первую ошибку смещения между первым и вторым сигналами, где ed=Vcos*Cos(phase)+Vsin*Sin(phase), и где Vcos и Vsin - синусоидальные сигналы напряжения, выработки квадратурного сигнала eq ошибки, представляющего квадратурную ошибку между первым и вторым сигналами, где eq= - Vcos*Sin(phase)+Vsin*Cos(phase), выработки второго сигнала ec ошибки смещения, представляющего вторую ошибку смещения между первым и вторым сигналами, где ec=ed, если квадратурный сигнал ошибки eq меньше или равен нулю, где ec=ed+X*eq, если ed больше или равно нулю и eq больше нуля, и где ec=ed-X*eq, если ed меньше нуля, eq больше нуля и Х - коэффициент пропорциональности, и определения полной ошибки между первым и вторым сигналами с использованием второго сигнала ec ошибки смещения.8. A method for capturing and synchronizing the phases of two signals, including the steps of generating a first bias signal ed representing the first bias error between the first and second signals, where ed = Vcos * Cos (phase) + Vsin * Sin (phase), and where Vcos and Vsin are sinusoidal voltage signals generating a quadrature error signal eq representing a quadrature error between the first and second signals, where eq = - Vcos * Sin (phase) + Vsin * Cos (phase), generating a second bias error signal ec representing the second bias error between the first and second signals, where ec = ed, if the quadrature s the error eq is less than or equal to zero, where ec = ed + X * eq if ed is greater than or equal to zero and eq is greater than zero, and where ec = ed-X * eq if ed is less than zero, eq is greater than zero and X is the coefficient proportionality, and determining the total error between the first and second signals using the second bias error signal ec.
9. Способ по п.8, отличающийся тем, что Х = 3.9. The method according to claim 8, characterized in that X = 3.
10. Способ по п.8, отличающийся тем, что синусоидальные сигналы напряжения Vcos и Vsin смещены по фазе примерно на 90°.10. The method according to claim 8, characterized in that the sinusoidal voltage signals Vcos and Vsin are phase shifted by approximately 90 °.
11. Способ по п.8, отличающийся тем, что этап определения включает в себя этапы выдачи второго сигнала ec ошибки смещения в пропорциональный канал, где сигнал ec ошибки усиливается в соответствии с коэффициентом усиления, выдачи второго сигнала ec ошибки смещения в канал интегрирования, где сигнал ec ошибки интегрируется, суммирования усиленного и проинтегрированного сигналов для выработки суммарного сигнала и выполнения второго интегрирования суммарного сигнала для выработки выходной индикации ошибки в системе ФАПЧ.11. The method according to claim 8, characterized in that the determination step includes the steps of issuing a second bias error signal ec to a proportional channel, where the error ec signal is amplified in accordance with the gain, and outputting a second bias error signal ec to the integration channel, where an error signal ec is integrated, summing the amplified and integrated signals to generate a total signal and performing a second integration of the total signal to generate an output error indication in the PLL system.
12. Система ФАПЧ для синхронизации фаз первого и второго синусоидальных сигналов, содержащая демодулятор, подсоединенный для приема первого и второго синусоидальных сигналов и для приема первого и второго сигналов фазы, причем демодулятор предназначен для выработки сигнала ошибки, усилитель, подсоединенный для приема сигнала ошибки, причем усилитель предназначен для усиления сигнала ошибки в соответствии с коэффициентом усиления для выработки усиленного сигнала ошибки, интегратор, подсоединенный для приема сигнала ошибки, причем интегратор предназначен для интегрирования сигнала ошибки для выработки проинтегрированного сигнала ошибки, сумматор, подсоединенный для приема усиленного сигнала ошибки и проинтегрированного сигнала ошибки, причем сумматор предназначен для выработки суммарного сигнала, второй интегратор, подсоединенный для приема суммарного сигнала и выполнения второго интегрирования суммарного сигнала, для выработки выходного сигнала ошибки фазы и цепь обратной связи, подсоединенную для приема выходного сигнала ошибки фазы и для выработки первого и второго сигналов ошибки фазы из выходного сигнала ошибки фазы, причем демодулятор вырабатывает сигнал ошибки путем выработки первого сигнала ed ошибки смещения, где ed=Vcos*Cos(phase)+Vsin*Sin(phase), и где Vcos и Vsin - первый и второй синусоидальные сигналы напряжения, выработки квадратурного сигнала eq ошибки, где eq= - Vcos*Sin(phase)+Vsin*Cos(phase), выработки второго сигнала ec ошибки, где ec=ed, если квадратурный сигнал ошибки eq меньше или равен нулю, где ec=ed+3*eq, если ed больше или равно нулю и eq больше нуля, и где ec=ed-3*eq, если ed меньше нуля и eq больше нуля, и использует второй сигнал ошибки в качестве сигнала ошибки, выдаваемого на выход демодулятора.12. A PLL system for synchronizing the phases of the first and second sinusoidal signals, comprising a demodulator connected to receive the first and second sinusoidal signals and for receiving the first and second phase signals, wherein the demodulator is designed to generate an error signal, an amplifier connected to receive the error signal, the amplifier is designed to amplify the error signal in accordance with the gain to generate an amplified error signal, an integrator connected to receive the error signal, and the generator is designed to integrate the error signal to generate an integrated error signal, the adder is connected to receive the amplified error signal and the integrated error signal, the adder is designed to generate the total signal, the second integrator connected to receive the total signal and perform the second integration of the total signal to generate phase error output signal and a feedback circuit connected to receive a phase error output signal and to generate a first and the second phase error signals from the output of the phase error signal, and the demodulator generates an error signal by generating the first offset error signal ed, where ed = Vcos * Cos (phase) + Vsin * Sin (phase), and where Vcos and Vsin are the first and second sinusoidal voltage signals, generating a quadrature signal eq error, where eq = - Vcos * Sin (phase) + Vsin * Cos (phase), generating a second error signal ec, where ec = ed, if the quadrature error signal eq is less than or equal to zero, where ec = ed + 3 * eq if ed is greater than or equal to zero and eq is greater than zero, and where ec = ed-3 * eq if ed is less than zero and eq is greater than zero, and uses the second signal n errors in an error signal output from the output demodulator.
13. Система ФАПЧ по п.12, отличающаяся тем, что первый и второй сигналы фазы представляют собой косинусоидальную и синусоидальную составляющие выходного сигнала ошибки фазы.13. The PLL system according to claim 12, characterized in that the first and second phase signals are the cosine and sinusoidal components of the output phase error signal.
14. Система ФАПЧ по п.12, отличающаяся тем, что первый и второй синусоидальные сигналы напряжений получены с электрического генератора.14. The PLL system according to claim 12, characterized in that the first and second sinusoidal voltage signals are received from an electric generator.