Claims (1)
Аналого-цифровой преобразователь логического развертывания, содержащий схему сравнения (СС), на первый вход которого подается входное преобразуемое напряжение и являющийся первым входом устройства, а ко второму входу подключен выход ЦАП, входы которого соединены с выходами регистра и являются выходами устройства, генератор тактовых импульсов, выход которого подключен к первому входу элемента И, выход которого соединен с первым входом регистра, отличающийся тем, что, с целью повышения быстродействия в него введены блок выделения абсолютного значения, первый и второй компараторы, триггер, второй элемент И, элемент НE и постоянное запоминающее устройство (ПЗУ), выходы которого подключены к третьим входам регистра, первые адресные входы соединены с выходами регистра, а второй адресный вход соединен с выходом второго компаратора, первый вход которого подключен к шине "земля", а второй вход соединен с выходом схемы сравнения и входом схемы выделения абсолютного значения, выход которой соединен с первым входом первого компаратора, второй вход которого является вторым входом устройства, а выход подключен к первому входу второго элемента И, второй вход которого соединен с выходом триггера и вторым входом второго элемента И, третий вход соединен с выходом элемента НЕ, а выход подключен ко второму входу триггера, первый вход которого является третьим входом устройства, выход генератора соединен с входом элемента НЕ, второй вход регистра является четвертым входом устройства.An analog-to-digital converter of logical deployment, containing a comparison circuit (CC), the first input of which is supplied with the input converted voltage and being the first input of the device, and the output of the DAC is connected to the second input, the inputs of which are connected to the outputs of the register and are the outputs of the device, a clock generator the output of which is connected to the first input of the And element, the output of which is connected to the first input of the register, characterized in that, in order to improve performance, an absolute allocation unit is introduced into it values, the first and second comparators, the trigger, the second AND element, the NE element and read-only memory (ROM), the outputs of which are connected to the third inputs of the register, the first address inputs are connected to the outputs of the register, and the second address input is connected to the output of the second comparator, the first input of which is connected to the ground bus, and the second input is connected to the output of the comparison circuit and the input of the absolute value extraction circuit, the output of which is connected to the first input of the first comparator, the second input of which is the second input three, and the output is connected to the first input of the second element And, the second input of which is connected to the output of the trigger and the second input of the second element And, the third input is connected to the output of the element NOT, and the output is connected to the second input of the trigger, the first input of which is the third input of the device, the generator output is connected to the input of the element NOT, the second input of the register is the fourth input of the device.