RU199833U1

RU199833U1 - Modular system for electrical and functional testing of FPGA-based NAND memory chips

Info

Publication number: RU199833U1
Application number: RU2019117095U
Authority: RU
Inventors: Максим Александрович Беляев; Вадим Вячеславович Путролайнен; Михаил Борисович Чувствин; Алексей Юрьевич Болебрух; Алексей Васильевич Ярцев; Евгений Ильич Масленников
Priority date: 2019-06-03
Filing date: 2019-06-03
Publication date: 2020-09-22

Abstract

Полезная модель относится к области вычислительной техники для тестирования интегральных микросхем NAND-памяти. Технический результат заключается в обеспечении возможности выполнения электрического тестирования микросхем NAND-памяти. Технический результат достигается за счет модульной системы электрического и функционального тестирования микросхем NAND-памяти на основе ПЛИС, состоящей из блока тестирования, содержащего объединительную плату и устройства тестирования с разъемными BGA-сокетами для микросхем NAND-памяти, выполненных с возможностью поддержки стандарта ONFI, где каждое устройство тестирования представляет собой единую плату, на которой установлен управляющий микроконтроллер, алгоритмический генератор тестовых шаблонов на основе ПЛИС, цифровые индикаторы для вывода результатов тестирования, при этом в каждом устройстве тестирования имеется мультиплексор, выполненный с возможностью коммутации цифровых и аналоговых сигналов и параметрический измеритель, выполненный с возможностью определения обрывов и замыканий на входных и выходных выводах микросхемы NAND-памяти. 7 ил.The utility model relates to the field of computing technology for testing integrated circuits for NAND memory. The technical result consists in providing the possibility of performing electrical testing of NAND memory microcircuits. The technical result is achieved through a modular system for electrical and functional testing of NAND-memory chips based on FPGAs, consisting of a testing unit containing a backplane and testing devices with detachable BGA-sockets for NAND-memory chips, designed to support the ONFI standard, where each the testing device is a single board on which a control microcontroller is installed, an algorithmic generator of test patterns based on an FPGA, digital indicators for displaying test results, while each testing device has a multiplexer capable of switching digital and analog signals and a parametric meter made with the ability to detect open and short circuits on the input and output pins of the NAND memory chip. 7 ill.

Description

Область примененияApplication area

Полезная модель относится к области тестирования интегральных микросхем NAND-памяти и представляет собой модульную систему тестирования на основе программируемой логической интегральной схемы (ПЛИС), позволяющую одновременно и независимо тестировать множество микросхем памяти на обрывы и замыкания на входных и выходных выводах и на корректность работы при операциях чтения, записи и стирания данных, в том числе в условиях повышенных и пониженных температур функционирования.The utility model relates to the field of testing NAND-memory integrated circuits and is a modular testing system based on a programmable logic integrated circuit (FPGA), which allows simultaneous and independent testing of multiple memory microcircuits for open and short circuits on input and output pins and for correct operation during operations reading, writing and erasing data, including in conditions of high and low operating temperatures.

Уровень техникиState of the art

Требование высокой скорости доступа к возрастающему объему хранимой информации является основным фактором перехода от магнитных накопителей (HDD) к твердотельным накопителям (ТН, SSD) на основе NAND-памяти. Для снижения стоимости хранения данных на SSD применяются различные технологии увеличения плотности записи, такие как многобитовые ячейки памяти (MLC, TLC, QLC) [1], переход к трехмерному производству ячеек памяти в кристалле (V-NAND, BiCS) [2, 3] и многокристальному корпусированию кристаллов памяти [4]. Первые два подхода могут быть реализованы только производителями кристаллов NAND-памяти, которых на данный момент в мире представлены лишь несколько компаниями, такими как Samsung, Toshiba, SK Hynix, и Micron/Intel. Тогда как этап корпусирования и создания многокристальных модулей может быть реализован для локального производства микросхем NAND-памяти и твердотельных накопителей на их основе. Все современные микросхемы NAND-памяти поддерживают один из двух стандартов: Open Nand Flash Interface (ONFI) и Toggle DDR. Эти стандарты описывают физический интерфейс, временные режимы работы, механизмы идентификации, набор поддерживаемых команд. Несмотря на различие стандартов, они обеспечивают схожий функционал и скорость работы микросхем NAND-памяти. ONFI в отличие от Toggle является открытым стандартом, что является важным преимуществом и позволяет свободно использовать различным производителям NAND-памяти и систем тестирования микросхем NAND-памяти. В настоящее время наиболее распространенным для микросхем NAND-памяти является корпус типа BGA (Ball grid array) с шариковыми выводами на нижней стороне микросхемы для поверхностного монтажа на печатные платы готового устройства, например, твердотельного накопителя. Корпусирование кристаллов в микросхемы NAND-памяти типа BGA, как правило, включает следующие операции: утонение и резка пластины с кристаллами NAND-памяти, монтаж кристаллов в стек на подложку, создание проволочных соединений между кристаллами и подложкой, герметизация компаундом, установка шариковых выводов с обратной стороны подложки и резка на отдельные микросхемы NAND-памяти.The requirement for high speed access to the growing volume of stored information is the main factor in the transition from magnetic drives (HDD) to solid-state drives (TH, SSD) based on NAND memory. To reduce the cost of storing data on SSD, various technologies are used to increase the recording density, such as multi-bit memory cells (MLC, TLC, QLC) [1], the transition to three-dimensional production of memory cells in a chip (V-NAND, BiCS) [2, 3] and multichip packaging of memory crystals [4]. The first two approaches can only be implemented by manufacturers of NAND memory crystals, which are currently represented by only a few companies in the world, such as Samsung, Toshiba, SK Hynix, and Micron / Intel. Whereas the stage of packaging and creating multichip modules can be implemented for the local production of NAND memory chips and solid-state drives based on them. All modern NAND memory chips support one of two standards: Open Nand Flash Interface (ONFI) and Toggle DDR. These standards describe the physical interface, temporary modes of operation, identification mechanisms, a set of supported commands. Despite the difference in standards, they provide similar functionality and speed of operation of NAND memory chips. ONFI, unlike Toggle, is an open standard, which is an important advantage and allows for free use by various manufacturers of NAND memory and testing systems for NAND memory chips. Currently, the most common for NAND memory chips is a BGA (Ball grid array) package with BGAs on the underside of a surface mount chip for a finished device, such as a solid state drive. Dice packaging in BGA-type NAND memory chips, as a rule, includes the following operations: thinning and cutting a wafer with NAND-memory dice, stacking dies on a substrate, creating wire connections between crystals and a substrate, sealing with a compound, installing ball leads with reverse sides of the substrate and cutting into separate NAND memory chips.

В настоящее время рынок продукции на основе NAND-памяти динамично развивается, поэтому важным фактором конкурентоспособного производства является постоянная разработка и совершенствование выпускаемых изделий. Увеличенная сложность проектирования и изготовления микросхем NAND-памяти, в свою очередь, может приводить к появлению отказов в работе конечных устройств при определенных режимах работы [5]. Для предотвращения подобных ситуаций необходимо выполнять тестирование готовой продукции с учетом всех предъявляемых к ним требований. Одним из вариантов решения данной проблемы являются применение систем тестирования на базе микроконтроллеров [6]. Такие системы используют микроконтроллер с записанными тестовыми процедурами и ряд внешних устройств для сопряжения интерфейсов с устройством тестирования. Несмотря на достаточно простую архитектуру подобных устройств, они обладают недостатком - невозможностью гибкой настройки под различную продукцию из-за жесткой привязки к сигнальным линиям микроконтроллера. Другим подходом к решению проблемы является разработка и создание систем тестирования на основе программируемых логических интегральных схем (ПЛИС) [7], обладающих как минимально необходимым функционалом, так и достаточной гибкостью настройки функциональных тестов под требования заказчика продукции. Гибкость настройки функционального тестирования достигается за счет использования связки управляющего микроконтроллера и ПЛИС, реализующей интерфейс взаимодействия с микросхемами и тестовые процедуры. В случае изменения модели тестируемых микросхем NAND-памяти, ПЛИС может быть легко перепрограммирована для реализации новых тестовых процедур.Currently, the market for products based on NAND memory is dynamically developing, therefore an important factor in competitive production is the constant development and improvement of products. The increased complexity of the design and manufacture of NAND-memory microcircuits, in turn, can lead to the appearance of failures in the operation of end devices under certain operating modes [5]. To prevent such situations, it is necessary to perform testing of finished products, taking into account all the requirements imposed on them. One of the options for solving this problem is the use of testing systems based on microcontrollers [6]. Such systems use a microcontroller with recorded test routines and a number of external devices to interface with the test device. Despite the rather simple architecture of such devices, they have a drawback - the impossibility of flexible adjustment for various products due to the tight connection to the signal lines of the microcontroller. Another approach to solving the problem is the development and creation of test systems based on programmable logic integrated circuits (FPGA) [7], which have both the minimum required functionality and sufficient flexibility in setting functional tests to the requirements of the product customer. The flexibility of setting up functional testing is achieved through the use of a combination of a control microcontroller and an FPGA, which implements an interface for interacting with microcircuits and test procedures. If the model of the tested NAND memory chips changes, the FPGA can be easily reprogrammed to implement new test procedures.

Одной из важных характеристик системы тестирования микросхем NAND-памяти является масштабируемость, поскольку выполнение функционального тестирования каждой микросхемы включает процедуры записи и чтения всего объема памяти и занимает значительное время (десятки минут). Для приемлемого времени тестирования изготавливаемой продукции тестовые процедуры требуется распараллеливать, поэтому большинство тестовых систем имеют модульную архитектуру и состоят из набора устройств тестирования с разъемными BGA-сокетами для микросхем NAND-памяти объединенных управляющим компьютером (рабочей станцией). При этом устройства тестирования могут размещаться в климатической камере для проведения испытаний и подтверждения соответствия требованиям надежности функционирования микросхем NAND-памяти.One of the important characteristics of the NAND memory microcircuit testing system is scalability, since performing functional testing of each microcircuit includes procedures for writing and reading the entire memory volume and takes a significant amount of time (tens of minutes). For acceptable testing time of manufactured products, the test procedures need to be parallelized, therefore, most test systems have a modular architecture and consist of a set of test devices with detachable BGA sockets for NAND memory microcircuits united by a control computer (workstation). At the same time, testing devices can be placed in a climatic chamber for testing and confirming compliance with the requirements for the reliability of the operation of NAND memory chips.

Изготовление промышленных партий микросхем NAND-памяти наряду с отработкой производства отдельных образцов и малых опытных партий ставит дополнительные задачи распараллеливания этих процессов как в производственном цикле, так и при тестировании. Кроме того, к тестированию отдельных партий микросхем NAND-памяти могут предъявляться более строгие требования, отличные от требований к коммерческим изделиям, в том числе по воздействию внешних условий. При этом важно отметить, что тестирование разных партий микросхем NAND-памяти может происходить одновременно, в результате чего такой характеристики как модульность системы тестирования уже недостаточно и возникает дополнительное требование - автономность работы тестовых модулей для реализации тестовых процедур вне автоматизированной системы.The production of industrial batches of NAND-memory microcircuits, along with the development of the production of individual samples and small pilot batches, poses additional tasks for parallelizing these processes both in the production cycle and during testing. In addition, testing of individual batches of NAND memory chips may have more stringent requirements than those for commercial products, including environmental exposure. It is important to note that testing of different batches of NAND memory microcircuits can occur simultaneously, as a result of which such characteristics as the modularity of the testing system are no longer enough and an additional requirement arises - the autonomy of the test modules for the implementation of test procedures outside the automated system.

Таким образом, одним из направлений развития систем тестирования NAND-памяти является обеспечение возможности работы ее отдельных модулей (устройств тестирования), как в составе модульной системы тестирования, так и в автономном режиме. Это позволит обеспечить универсальность работы модульной системы тестирования и ее параллельное использование, как при тестировании больших промышленных партий микросхем, так и при отработке производства отдельных образцов и малых опытных партий, без остановки тестирования основной линейки продукции.Thus, one of the directions in the development of NAND memory testing systems is to ensure the operation of its individual modules (testing devices), both as part of a unit testing system and in stand-alone mode. This will ensure the versatility of the modular testing system and its parallel use, both when testing large industrial batches of microcircuits, and when working out the production of individual samples and small pilot batches, without stopping testing of the main product line.

Несмотря на то, что функциональное тестирование позволяет выявить неисправности микросхем NAND-памяти при выполнении операций чтения, записи и стирания, этого бывает недостаточно для выявления типа неисправности. Например, в результате функционального тестирования обнаруживается, что микросхема не отвечает на команды, выдаваемые ПЛИС. Однако сама причина такой неисправности при функциональном тестировании не может быть определена. Если же дополнительно проводится электрическое тестирование, то такая неисправность может быть связана с процессом корпусирования. Наличие разрыва в входном/выходном выводах микросхемы NAND-памяти может возникать при плохом электрическом соединении между контактными площадками кристалла/подложки и проволоки. Замыкания между проволочными соединениями, возникшие на этапе заливки компаунда, приводят к повышению значений потребляемого тока. Поэтому выявление проблемы на этапе электрического тестирования помогает выявлению проблем на этапе корпусирования и изменению параметров технологических процессов для повышения процента выхода годных изделий.While functional testing can detect NAND chip failures during read, write, and erase operations, it is not enough to identify the type of failure. For example, as a result of functional testing, it is found that the microcircuit does not respond to commands issued by the FPGA. However, the very cause of such a malfunction cannot be determined by functional testing. If electrical testing is additionally performed, then such a malfunction may be associated with the packaging process. A break in the I / O pins of a NAND memory chip can occur if the electrical connection between the die / substrate pads and the wire is poor. Short-circuits between the wire connections, which have arisen at the stage of pouring the compound, lead to an increase in the values of the consumed current. Therefore, problem identification during the electrical testing phase helps identify problems during the packaging phase and changes process parameters to increase the yield of products.

Электрическое тестирование выполняется значительно быстрее функционального, поэтому его целесообразно применять на первом этапе перед функциональным тестированием. Такой подход позволит сократить время выполнения всей процедуры тестирования микросхемы NAND-памяти, так как не прошедшие электрическое тестирование микросхемы NAND-памяти не участвуют в функциональном тестировании.Electrical testing is performed much faster than functional testing, so it is advisable to use it at the first stage before functional testing. This approach will shorten the time it takes to complete the entire NAND IC test procedure, since NAND ICs that have not passed electrical testing will not participate in functional testing.

В качестве примера немодульного исполнения системы тестирования можно привести устройство проверки NAND-памяти с использование вычислительной среды Mathlab [8]. Система тестирования состоит из управляющего компьютера, на котором установлена вычислительная среда Mathlab и платы тестирования, соединенной через интерфейс USB 2.0. На тестовой плате имеется ПЛИС, оперативная память DDR3, сокет для установки тестируемой микросхемы NAND-памяти и коммуникационный интерфейс USB 2.0, соединяющий управляющий компьютер и ПЛИС. Система тестирования может быть использована для микросхем с корпусами BGA-132, BGA-152 TSOP-48 или TLGA-52. В качестве примера исполнения указываются микросхемы ПЛИС Xilinx Spartan-6 и коммуникационного интерфейса Cypress 2131. Процедура тестирования заключается запуске среды разработки Mathlab на управляющем компьютере и загрузке тестового модуля, состоящего из нескольких библиотек и исполняемых файлов, конфигурации тестирования и генерации базы данных с тестовыми данными, установке микросхемы NAND-памяти в сокет, установке соединения между управляющим компьютером и ПЛИС с помощью среды Mathlab, выполнении процедуры тестирования согласно тестовым команда и тестовым данным.An example of a non-modular execution of a testing system is a NAND memory tester using the Mathlab computing environment [8]. The testing system consists of a control computer with the Mathlab computing environment and a testing board connected via a USB 2.0 interface. The test board contains an FPGA, DDR3 RAM, a socket for installing the tested NAND memory chip, and a USB 2.0 communication interface that connects the control computer and the FPGA. The test system can be used for microcircuits with BGA-132, BGA-152 TSOP-48 or TLGA-52 packages. The Xilinx Spartan-6 FPGA and Cypress 2131 communication interface are indicated as an example of execution. The testing procedure consists of starting the Mathlab development environment on the control computer and loading a test module consisting of several libraries and executable files, testing configuration and generating a database with test data. installing a NAND memory chip in the socket, establishing a connection between the control computer and the FPGA using the Mathlab environment, performing the testing procedure according to the test command and test data.

Недостатком данного устройства являются отсутствие модульности, что позволяет одновременно тестировать только одну микросхемы и отсутствие возможности использования устройства тестирования в автономном режиме, необходимом при отработке производства отдельных образцов и малых опытных партий микросхем. Также в данном устройстве отсутствует возможность электрического тестирования микросхем NAND-памяти.The disadvantages of this device are the lack of modularity, which allows you to simultaneously test only one microcircuit and the inability to use the testing device in an offline mode, which is necessary when working out the production of individual samples and small pilot batches of microcircuits. Also, this device does not have the ability to electrically test NAND memory chips.

Известно устройство тестирования микросхем NAND-памяти [9], состоящее из основной управляющей платы, к которой присоединится множество тестовых плат, представляющих собой контроллеры NAND-памяти, непосредственно осуществляющие тестированием микросхем. В состав управляющей платы входит центральный процессор, оперативная память, постоянное запоминающее устройство, память со встроенным программным обеспечением и буфер данных. В памяти со встроенным программным обеспечением имеется программный код двух видов: один предназначен для функционирования управляющей платы (отвечает за вызов тестовых команд, получение и отображение результатов), а второй - для функционирования тестовых плат (получение тестовых команд, выполнение тестовых процедур и отправки результатов тестирования). Управляющая плата имеет разъемы для подключения к тестовым платам, к дисплею для вывода результатов тестирования и к электронному блоку, который позволяет обновлять встроенное программное обеспечение. В состав тестовой платы входит центральный процессор, оперативная память, постоянное запоминающее устройство, буфер данных. Тестовая плата имеет разъемы для подключения к управляющей плате и к микросхемам NAND-памяти. Работа устройства тестирования микросхем NAND-памяти осуществляется следующим образом: после подключения тестируемых микросхем NAND-памяти к тестовым платам и подачи питания на устройство тестирования микросхем производится загрузка управляющего встроенного программного обеспечения в оперативную память центрального процессора на управляющей плате. Затем управляющая плата осуществляет передачу встроенного программного обеспечения для тестирования в оперативную память тестовых плат и отправляет тестовые команды. Тестовые платы проводят процедуру тестирования микросхем под управлением загруженного программного обеспечения и принятых команд, после чего отправляют результаты тестирования обратно на управляющую плату, где они отображаются на дисплее. Таким образом, данное устройство тестирования микросхем NAND-памяти может применяться независимо от подключения к компьютеру для осуществления процедуры тестирования, но тестовые платы не могут работать автономно без использования управляющей платы.Known device for testing NAND-memory chips [9], consisting of a main control board, to which a plurality of test boards are connected, which are NAND-memory controllers that directly test the microcircuits. The control board consists of a central processor, random access memory, read-only memory, firmware memory, and a data buffer. There are two types of program code in the memory with the embedded software: one is intended for the operation of the control board (responsible for calling test commands, receiving and displaying results), and the second for the functioning of test boards (receiving test commands, executing test procedures and sending test results ). The control board has connectors for connection to test boards, to a display for outputting test results, and to an electronic unit that allows firmware updates. The test board includes a central processor, random access memory, read-only memory, and a data buffer. The test board has connectors for connecting to the control board and to NAND memory chips. The operation of the NAND memory microcircuits testing device is carried out as follows: after the tested NAND memory microcircuits are connected to the test boards and power is supplied to the microcircuit testing device, the control firmware is loaded into the central processor RAM on the control board. The control board then transfers the test firmware to the RAM of the test boards and sends test commands. The test boards carry out the procedure of testing microcircuits under the control of the loaded software and received commands, after which they send the test results back to the control board, where they are displayed on the display. Thus, this device for testing NAND memory chips can be used independently of the connection to a computer to carry out the testing procedure, but the test boards cannot work autonomously without using a control board.

Недостатком данного устройства является отсутствие автономного режима работы тестовых плат, необходимого при отработке производства отдельных образцов и малых опытных партий микросхем. Кроме того, процесс функционального тестирования осуществляется с помощью процессоров без использования ПЛИС, что не обеспечивает гибкую настройку под широкий выбор интерфейсов и тестируемых микросхем NAND-памяти. Также не указана возможность функционального тестирования согласно стандарту ONFI, без поддержки которого невозможно протестировать ряд современных моделей микросхем NAND-памяти, поддерживающих этот стандарт. Кроме того, устройство не может осуществлять электрическое тестирование микросхем NAND-памяти.The disadvantage of this device is the lack of an autonomous mode of operation of test boards, which is necessary for testing the production of individual samples and small pilot batches of microcircuits. In addition, the process of functional testing is carried out using processors without the use of FPGAs, which does not provide flexible configuration for a wide range of interfaces and tested NAND memory chips. Also, the possibility of functional testing according to the ONFI standard is not indicated, without the support of which it is impossible to test a number of modern models of NAND memory chips that support this standard. In addition, the device cannot electrically test NAND memory chips.

Известно устройство автоматизированного тестирования [10], предназначенное для проведения испытания для микросхем NAND-памяти семейства MT29F, в том числе на контролируемое старение. Данная память выпускается компанией Micron и включает в себя модули памяти, реализованные по различным технологиям (SLC, MLC, TLC) с использованием стандарта ONFI для взаимодействия с внешними устройствами. Устройство может работать с микросхемами NAND-памяти, имеющими BGA-корпус (например, BGA-100). Устройство включает в себя рабочую станцию, представляющую собой компьютер, преобразователь интерфейсов USB-UART, управляемый источник питания, набора объединительных плат, представляющих собой материнские платы, и устройство тестирования, состоящее из сигнальных и тестовых плат. Рабочая станция с управляющей программой подсоединяется к преобразователю USB-UART по интерфейсу USB. Данный преобразователь позволяет мультиплексировать несколько UART-линий, которые подключаются множеству объединительных плат. Также к объединительным платам подключаются силовые линии контроллера питания, управляемого по LAN с рабочей станции. Каждая объединительная плата содержит коннекторы для подключения устройств тестирования, причем на каждое устройство тестирования приходится по два коннектора. Один из коннекторов служит для подключения питания устройства тестирования, а второй - для приема/передачи данных посредством UART. Каждая сигнальная плата в устройстве тестирования содержит ПЛИС, микросхему флэш-памяти для хранения конфигурации, и коннекторы для подключения к тестовым платам. Тестовая плата содержит коннекторы для подключения к сигнальной плате, и высокотемпературные BGA-сокеты для монтажа микросхем NAND-памяти. Общее количество одновременно тестируемых микросхем NAND-памяти зависит от количества тестовых плат в составе устройства тестирования и количества устройств тестирования. Система тестирования может содержать N объединительных плат, М устройств тестирования, в составе которых может быть K тестовых плат, где М, N, K - положительные целые числа. Тестирование осуществляется следующим образом. После подсоединения микросхем NAND-памяти к тестовым платам и включения системы происходит загрузка конфигурации ПЛИС из микросхемы флэш-памяти, располагающейся на устройстве тестирования. С рабочей станции поступает команда инициализации всех ПЛИС, которые в свою очередь посылают команды сброса на все подключенные микросхемы NAND-памяти. Затем поступает команда считывания серийного номера микросхемы (ID) и информации о неисправных блоках памяти (bad blocks). Эта информация передается назад на рабочую станцию и на интерфейсе управляющего программного обеспечения высвечивается количество подключенных к тестовым платам микросхем памяти и их состояние. После этого может выполняться функциональное тестирования путем выполнения последовательных команд записи и чтения с использованием тестовых шаблонов (все "0", все "1", шахматный порядок). Для осуществления контролируемого старения тестовые платы с тестируемыми микросхемами NAND-памяти помещаются в климатическую камеру, работающую при температуре 85°С и проводится непрерывное циклическое функциональное тестирование в течение десятков и сотен часов.Known device for automated testing [10], designed to test for microcircuits of NAND-memory family MT29F, including controlled aging. This memory is produced by Micron and includes memory modules implemented using various technologies (SLC, MLC, TLC) using the ONFI standard to interact with external devices. The device can work with NAND memory chips that have a BGA package (for example, BGA-100). The device includes a workstation, which is a computer, a USB-UART interface converter, a controlled power supply, a set of backplanes that are motherboards, and a test device consisting of signal and test boards. The workstation with the control program is connected to the USB-UART converter via the USB interface. This converter allows multiplexing of multiple UART lines that connect to multiple backplanes. The power lines of the power controller controlled over the LAN from the workstation are also connected to the backplanes. Each backplane contains connectors for connecting test devices, with two connectors for each test device. One of the connectors is used to connect the power supply of the testing device, and the second one is used for receiving / transmitting data via UART. Each signal board in the test device contains an FPGA, a flash memory chip for storing configuration, and connectors for connecting to the test boards. The test board contains connectors for connecting to the signal board, and high-temperature BGA sockets for mounting NAND memory chips. The total number of simultaneously tested NAND memory chips depends on the number of test boards in the test device and the number of test devices. The test system can contain N backplanes, M test devices, which can include K test boards, where M, N, K are positive integers. Testing is carried out as follows. After connecting the NAND memory chips to the test boards and turning on the system, the FPGA configuration is loaded from the flash memory chip located on the testing device. The workstation receives a command to initialize all FPGAs, which in turn send reset commands to all connected NAND memory chips. Then comes the command to read the serial number of the microcircuit (ID) and information about bad blocks of memory (bad blocks). This information is transmitted back to the workstation and the number of memory chips connected to the test boards and their status are displayed on the control software interface. After that, functional testing can be performed by executing sequential read and write commands using test patterns (all "0", all "1", checkerboard pattern). To carry out controlled aging, test boards with tested NAND memory microcircuits are placed in a climatic chamber operating at 85 ° C and continuous cyclic functional testing is carried out for tens and hundreds of hours.

Недостатком данного устройства является неспособность работы устройств тестирования в автономном режиме отдельно от модульной системы тестирования, необходимым при отработке производства отдельных образцов и малых опытных партий микросхем. Также устройство не позволяет проводить электрическое тестирование микросхем NAND-памяти.The disadvantage of this device is the inability to operate the testing devices in an autonomous mode separately from the modular testing system, which is necessary when working out the production of individual samples and small pilot batches of microcircuits. Also, the device does not allow electrical testing of NAND memory chips.

Известен метод программирования и тестирования полупроводниковых микросхем, а также устройство реализующее данный метод [11]. Тестирующая система состоит из персонального компьютера, тестирующего программного обеспечения, и загрузочных печатных плат. Печатные платы могут помещаться в единую стойку и соединяются с компьютером по магистральной шине данных. Каждая плата имеет быстрый элемент памяти для хранения тестовых шаблонов, множество тестирующих микросхем (testing integrated-circuit chips, TIC) и множество тестируемых полупроводниковых микросхем. Все TIC соединяются между собой и быстрым элементом памяти с помощью шины данных средней скорости (по сравнению с магистральной шиной данных). Каждый TIC соединяется с одной или множеством тестируемых устройств с использованием самой быстрой шины данных. В качестве TIC могут использоваться специализированные микросхемы (ASIC) или ПЛИС с использованием дополнительных микросхем (например, операционных усилителей). В качестве тестируемых микросхем могут использоваться, например, микросхемы NAND-памяти. Разделение шин, данных по скоростям обусловлено разным объемом информации, передаваемой в единицу времени. Магистральная шина используется для инициализации процедуры тестирования и получения конечных результатов. Шина, связывающая TIC и быстрый элемент памяти на плате, отвечает за передачу тестовых шаблонов из памяти в TIC и периодически используется во время процедуры тестирования. Самая быстрая шина используется на каждом цикле тестирования для связи TIC и тестируемой микросхемой, и поэтому должна обладать наибольшей скоростью работы.A known method of programming and testing semiconductor microcircuits, as well as a device that implements this method [11]. The testing system consists of a personal computer, testing software, and boot circuit boards. Printed circuit boards can be housed in a single rack and connected to a computer via a data bus. Each board has a fast memory element for storing test patterns, many testing integrated-circuit chips (TICs), and many semiconductor chips under test. All TICs are interconnected with each other and the fast memory element using a medium speed data bus (versus a backbone data bus). Each TIC connects to one or more DUTs using the fastest data bus. As a TIC, specialized microcircuits (ASICs) or FPGAs can be used using additional microcircuits (for example, operational amplifiers). As tested microcircuits, for example, NAND-memory microcircuits can be used. The division of buses, data by speed is due to the different amount of information transmitted per unit of time. The backbone bus is used to initialize the test procedure and obtain final results. The bus connecting the TIC and the fast memory element on the board is responsible for transferring test patterns from memory to the TIC and is used periodically during the test procedure. The fastest bus is used at each test cycle to communicate between the TIC and the IC under test, and therefore must have the fastest possible speed.

Если TIC реализуется с помощью ПЛИС, то для его работы также необходим тактирующий генератор, который синхронизует работу ПЛИС и тестируемой микросхемы, EEPROM-память, хранящая конфигурацию ПЛИС, используемая на этапе инициализации процедуры тестирования. TIC может выполнять не только функциональное тестирование, но электрическое тестирование, поэтому в его составе имеется блок аналоговой электроники, который может состоять в том числе из операционных усилителей. Электрическое тестирование может включать определение статических (уровни входного и выходного напряжения и токов, токов питания, наличие обрывов и замыканий в входных и выходных выводах микросхем и т.д.) и динамических (времена установки, удержания, задержки, длительность импульсов, максимальная частота, длительность цикла чтения и записи и т.д.) характеристик.If TIC is implemented using an FPGA, then for its operation a clock generator is also required, which synchronizes the operation of the FPGA and the tested microcircuit, EEPROM memory that stores the FPGA configuration, used at the initialization stage of the test procedure. TIC can perform not only functional testing, but electrical testing, therefore, it includes an analog electronics block, which can also consist of operational amplifiers. Electrical testing can include the determination of static (levels of input and output voltages and currents, supply currents, the presence of breaks and short circuits in the input and output pins of microcircuits, etc.) and dynamic (setting, holding, delay, pulse duration, maximum frequency, duration of the read and write cycle, etc.) characteristics.

Недостатком данного устройства является отсутствие возможности тестирования микросхем NAND-памяти в BGA-корпусе согласно стандарту ONFI, что не позволяет протестировать ряд современных моделей микросхем NAND-памяти, поддерживающих этот стандарт. Также TIC не может работать в автономном режиме, необходимом при отработке производства отдельных образцов и малых опытных партий микросхем.The disadvantage of this device is the lack of the ability to test NAND memory chips in a BGA package according to the ONFI standard, which does not allow testing a number of modern models of NAND memory chips that support this standard. Also, TIC cannot work in an autonomous mode, which is necessary when testing the production of individual samples and small pilot batches of microcircuits.

Наиболее близкой к заявляемому устройству, выбранная за прототип, является устройство тестирования микросхем NAND-памяти на основе ПЛИС [12], предназначенная для проведения функционального тестирования NAND-памяти, поддерживающих стандарт ONFI и имеющими BGA-корпус. Устройство тестирования представляет собой единую плату, на которой размещен управляющий микроконтроллера, ПЛИС, восемь программируемых источников напряжения, восемь BGA-сокетов и восемь цифровых индикаторов. В качестве управляющего микроконтроллера может использоваться STMicroelectronics Cortex-M4, ПЛИС - Xilinix Artix-7, программируемого источника напряжения - микросхема LTM4675. В каждое устройство тестирования может устанавливаться для единовременного тестирования до восьми микросхем NAND-памяти, для чего устройство тестирования оборудовано BGA-сокетами, позволяющими производить монтаж и демонтаж микросхем NAND-памяти в BGA-корпусе без пайки и специального инструмента. Основными функциями устройства тестирования являются проверка микросхем NAND-памяти и выполнение необходимых процедур обращения к микросхеме NAND-памяти согласно заданной процедуре тестирования.The closest to the claimed device, chosen for the prototype, is a testing device for NAND-memory chips based on FPGAs [12], designed for functional testing of NAND-memory supporting ONFI standard and having a BGA package. The testing device is a single board that houses the microcontroller, FPGA, eight programmable voltage sources, eight BGA sockets and eight digital indicators. STMicroelectronics Cortex-M4, FPGA - Xilinix Artix-7, programmable voltage source - LTM4675 microcircuit can be used as a control microcontroller. Each testing device can be installed for simultaneous testing of up to eight NAND memory chips, for which the testing device is equipped with BGA sockets that allow mounting and dismounting of NAND memory chips in a BGA package without soldering and a special tool. The main functions of the test device are to check the NAND memory chips and perform the necessary procedures for accessing the NAND memory chip according to the specified test procedure.

Кроме того, устройство тестирования имеет возможность подключения к объединительной плате для работы в составе модульной системы тестирования. Для этого в составе устройства тестирования присутствуют специальные контакты в разъеме подключения, которые определяют режим работы. В случае установки устройства тестирования в объединительную плату эти контакты замыкаются и устройство тестирования переходит в режим работы в составе модульной системы тестирования. Если же эти контакты разомкнуты, то устройство тестирования переходит в автономный режим работы. Для запуска процедуры тестирования в автономном режиме в составе устройства тестирования имеется кнопка запуска тестирования.In addition, the test device can be connected to the backplane to operate as part of a unit test system. For this, the testing device contains special contacts in the connection connector, which determine the operating mode. If the test device is installed in the backplane, these contacts are closed and the test device enters the mode of operation as part of a modular test system. If these contacts are open, then the testing device goes into autonomous operation mode. To start the testing procedure in offline mode, the testing device has a test start button.

Каждая модульная система тестирования состоит из шести устройств тестирования и одной объединительной платы. Модульная система тестирования имеет возможность подключения к блоку управления с использованием линий питания и передачи данных. Блок управления состоит из рабочей станции, преобразователя интерфейсов и источников питания. К блоку управления может быть подключено несколько модульных систем тестирования. Взаимодействие между блоком управления и модульными системами тестирования осуществляется с использованием стандартизированных интерфейсов (например, RS-485).Each unit test system consists of six test devices and one backplane. The modular test system has the ability to connect to the control unit using power and data lines. The control unit consists of a workstation, an interface converter and power supplies. Several unit test systems can be connected to the control unit. The interaction between the control unit and the modular test systems is carried out using standardized interfaces (eg RS-485).

В ходе процедуры тестирования производится запись сгенерированного шаблона (например, все “0”, все “1”, шахматный порядок) в ячейки памяти, дальнейшее считывание информации и сравнение ее с исходным шаблоном. Результаты тестирования в зависимости от режима работы отображаются на цифровых индикаторах или передаются в блок управления и отображаются в графическом интерфейсе программного обеспечения рабочей станции.During the testing procedure, the generated template is written (for example, all “0”, all “1”, checkerboard order) into memory cells, further reading the information and comparing it with the original template. The test results, depending on the operating mode, are displayed on digital indicators or transmitted to the control unit and displayed in the graphical interface of the workstation software.

Недостатками прототипа является невозможность проведения электрического тестирования микросхем NAND-памяти.The disadvantage of the prototype is the impossibility of conducting electrical testing of NAND memory chips.

Технический результат предлагаемого устройства состоит в возможности выполнения электрического тестирования микросхем NAND-памяти.The technical result of the proposed device is the ability to perform electrical testing of NAND-memory microcircuits.

Достигается технический результат за счет того, что в каждом устройстве тестирования имеется мультиплексор, выполненный с возможностью коммутации цифровых и аналоговых сигналов и параметрический измеритель, выполненный с возможностью определения обрывов и замыканий на входных и выходных выводах микросхемы NAND-памятиThe technical result is achieved due to the fact that each testing device has a multiplexer, made with the ability to switch digital and analog signals and a parametric meter, made with the ability to determine the breaks and short circuits on the input and output terminals of the NAND memory chip

Перечень фигурList of figures

Фиг. 1 - Схема модульной системы тестирования NAND-памяти: блок управления (1) к которому подключаются блоки тестирования (2) с помощью кабелей передачи данных (3) стандарта RS-485 и кабелей питания (4).FIG. 1 - Diagram of a modular NAND memory testing system: control unit (1) to which test units (2) are connected using data cables (3) of the RS-485 standard and power cables (4).

Фиг.2 - Блок тестирования (2) с установленными устройствами тестирования (5), вид спереди.Figure 2 - Testing unit (2) with installed testing devices (5), front view.

Фиг. 3 - Блок тестирования (2) с установленными устройствами тестирования (5), соединенными с объединительной платой (6), вид сзади.FIG. 3 - Test unit (2) with installed test devices (5) connected to the backplane (6), rear view.

Фиг. 4 - Устройство тестирования (5), содержащее плату (7) на которой установлены с BGA-сокеты (8), цифровые индикаторы (9), кнопки запуска электрического (10) и функционального (11) тестирования.FIG. 4 - Testing device (5), containing a board (7) on which BGA sockets (8), digital indicators (9), buttons for starting electrical (10) and functional (11) testing are installed.

Фиг. 5 - Функциональная схема устройства тестирования (5), состоящего из управляющего микроконтроллера (12), ПЛИС (13) цифровых индикаторов (9) и модулей коммутации сигналов и управления питанием (14).FIG. 5 - Functional diagram of the testing device (5), consisting of a control microcontroller (12), FPGA (13) digital indicators (9) and signal switching and power management modules (14).

Фиг. 6 - Функциональная схема модуля коммутации сигналов и управления питанием (14), соединяющегося с управляющим микроконтроллером (12) и ПЛИС (13), и состоящего из программируемого преобразователя напряжения (15), мультиплексора (16), параметрического измерителя (17) и BGA-сокетов (8).FIG. 6 - Functional diagram of the signal switching and power control module (14), connected to the control microcontroller (12) and FPGA (13), and consisting of a programmable voltage converter (15), multiplexer (16), parametric meter (17) and BGA- sockets (8).

Фиг. 7 - Плата (7) устройства тестирования (5) с управляющим микроконтроллером (12), ПЛИС (13), программируемыми преобразователями напряжения (15), мультиплексорами (16) и параметрическими измерителями (17).FIG. 7 - Board (7) of a testing device (5) with a control microcontroller (12), FPGA (13), programmable voltage converters (15), multiplexers (16) and parametric meters (17).

Пример реализации полезной моделиAn example of a utility model implementation

Модульная система электрического и функционального тестирования микросхем NAND-памяти на основе ПЛИС, состоящая из блока управления (1) и блоков тестирования (2), причем блок управления (1) включает в себя рабочую станцию, преобразователь интерфейсов, источники питания, а блок тестирования (2) содержит объединительную плату (6) и устройства тестирования (5) с разъемными BGA-сокетами (8) для микросхем NAND-памяти, поддерживающих стандарт ONFI, где каждое устройство тестирования представляет собой единую плату (7), на которой установлен управляющий микроконтроллер (12), алгоритмический генератор тестовых шаблонов на основе ПЛИС (13), цифровые индикаторы (9) для вывода результатов тестирования.A modular system for electrical and functional testing of FPGA-based NAND memory chips, consisting of a control unit (1) and test units (2), and the control unit (1) includes a workstation, an interface converter, power supplies, and a testing unit ( 2) contains a backplane (6) and test devices (5) with split BGA sockets (8) for NAND-memory chips that support the ONFI standard, where each test device is a single board (7) on which a control microcontroller ( 12), an algorithmic generator of test patterns based on FPGAs (13), digital indicators (9) for displaying test results.

Схема модульной системы электрического и функционального тестирования микросхем NAND-памяти на основе ПЛИС показана на Фиг. 1. Передача информации между блоком управления (1) и блоками тестирования (2) осуществляется по кабелям передачи данных (3) по протоколу RS-485. В блоке управления (1) имеется преобразователь интерфейсов (Ethernet - RS-485) для сопряжения рабочей станции (интерфейс Ethernet) и блоков тестирования (2) (интерфейс RS-485). Также в блоке управления (1) имеются источники питания, которые подключаются к блокам тестирования (2), используя кабели питания (4).A schematic diagram of a modular system for electrical and functional testing of FPGA-based NAND memory chips is shown in FIG. 1. The transfer of information between the control unit (1) and the testing units (2) is carried out via data transmission cables (3) using the RS-485 protocol. The control unit (1) has an interface converter (Ethernet - RS-485) for interfacing a workstation (Ethernet interface) and test units (2) (RS-485 interface). Also in the control unit (1) there are power supplies that are connected to the test units (2) using the power cables (4).

Каждый блок тестирования (2) состоит из шести устройств тестирования (5) и одной объединительной платы (6), как показано на Фиг. 2 и 3. В задачи блока тестирования (2) входит конфигурирование процедуры тестирования, проведение электрического и функционального тестирования микросхем NAND-памяти и передача информации о результатах тестирования в блок управления (1). Объединительная плата (6) предназначена для организации двустороннего обмена данными между блоком управления (1) и устройствами тестирования (5).Each test box (2) consists of six test devices (5) and one backplane (6), as shown in FIG. 2 and 3. The tasks of the testing unit (2) include configuring the testing procedure, conducting electrical and functional testing of the NAND memory chips, and transmitting information about the test results to the control unit (1). The backplane (6) is designed to organize two-way data exchange between the control unit (1) and testing devices (5).

Основными функциями устройства тестирования (5) являются проверка микросхем NAND-памяти и выполнение необходимых процедур обращения к микросхеме NAND-памяти согласно заданной методике испытаний. Устройство тестирование (5) содержит плату (7) на которую установлены BGA-сокеты (8), позволяющими производить монтаж и демонтаж микросхем NAND-памяти в BGA-корпусе без пайки и специального инструмента (Фиг. 4). В каждом устройстве тестирования (5) может устанавливаться и одновременно тестироваться до восьми микросхем NAND-памяти. Устройство тестирования (5) состоит из управляющего микроконтроллера (12), ПЛИС (13), восьми цифровых индикаторов (9), кнопок запуска электрического (10) и функционального (11) тестирования и восьми модулей коммутации сигналов и управления питанием (МКСУП) (14), обозначенных на Фиг. 5.The main functions of the testing device (5) are to check the NAND memory microcircuits and perform the necessary procedures for accessing the NAND memory microcircuit according to the specified test method. The testing device (5) contains a board (7) on which BGA sockets (8) are installed, which allow mounting and dismounting of NAND memory chips in a BGA package without soldering and a special tool (Fig. 4). Each test device (5) can host and simultaneously test up to eight NAND memory chips. The testing device (5) consists of a control microcontroller (12), FPGA (13), eight digital indicators (9), buttons for starting electrical (10) and functional (11) testing, and eight signal switching and power management modules (MKSUP) (14 ) indicated in FIG. five.

Каждый модуль МКСУП (14) состоит из программируемого преобразователя напряжения (15), мультиплексора (16), параметрического измерителя (17), BGA-сокета (8), обозначенных на Фиг. 6. Задачи МКСУП состоят в:Each MKSUP module (14) consists of a programmable voltage converter (15), a multiplexer (16), a parametric meter (17), a BGA socket (8), indicated in Fig. 6. The tasks of the ICSUP are:

коммутации цифровых сигналов между ПЛИС (13) и микросхемой NAND-памяти, установленной в BGA-сокет (8), во время функционального тестирования с помощью мультиплексора (16);switching digital signals between the FPGA (13) and the NAND-memory microcircuit installed in the BGA socket (8) during functional testing using a multiplexer (16);

осуществлении электрического тестирования с использованием параметрического измерителя (17).carrying out electrical testing using a parametric meter (17).

коммутации аналоговых сигналов между параметрическим измерителем (17) и микросхемой NAND-памяти, установленной в BGA-сокет (8), во время электрического тестирования с помощью мультиплексора (16);switching analog signals between a parametric meter (17) and a NAND memory chip installed in a BGA socket (8) during electrical testing using a multiplexer (16);

управлении напряжением питания микросхемы NAND-памяти, установленной в BGA-сокет (8), во время электрического и функционального тестирования с помощью программируемого преобразователя напряжения (15).control of the supply voltage of the NAND-memory microcircuit installed in the BGA socket (8) during electrical and functional testing using a programmable voltage converter (15).

В качестве управляющего микроконтроллера (12) может использоваться STMicroelectronics Cortex-M4, ПЛИС (13) - Xilinix Artix-7, программируемого преобразователя напряжения (15) - микросхема LTM4675, мультиплексора (16) - микросхемы TS3DDR3812, параметрического измерителя (17) - микросхема AD5522, как показано на Фиг. 7.An STMicroelectronics Cortex-M4 can be used as a control microcontroller (12), an FPGA (13) - a Xilinix Artix-7, a programmable voltage converter (15) - an LTM4675 microcircuit, a multiplexer (16) - a TS3DDR3812 microcircuit, a parametric meter (17) - an AD5522 microcircuit as shown in FIG. 7.

Кроме того, в составе устройства тестирования (5) присутствуют специальные контакты в разъеме подключения к объединительной плате (6), которые определяют режим работы (автономный или в составе модульной системы тестирования). В случае установки устройства тестирования (5) в объединительную плату (6) эти контакты замыкаются и устройство тестирования (5) переходит в режим работы в составе модульной системы тестирования. Если же эти контакты разомкнуты, то устройство тестирования (5) переходит в автономный режим работы. Для запуска процедуры тестирования в автономном режиме в составе устройства тестирования (5) имеются кнопки запуска электрического (10) и функционального (11) тестирования.In addition, the testing device (5) contains special contacts in the backplane connector (6), which determine the operating mode (stand-alone or as part of a modular testing system). If the testing device (5) is installed in the backplane (6), these contacts are closed and the testing device (5) goes into operation as part of a modular testing system. If these contacts are open, then the testing device (5) goes into autonomous operation mode. To start the testing procedure in an autonomous mode, the testing device (5) has buttons for starting electrical (10) and functional (11) testing.

Основные задачи управляющего микроконтроллера (12) в составе устройства тестирования (5) заключаются в следующем:The main tasks of the control microcontroller (12) as part of the testing device (5) are as follows:

управление ПЛИС (13), запуск процедур записи, чтения, стирания, реализация доступа к внутренним регистрам для настройки ПЛИС (13), чтение результатов и ошибок выполнения тестовых процедур;control of FPGA (13), launching procedures for writing, reading, erasing, implementing access to internal registers for configuring FPGAs (13), reading results and errors of test procedures;

получение информации о работе микросхемы NAND-памяти, о степени завершенности запущенной процедуры тестирования, ошибках, возникших в ходе выполнения тестирования, статистики о времени выполнения отдельных команд микросхемой NAND-памяти;obtaining information about the operation of the NAND memory microcircuit, the degree of completeness of the running test procedure, errors that occurred during the testing, statistics on the execution time of individual commands by the NAND memory microcircuit;

управление напряжением питания через программируемый преобразователь напряжения (15) во время функционального тестирования;supply voltage control via a programmable voltage converter (15) during functional testing;

управление мультиплексором (16) для коммутации аналоговых и цифровых сигналов во время электрического и функционального тестирования;control of a multiplexer (16) for switching analog and digital signals during electrical and functional testing;

управление параметрическим измерителем (17) для конфигурирования и проведения электрического тестирования.control of the parametric meter (17) for configuring and conducting electrical testing.

передача в блок управления (1) информации о ходе выполнения тестирования микросхемы NAND-памяти в случае работы в составе системы тестирования или отображение результатов на цифровых индикаторах в случае работы в автономном режиме;transmission to the control unit (1) of information on the progress of testing the NAND memory chip in the case of working as part of the testing system or displaying the results on digital indicators in the case of offline operation;

ПЛИС (13) в составе устройства тестирования (5) может работать в режимах «работа» или «отладка». Режим «работа» предназначен для функционального тестирования микросхемы NAND-памяти. В данном режиме ПЛИС (13) используется в качестве алгоритмического генератора шаблонов, реализующего запись и чтение данных в микросхемах NAND-памяти в соответствие с некоторым шаблоном (например, все "0", все "1", шахматный порядок). В режиме «отладка» осуществляется проверка корректной работы команд. В этом режиме ПЛИС (13) взаимодействует с выбранными микросхемами NAND-памяти и с конкретной страницей или блоком, или логическим элементом (LUN). Взаимодействие управляющего микроконтроллера (12) и ПЛИС (13) осуществляется по интерфейсу Serial Peripheral Interface (SPI), а обмен данными и управление путем обращения к внутренним регистрам ПЛИС (13). Внутренние регистры ПЛИС (13) позволяют сконфигурировать режимы работы системы тестирования, настроить параметры тестирования, процедуру обработки ошибок, в том числе условий прерывания выполнения команд тестирования, осуществить регистрацию результатов выполнения теста. ПЛИС (13) поддерживает асинхронный Single Data Rate (SDR) и синхронные Non-Volatile Double Data Rate (NV-DDR и NV-DDR2) интерфейсы взаимодействия с микросхемой NAND-памяти, выбор интерфейса определяется значением одного из регистров. Результаты взаимодействия ПЛИС (13) с микросхемой NAND-памяти и управляющим микроконтроллером (12), а также конфигурационные данные режима работы сохраняются во внутренних регистрах ПЛИС (13).FPGA (13) as part of the testing device (5) can operate in the "run" or "debug" modes. The "run" mode is intended for functional testing of the NAND memory chip. In this mode, FPGA (13) is used as an algorithmic pattern generator that implements writing and reading data in NAND-memory chips in accordance with a certain pattern (for example, all "0", all "1", checkerboard order). In the "debug" mode, the correct operation of the commands is checked. In this mode, the FPGA (13) interacts with the selected NAND memory chips and with a specific page or block or logical element (LUN). The interaction between the control microcontroller (12) and the FPGA (13) is carried out via the Serial Peripheral Interface (SPI), and data exchange and control is carried out by accessing the internal registers of the FPGA (13). Internal registers of FPGAs (13) allow configuring the operating modes of the testing system, adjusting the testing parameters, the error handling procedure, including the conditions for interrupting the execution of test commands, and registering the test execution results. FPGA (13) supports asynchronous Single Data Rate (SDR) and synchronous Non-Volatile Double Data Rate (NV-DDR and NV-DDR2) interfaces for interacting with a NAND-memory chip, the choice of the interface is determined by the value of one of the registers. The results of the interaction of the FPGA (13) with the NAND-memory microcircuit and the control microcontroller (12), as well as the configuration data of the operating mode, are stored in the internal registers of the FPGA (13).

Регистры ПЛИС (13) объединены в три группы:FPGA registers (13) are combined into three groups:

1. Конфигурационные регистры, задающие режим работы в условиях тестирования: выбор микросхемы NAND-памяти для тестирования, настройка интерфейса микросхемы NAND-памяти, настройка обработчика ошибок и условия завершения тестирования и т.д.;1. Configuration registers that set the operating mode under test conditions: selection of a NAND memory chip for testing, setting up an interface for a NAND memory chip, setting an error handler and conditions for completing testing, etc .;

2. Информационные регистры, содержащие информацию, необходимую для корректной работы устройства тестирования (5), которую ПЛИС (13) получает на входе обмена с управляющим микроконтроллером (12) и микросхемой NAND-памяти: максимальное время выполнения команд, список ошибок, определяющих условия завершения выполнения команды тестирования и т.д.;2. Information registers containing information necessary for the correct operation of the testing device (5), which the FPGA (13) receives at the exchange input with the control microcontroller (12) and the NAND-memory microcircuit: maximum command execution time, list of errors that determine termination conditions test command execution, etc .;

3. Регистры, содержащие информацию о результатах выполнения тестовых операций и процедур: выбор микросхемы NAND-памяти для выполнения команд тестирования, тестового шаблона, режима работы системы тестирования и т.д.3. Registers containing information about the results of test operations and procedures: selection of a NAND memory chip for executing test commands, test pattern, test system operating mode, etc.

Тестирование может выполняться как для однокристальных, так и для многокристальных (до 16 кристаллов) микросхем NAND-памяти различных типов, выполненных в корпусе типа BGA.Testing can be performed for both single-chip and multi-chip (up to 16 chips) NAND memory chips of various types, made in a BGA package.

Для работы в автономном режиме необходимо, чтобы устройство тестирования (5) было отсоединено от объединительной платы (6). После этого устройство тестирования (5) подключается к питающему напряжению, а в BGA-сокеты (8) вставляются тестируемые микросхемы NAND-памяти. Затем производится нажатие кнопки запуска электрического тестирования (10), расположенной на устройстве тестирования (5), после чего начинается выполнение электрического тестирования, по завершении которого на цифровых индикаторах (9) выводят результаты. Если в ходе электрического тестирования были найдены неисправные микросхемы NAND-памяти, то перед функциональным тестированием их необходимо извлечь из BGA-сокетов (8). Для запуска функционального тестирования необходимо нажать кнопку запуска функционального тестирования (11). Результаты каждого тестирования отображаются в виде кодов ошибки (или отсутствия ошибки) на цифровых индикаторах (9), расположенных рядом с каждым BGA-сокетом (8). Наличие управляющего микроконтроллера (12) в составе устройства тестирования (5) позволяет автономно выполнять процедуры тестирования без использования блока управления (1). Также автономность работы обеспечивается наличием цифровых индикаторов (9), на которых отображаются результаты тестирования. В данном режиме работы тестовые команды и конфигурационные данные для ПЛИС (13) должны быть записаны в память устройства тестирования (5).For stand-alone operation, the test device (5) must be disconnected from the backplane (6). After that, the testing device (5) is connected to the supply voltage, and the tested NAND memory chips are inserted into the BGA sockets (8). Then the button for starting electrical testing (10), located on the testing device (5), is pressed, after which the electrical testing begins, after which the results are displayed on the digital indicators (9). If faulty NAND memory chips were found during electrical testing, they must be removed from the BGA sockets before functional testing (8). To start functional testing, press the button to start functional testing (11). The results of each test are displayed as error codes (or no error codes) on digital indicators (9) located next to each BGA socket (8). The presence of a control microcontroller (12) as part of the testing device (5) makes it possible to autonomously perform testing procedures without using a control unit (1). Also, the autonomy of work is ensured by the presence of digital indicators (9), which display the test results. In this operating mode, test commands and configuration data for the FPGA (13) must be written to the memory of the testing device (5).

Для работы в составе модульной системы тестирования устройство тестирования (5) должно быть подключено к объединительной плате (6) в составе блока тестирования (2). В этом случае тестовые команды и конфигурационные данные для ПЛИС (13) передаются в управляющий микроконтроллер (12) из блока управления (1) и задаются оператором с использованием установленного на рабочей станции программного обеспечения. По окончании тестирования результаты передаются обратно на рабочую станцию и выводятся на монитор.To work as part of a modular testing system, the testing device (5) must be connected to the backplane (6) as part of the testing unit (2). In this case, test commands and configuration data for the FPGA (13) are transmitted to the control microcontroller (12) from the control unit (1) and set by the operator using the software installed on the workstation. At the end of the test, the results are transferred back to the workstation and displayed on the monitor.

Процедура тестирования микросхем NAND-памяти с помощью устройства тестирования (5) начинается с конфигурирования внутренних регистров ПЛИС (13), определяющих тип интерфейса памяти, скоростной режим, вид тестового шаблона. После этого выполняется электрическое тестирование микросхем NAND-памяти для проверки входных и выходных выводов на обрыв или замыкание. Управляющий микроконтроллер (12) выставляет управляющий сигнал для мультиплексоров (16), которые коммутирует тестовые сигналы параметрических измерителей (17) на входы микросхем NAND-памяти. Определение разрыва или замыкания определяется при выходе за диапазон значения падения напряжения на проверяемом выводе микросхемы NAND-памяти при подаче фиксированного значения тока. Если напряжение выше верхнего значения диапазон, то регистрируется обрыв, если ниже нижнего значения диапазон, то регистрируется замыкание. Результаты тестирования считываются управляющим микроконтроллером (12) по цифровому интерфейсу. В зависимости от режима работы устройства тестирования (5) результаты отображаются на цифровых индикаторах (9) или передаются в блок управления (1). После этого запускается функциональное тестирование, в ходе которого по сигналу с управляющего микроконтроллера (12) программируемые преобразователи напряжения (15) подают номинальное напряжение питания на микросхемы NAND-памяти. После этого управляющим микроконтроллером (12) подается сигнал на мультиплексоры (16) для подключения входов микросхем NAND-памяти к интерфейсным линиям ПЛИС (13). Во время функционального тестирования производится запись и чтение тестовых шаблонов (например, все "0", все "1", шахматный порядок) и измерение временных характеристик микросхем NAND-памяти. В процессе тестирования управляющий микроконтроллер (12) опрашивает внутренние регистры ПЛИС (13) и получает информацию о результатах тестирования, ошибках выполнения тестовых процедур, степени завершенности запущенной процедуры, статистику о времени выполнения отдельных команд. Полученные данные в зависимости от режима работы устройства тестирования (5) отображаются на цифровых индикаторах (9) или передаются в блок управления (1) и отображаются в графическом интерфейсе программного обеспечения рабочей станции.The procedure for testing NAND memory microcircuits using a testing device (5) begins with configuring the internal FPGA registers (13), which determine the type of memory interface, speed mode, and the type of test pattern. This is followed by electrical testing of the NAND memory chips to test the input and output pins for open or short circuits. The control microcontroller (12) sets the control signal for the multiplexers (16), which commutes the test signals of the parametric meters (17) to the inputs of the NAND memory chips. The detection of an open or short circuit is determined when the voltage drop value at the tested pin of the NAND memory chip goes out of range when a fixed current value is applied. If the voltage is higher than the upper value of the range, then an open circuit is recorded, if the lower value is the range, then a short circuit is recorded. The test results are read by the control microcontroller (12) via a digital interface. Depending on the operating mode of the testing device (5), the results are displayed on digital indicators (9) or transmitted to the control unit (1). After that, functional testing is started, during which, according to a signal from the control microcontroller (12), programmable voltage converters (15) supply the rated supply voltage to the NAND memory chips. After that, the control microcontroller (12) sends a signal to the multiplexers (16) to connect the inputs of the NAND memory chips to the FPGA interface lines (13). During functional testing, test patterns are written and read (for example, all "0", all "1", checkerboard order) and measurement of the timing characteristics of the NAND memory chips. During testing, the controlling microcontroller (12) interrogates the internal registers of the FPGA (13) and receives information about the test results, errors in the execution of test procedures, the degree of completion of the launched procedure, statistics on the execution time of individual commands. The received data, depending on the operating mode of the testing device (5), are displayed on digital indicators (9) or transmitted to the control unit (1) and displayed in the graphical interface of the workstation software.

БиблиографияBibliography

[1] S. Liu and X. Zou, "QLC NAND study and enhanced Gray coding methods for sixteen-level-based program algorithms," Microelectronics J., vol. 66, pp. 58-66, Aug. 2017.[1] S. Liu and X. Zou, "QLC NAND study and enhanced Gray coding methods for sixteen-level-based program algorithms," Microelectronics J., vol. 66, pp. 58-66, Aug. 2017.

[2] R. Yamashita et al., " 11.1 A 512Gb 3b/cell flash memory on 64-word-line-layer BiCS technology," in 2017 IEEE International Solid-State Circuits Conference (ISSCC), 2017, pp. 196-197.[2] R. Yamashita et al., "11.1 A 512Gb 3b / cell flash memory on 64-word-line-layer BiCS technology," in 2017 IEEE International Solid-State Circuits Conference (ISSCC), 2017, pp. 196-197.

[3] J.-W. Im et al., "7.2 A 128Gb 3b/cell V-NAND flash memory with 1 Gb/s I/O rate," in 2015 IEEE International Solid-State Circuits Conference - (ISSCC) Digest of Technical Papers, 2015, pp. 1-3.[3] J.-W. Im et al., "7.2 A 128Gb 3b / cell V-NAND flash memory with 1 Gb / s I / O rate," in 2015 IEEE International Solid-State Circuits Conference - (ISSCC) Digest of Technical Papers, 2015, pp. 1-3.

[4] H. Huang and R. Micheloni, "3D Multi-chip Integration and Packaging Technology for NAND Flash Memories," in 3D Flash Memories, Dordrecht: Springer Netherlands, 2016, pp. 261-279.[4] H. Huang and R. Micheloni, "3D Multi-chip Integration and Packaging Technology for NAND Flash Memories," in 3D Flash Memories, Dordrecht: Springer Netherlands, 2016, pp. 261-279.

[5] Y. Wang, Y. Liu, M. Li, K. N. Tu, and L. Xu, "Interconnect Quality and Reliability of 3D Packaging," Springer, Cham, 2017, pp. 375-420.[5] Y. Wang, Y. Liu, M. Li, K. N. Tu, and L. Xu, "Interconnect Quality and Reliability of 3D Packaging," Springer, Cham, 2017, pp. 375-420.

[6] C.A. Papachristou, F. Martin, and M. Nourani, "Microprocessor based testing for core-based system on chip," in Proceedings 1999 Design Automation Conference (Cat. No. 99CH36361), pp. 586-591.[6] C.A. Papachristou, F. Martin, and M. Nourani, "Microprocessor based testing for core-based system on chip," in Proceedings 1999 Design Automation Conference (Cat. No. 99CH36361), pp. 586-591.

[7] M. Zhang, F. Wu, H. Huang, Q. Xia, J. Zhou, and C. Xie, "FPGA-based failure mode testing and analysis for MLC NAND flash memory," in Design, Automation & Test in Europe Conference & Exhibition (DATE), 2017, 2017, pp. 434-439.[7] M. Zhang, F. Wu, H. Huang, Q. Xia, J. Zhou, and C. Xie, "FPGA-based failure mode testing and analysis for MLC NAND flash memory," in Design, Automation & Test in Europe Conference & Exhibition (DATE), 2017, 2017, pp. 434-439.

[8] L. Sheng and W. Chao, "Testing system and method of Nand Flash based on Matlab," CN Patent application No. CN 108109670 A, 01.06.2018.[8] L. Sheng and W. Chao, "Testing system and method of Nand Flash based on Matlab," CN Patent application No. CN 108109670 A, 01.06.2018.

[9] F. Jianyun, F. Lingyan, and X. Jianhui, "NAND FLASH memory chip test system," CN Patent application No. CN 101727989 B, 27.11.2013.[9] F. Jianyun, F. Lingyan, and X. Jianhui, "NAND FLASH memory chip test system," CN Patent application No. CN 101727989 B, 27.11.2013.

[10] W. He et al., "MT29F series NAND FLASH test aging system with customizable process," CN Patent application No. CN 106571166 A, 19.04.2017.[10] W. He et al., "MT29F series NAND FLASH test aging system with customizable process," CN Patent application No. CN 106571166 A, 19.04.2017.

[11] M. Gefen, "Semiconductor programming and testing method and apparatus," WO Patent application No. WO 2003003033 A2, 09.01.2003.[11] M. Gefen, "Semiconductor programming and testing method and apparatus," WO Patent application No. WO 2003003033 A2, 09.01.2003.

[12] M.А. Беляев, В.В. Путролайнен, П.П. Борисков, С.Ф. Подрядчиков, А.В. Ярцев, "Устройство тестирования микросхем NAND-памяти на основе ПЛИС", РФ патент на полезную модель №RU 194203 U1, 29.03.2019.[12] M.A. Belyaev, V.V. Putrolainen, P.P. Boriskov, S.F. Contractors, A.V. Yartsev, "Device for testing NAND-memory microcircuits based on FPGA", RF utility model patent No. RU 194203 U1, 03/29/2019.

Claims

A modular system for electrical and functional testing of FPGA-based NAND memory chips, consisting of a test block containing a backplane and test devices with pluggable BGA sockets for NAND memory chips, configured to support the ONFI standard, where each test device is a single a board on which a control microcontroller is installed, an algorithmic generator of test patterns based on an FPGA, digital indicators for displaying test results, and the testing unit is configured to connect a control unit to it, which includes a workstation, an interface converter and power supplies, characterized by that each testing device has a multiplexer capable of switching digital and analog signals and a parametric meter capable of detecting open and short circuits at the input and output terminals of the NAND memory chip.