RU1833918C - Буферное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при приеме и обработке информации от оптоэлектронных датчиков, работающих по принципу приборов с зар довой св зью, в автоматических системах управлени  фокусированием изображени  в оптических устройствах. Целью изобретени   вл етс  повышение быстродействи  устройства , Устройство содержит первый, второй и третий блоки пам ти, блок формировани  адресов, блок синхронизации , блок обработки информации, блок контрол , блок определени  координат светового п тна ПЗС-матрицы, первый и второй регистры, первый и второй триггеры, генератор тактовых импульсов, первый и второй дешифраторы, мультиплексор, первый , второй и третий элементу И. 11 ил.

Description

(Л

С

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при приеме и обработке информации от опто-электронных датчиков, работающих по принципу приборов с зар довой св зью, в автоматических системах управлени  фокусировани  изображени  в оптических устройствах.

Целью изобретени   вл етс  повышение быстродействи  устройства.

На фиг. 1,2 представлена функциональна  схема предлагаемого устройства; на фиг. 3 представлена функциональна  схема блока пам ти; на фиг. 4 представлена функциональна  схема блока формировани  адресов; на фиг. 5 - функциональна  схема блока синхронизации; на фиг. 6 - функциональна  схема блока обработки информации; на фиг. 8 - функциональна  схема

блока определени  координат светового п тна ПЗС-матрицы; на фиг. 9а приведено формализованное расположение элементов ПЗС-матрицы с разбивкой элементов по столбцам, строкам и диагонал м; на фиг. 96 j - распределение значени  информации по элементам столбца (строки, диагонали) мат- рицы, проход щего через центр светового п тна; на фиг. 10 приведена временна  ди- . аграмма поступлени  информации на входы ; устройства; на фиг. 11 - временна  диаграм- ма работы блока синхронизации.

Буферное запоминающее устройство (см. фиг, 1,2) содержит первый 1, второй 2 и третий 3 блоки пам ти, блок 4 формировани  адресов, блок 5 синхронизации, блок 6 обработки информации, блок 7 контрол , блок 8 определени  координат светового п тна ПЗС-матрицы, первый 9 и второй 10

оо

(л GJ Ю

00

регистры, первый 11 и второй 12 триггеры, генератор тактовых импульсов 13, первый 14 и второй 15 дешифраторы, мультиплек сор 16 и первый 17, второй 18 и третий 19 элементы И.

На фиг. 1,2 прин ты также следующие условные обозначени :

20- вход начала кадра устройства;

21- вход строчных импульсов;

22- вход тактовых импульсов;

23- вход синхронизации управлени ;

24- вход адреса управлени ;

25- вход управлени ;

26- вход информации;

27- выход адреса выдачи информации;

28- вход синхронизации выдачи информации;

29- выход устройства.

Блоки пам ти 1,2 и 3 (см. фиг. 3) содержат накопитель 30, регистр 31, первый 32 и второй 33 элементы И, первый элемент ИЛИ-НЕ 34 и второй 35 элемент ИЛ И, входы 36 синхронизации регистров, 37 информации , 38 управлени  записью-чтением, 39 адреса , 40 синхронизации, 41 задани  режима, 42 сброса, 43 выбора режима, первый 44 и второй 45 входы блокировки и выход 46.

Блок 4 формировани  адресов содержит первый 47 и второй 48 счетчики, третий 49 реверсивный счетчик, сумматор 50, блок 51 сравнени , триггер 52, шифратор 53, элемент И 54, элемент ИЛИ 55, вход 56 синхро- низации адреса, вход 57 строчных импульсов, вход 58 сброса, тактовый 59 вход, выходы группы первый 60, второй 61 и третий 62 адреса блока и первый 63 и второй 64 выходы блокировки блока. Синх- ровходы первого 47, второго 48 и третьего 49 счетчиков соединены между собой и  в- л ютс  входом 56 синхронизации адреса блоха.- .

Блок 5 синхр онизации (см. фиг. 5) содержит вычитающий счетчик 65: первый 66, второй 67 и третий 68 триггеры, элементы И с первого 69 по п тый 73, элементы ИЛИ с первого 74 по четвертый 77, элемент НЕ 78, вход 79 синхронизации, вход 80 тактовУх импульсов, вход 81 включени , вход 82 конца записи и вход 83 сбо , выход 84 управле- ни  записью/чтением, первый 85, второй 86 и третий 87 выходы выбора режима, выход 88 синхронизации, выход 89 синхронизации регистров и выход 90 синхронизации адреса блока.

Блок 6 обработки информации (см, фиг, 6) содержит мультиплексор 91, сумматор 92, элемент ИЛИ 93, элемент И 94, первый 95 и второй 96 элементы НЕ, первый 97 и второй

98 входы информации, вход 99 режима и выход 100,

Блок 7 контрол  (см. фиг. 7) содержит вычитающий счетчик 101, блок 102 сравнени , первый 103, второй 104 и третий 105 триггеры, первый 106 и второй 107 шифраторы , первый 108 и второй 109 элементы И, элемент ИЛИ 110, элемент НЕ 111. вход 112 адреса, вход 113 строчных импульсов, вход 114 начала кадра, вход 115 синхронизации, вход 116 сброса, выход 117 сбо  и выход 118 конца записи.

Блок 8 определени  координат.светово- го п тна ПЗС-матрицы (см. фиг. 8) содержит три регистра с первого 119 по третий 121, блок 122 сравнени , первый 123 и второй 124 дешифраторы, элементы ИЛИ 125, элементы И с первого 126 по седьмой 132, входы 133 управлени  записью/чтением, 134 синхронизации, 135 информации, 136 задани  режима, первый 137, второй 138 и третий 139 адреса, первый 140, второй 141 и третий 142 выбора режима, вход 143 сброса и первый 144, второй 145 третий 146 выходы .

Обработка информации, поступающей от ПЗС-матрицы,заключаетс  в следующем.

На фиг, 96 приведено распределение значений информации по  чейкам столбца матрицы, проход щего через световое п тно . Аналогичную форму имеет распределение значений информации по  чейкам строки и диагонали матрицы, проход щих через световое п тно. Алгоритм обработки информации о световом п тне имеет два этапа. На первом этапе при приеме информации о засветке определ ютс  суммы значений информации в каждой из  чеек по столбцам, строкам и диагонал м.

Siai Ј I3j(1)

I 0 N

52зк Ј (2)

I 0

DI

53з1 2 laj(3)

I 0

где S 1з1 - сумма значений информации, где о засветке по  чейкам столбца (O...N-номер столбца);

$2зк сумма значений информации о засветке по  чейкам строки (...М-номер строки);

5зз1 - сумма значений информации по  чейкам диагонали (...(N+M) - номер диагонали );

I3j - значение информации о засветке в j-й  чейке столбца строки или диагонали;

ре - качество  чеек в 1-ой диагонали.

Полученные суммы запоминаютс  в устройстве . На втором этапе при приеме информации о фоновом освещении выполн етс  последовательное вычитание из полученных сумм Siaj, 52з« и 8зэ значений фоновой информации.соответствующих  чеек столбцов, строк и диагоналей. Вычитание фоновой информации необходимо дл  исключени  вли ни  дефективных  чеек ПЗС-матрицы и условий фоновой освещенности на результаты определени  энергети- ческого центра светового п тна. В результате обработки информации будут определены значени  выражений

Sn Si3rSi4 i(4)

S2k S23K-S2 j K(5)

8зг5зз1-5зф1,(6)

где , $2фк, 5зф1 - сумма фоновых значе- ний информации по столбцам, строкам и диагонал м.

Sii, 52к, 5з - результат обработки информации по столбцам, строкам и диагонал м .

Одновременно с определением значений Sn, S2k, Sai производитс  определение столбца, строки и диагонали в которых значение сумм имеют максимальную величину

Simax. S2max, Ззтах И запОМИНЭЮТСЯ НОМвр Столбца imax, СТрОКИ КтаХ И ДИЭГОНЭЛИ Imax.

Если, местоположение энергетического центра светового п тна совпадает с одной из  чеек ПЗС-матрицы, то эта  чейка может быть определена как точка пересечени  столбца, строки и диагонали матрицы, имеющих максимальные значени  Simax, S2max, Ssmax. Если центр светового п тна не совпадает с одной из  чеек матрицы, то он будет находитьс  внутри треугольника, вершины которого расположены в точках пересечени  строки, столбца и диагонали матрицы,

имеющих значени  Slmax, S2max, Ззтпах.

На фиг. 9а приведен пример определени  энергетического центра светового п тна при его несовпадении с одной из  чеек ПЗС-матрицы. Заштрихованными кругами изображены  чейки матрицы, вход щие в столбец, строку и диагональ матрицы, которые имеют наибольшее значени  Simax, S2max, Samax. В этом случае центр светового п тна будет находитьс  внутри заштрихованного треугольника. Прин в, что центр п тна находитс  в центре треугольника, можно определить координаты его центра с погрешностью меньшей, чем рассто ние между двум  соседними элементами матрицы .

Устройство работает следующим образом .

После подачи напр жени  питани  на устройство начинает работать генерат.ор 13

тактовых импульсов и на его выходе формируютс  импульсы дл  синхронизации работы устройства. Затем на входы 24 адреса 5 управлени  поступает соответствующий код, вызывающий по вление единичного сигнала на выходе дешифратора 14. на входы управлени  25 поступает код с нулевым

0 значением разр дов, а на вход 23 синхронизации управлени  поступает синхроимпульс по которому в разр ды регистра 9 запишетс  нулевой код и, кроме того импульсом с выхода элемента И 17 триггеры 11

5 и 12 установ тс  у исходное состо ние. Этим же сигналом, поступающим на входы сброса блоков 1,2 и 3 пам ти, блока 4 формировани  адресов,блока 7 контрол  и блока 8 определени  координат светового

0 п тна ПЗС - матрицы все триггерные устройства указанных блоков устанавливаютс  в исходное состо ние и устройство оказываетс  готовым к работе. На вход 22 тактовых импульсов начинают поступать тактовые

5 импульсы. Затем на вход 24 адреса управлени  устройства поступает кодова  комбинаци , вызывающа  по вление единичного сигнала на выходе дешифратора 14, на входы 25 управлени  поступает двухразр дный

0 код, значение первого разр да которого равно единице и определ ет запуск устройства в работу, а второго, определ ющего режим - равно нулю. Указанный код записываетс  в соответствующие разр ды реги5 стра 9 и сигнал с выхода его первого разр да разрешает по приходу импульса на вход 20 начала кадра установитьс  триггеру

0 11 в единичное состо ние, а с выхода второго разр да определ ет режим работы устройства по приему информации о засветке либо фоновой информации. Нулевое значение сигнала на выходе второго разр да ре5 гистра 9 определ ет работу устройства в режиме приема информации о световом п тне. После установки триггера 11 в единичное состо ние по вл етс  разрешение на информационном входе триггера 12, ко0 торый устанавливаетс  в единичное состо ние фронтом первого импульса на входе 21 строчных импульсов устройства и сигналом со своего инверсного выхода, поступающем на вход включени  блока 8 синхронизации

5 разрешает его работу, а сигналом с пр мого выхода разрешает прохождение тактовых импульсов со входа 22 устройства через элемент И 18. Импульс со входа 20 начала кадра поступает так же на одноименный вход блока 7 контрол  и подготавливает его к работе. Тактовые импульсы с выхода элемента И 18 поступает на синхровход регистра 10, на информационные входы которого со входа 26 информации поступает информаци  из нулевой  чейки ПЗС-матрицы в параллельном коде.

Эта информаци  записываетс  в ре гистр 10 и хранитс  в нем до поступлени  информации из следующей  чейки ПЗС- матрицы. Блок 5 синхронизации по поступлению каждого тактового импульса на его одноименный вход формирует на своих выходах последовательность синхроимпульсов и сигналов управлени . На выходе управлени  записью/чтением вначале устанавливаетс  нулевой сигнал, по которому блоки 1,2,3 пам ти перевод тс  в режим чтени , а сигнал с первого выхода выбора режима этого же блока включает в работу первый блок 1 пам ти информации о столбцах . Блоки 1,2,3 работают таким образом, что при первом обращении по чтению по любому из адресов к этим блокам в режиме приема информации о засветке, на выход информации этих блоков будет выдаватьс  нулевой код, а при любом последующем обращении по этому же адресу будет выдаватьс  содержимое  чейки пам ти сданным адресом. Это необходимо дл  того, чтобы исключить участие в обработке информации неопределенного кода, хран щегос  в блоке пам ти после подачи питани  на устройство до первой записи информации по этому адресу. Управление работой блоков пам ти по блокированию выдачи информации при первом обращении по чтению к очередной  чейке пам ти осуществл етс  при помощи сигналов с первого и второго выходов блокировки блока 4 формировани  адреса.

Информаци , считанна  из блока Гпа- м ти поступает на второй информационный вход блока 6 обработки информации, на первом входе которого присутствует информаци  с выхода регистра 10 и блок формирует на своих выходах суммарный результат. На выходе управлени  записью/чтением блока 5 синхронизации по вл етс  единичный сигнал, определ ющий запись результирующей информации с выхода блока 6 обработки информации в блок 1 пам ти. Затем, аналогично описанному, последовательно на первом и втором выходах выбора режима блока 5 синхронизации по вл ютс  единичные сигналы, которые поочередно включат в работу блоки 2 и 3 пам ти, в результате чего из каждого из них вначале считываетс  информаци , затем складываетс  с информацией, хран щейс  в регистре 10, а потом снова записываетс  в эту же  чейку блоков пам ти. Считывание и запись информации сопровождаетс  формированием на выходах синхронизации и синхронизации регистров блока 5 синхро

низации синхроимпульсов, поступающих на блоки 1,2,3 пам ти и обеспечивающих их синхронизацию. Блок 8 определени  координат светового п тна ПЗС-матрицы отключен нулевым сигналом на входе задани  режима и в приеме информации о засветке не участвует. После завершени  записи результата обработки первого информационного слова в блоки 1,2,3 пам ти на выходе

0 синхронизации адреса блока 5 синхронизации формируетс  импульс, поступающий на вход синхронизации адреса блока 4, по которому на первом, втором и третье м выходах адреса устанавливаетс  очередное

5 значение адресов дл  соответствующих блоков пам ти. Далее по каждому очередному импульсу на входе 22 тактовых импульсов устройства повтор етс  цикл работы устройства, а в каждом цикле работы блок 4

0 формировани  адресов под воздействием сигналов с выхода синхронизации адресов блока 5 синхронизации и импульсов со входа 21 строчных импульсов устанавливает на своих выходах соответствующие коды адре5 сов, а блок 7 контрол  контролирует последовательность смены адресов на первом адресном выходе блока 4 формировани  адресов в течение интервала между двум  строчками импульсами, поступающими на

0 одноименный вход блока со входа 21 устройства . Синхронизаци  работы блока осуществл етс  импульсами синхронизации адреса поступающими на синхровход блока 7 с выхода блока 5 синхронизации. Если в

5 течение приема кадра информации о световом п тне нарушени  формата кадра не было зафиксировано, то по окончанию обработки последнего информационного слова на выходе конца записи блока 7 конт0 рол  по витс  сигнал, который поступает на один из входов мультиплексора 16 и на вход конца записи блока 5 синхронизации и по вление указанного сигнала вызывает прекращение работы блока и устройства в

5 целом. Если в процессе приема информационного кадра обнаружено нарушение формата кадра, то на выходе сбо  блока 7 контрол  по вл етс  сигнал поступающий на вход сбо  блока 5 синхронизации, что

0 вызывает прекращение его работы, и на вход мультиплексора 16. В процессе приема информации контроль за работой устройства осуществл етс  путем подачи на вход 27 адреса выдачи информации устройства со5 ответствующей кодовой комбинации, вызывающей по вление на первом выходе дешифратора 15 такого кода, который, поступа  на адресные входы мультиплексора 16, открывает его входы первой группы, а на втором выходе дешифратора - по вление

единичного сигнала, разрешающего прохождение импульса со входа 28 синхронизации выдачи информации через элемент И 19 на вход управлени  мультиплексора 16. Контролиру  на выходе 29 соответствующие разр ды можно судить о состо нии устройства .

После получени  на выходе 29 устройства единичного сигнала в разр де соответствующем сигналу конца записи на входы 25 управлени  устройства подаетс  двухразр дный код, содержащий единицы в обоих разр дах, в сопровождении соответствующей кодовой комбинации на входах 24 адреса управлени  и импульса на входе 23, синхронизации управлени  аналогично описанному выше. Указанный код запоминаетс  в регистре 9, а импульс с выхода элемента И 17 приводит все триггерные устройства в исходное состо ние. Наличие единицы во втором разр де регистра 9 приводит устройство в режим приема фоновой информации.

При приеме в фоновой информации работа всех узлов устройства аналогична работе в режиме приема информации о световом п тне за исключением следующего . Блоки 1,2 и 3 пам ти формируют на своих выходах информацию по первому же обращению по любому из адресов, так как содержимое их  чеек определено (напр жение питани  после приема информации о световом п тне с устройства не снималось) и данна  информаци  необходима дл  обработки фонового кадра. Отличие в работе блока б обработки информации состоит в том, что в каждом такте работы устройства по поступлению очередного слова информации на вход 26 информации устройства оно вычитаетс  из содержимого соответствующих  чеек блоков 1,2 и 3 пам ти (Si3i, Зазк, 5зз|) и в; эти же  чейки записываетс  полученна  разность. Этот процесс продолжаетс  до тех пор, пока в соответствующих  чейках блоков пам ти не будет сформирован результат обработки информации Зц, $2к, S3I. При обработке фонового кадра единичный сигнал выхода второго разр да регистра 9 поступает на входы режима блока б обработки информации, блоков 1,2 и 3 пам ти и блока 8 определени  координат светового п тна ПЗС-матрицы.

Работа блоков 1,2 и 3 пам ти и блока б обработки информации в этом случае описана выше, а блок 8 определени  координат светового п тна ПЗС-матрицы под управлением сигналов на входах управлени  записью/чтением , синхронизаци  в первом, втором и третьем входах выбора режима,

поступающих с одноименных выходов блока 5 синхронизации осуществл ет выделение адресов (пор дковых номеров) столбца, строки и диагонали дл  которых результат 5 обработки информации имеет максимальное значение, т.е. Siniax, S2max, Ззтах и запоминает значение этих адресов. После по влени  на выходе 29 устройства сигнала о конце записи, аналогично приему инфор0 мации о световом п тне, на входы 27 адреса выдачи информации подаютс  соответствующие кодовые комбинации в сопровождении импульса на входе 28 синхронизации выдачи информации, что приводит к выдаче

5 на выход информации об адресе столбца, строки (второй канал) и диагонали (третий канал).

В дальнейшем определение координат энергетического центра светового п тна

0 сводитс  к определению количества точек пересечени  строки, столбца и диагонали. Если они пересекаютс  в одной точке, то эта точка  вл етс  энергетическим центром светового п тна. Если точек пересечени 

5 три - то центр находитс  внутри треугольника с вершинами в точках пересечени  и погрешностью , не превышающей половины рассто ни  между двум  соседними элементами матрицы.

0На этом работа устройства завершаетс .

Рассмотрим работу вход щих в устройство блоков.

Блоки 1,2 и 3 пам ти (см. фиг. 3) идеи-

5 тичны друг другу, и работают одинаково. После подачи напр жени  питани  на вход 42 блока поступает сигнал сброса по которому регистр 31 устанавливаетс  в исходное состо ние. Затем на вход 43 выбора режима

0 поступает единичный сигнал, который разрешает прохождение синхроимпульсов со входа 40 блока через элемент И 32 на синх- ровход накопител  30 и. кроме того, устанавливает единичный сигнал на втором

5 входе элемента И 33. На входе 38 управлени  записью/чтением устанавливаетс  нулевой сигнал, определ ющий работу накопител  в режиме чтени , на входе 37 и, следовательно, на информационном входе

0 накопител  30 устанавливаетс  информационное слово, а на адресных входах 39 блока и одноименных входах накопител  30 устанавливаетс  значение адреса. Затем на син- хровход 40 поступает импульс, по которому

5 на выходе накопител  30 устанавливаетс  считанна  из него информаци  и по фронту импульса на входе 36 синхронизации регистра она записываетс  в регистр 31. Если на входах 44 и 45 блокировки отсутствуют единичные сигналы, а на входе 41 задани  режима установлен нулевой сигнал, соответствующий приему кадра с засветкой, то элемент И 33 будет открыт и информаци  о. регистра 31 поступает на выход. Так как информаци  из данной  чейки пам ти неопределена , поскольку после подачи питани  на блок запись в нее не производилась, то синхронно со сменой адреса блоком 4 формировани  адресов на входы 44 и (или) 45 блока пам ти поступают сигналы блокировки , которые блокируют выдачу неопределенной информации на выход 46 блока. На блок 1 пам ти (пам ть столбцов) сигнал поступает со второго выхода блокировки блока 4 и на второй 45 вход блокировки блока на все врем  приема информации первой строки. За это врем  во все  чейки пам ти накопител  будет записана поступающа  информаци  с первых  чеек всех столбцов ПЗС-матрицы. На блок 2 пам ти (пам ть строк) сигнал блокировки поступает на первый вход блокировки 44 с первого выхода блокировки блока 4 каждый раз при первом считывании информации из  чеек пам ти каждой строки, то есть при приеме инфор- мации из каждой  чейки первого столбца матрицы. На блок 3 пам ти (пам ть диагоналей ) Сигналы поступают на первый и второй входы блокировки 44 и 45 блока с одноименных выходов блока 4, аналогично описанному , при приеме информации из  чеек первой строки и первого столбца матрицы. Неиспользуемые первый 44 и второй 45 входы блокировки первого 1 и второго 2 блоков пам ти соответственно соединены с шиной нулевого потенциала устройства.

После считывани  из накопител  информации и записи ее в регистр 31 на входе 38 управлени  записью/чтением устанавливаетс  единичный сигнал, перевод щий накопитель 30 в режим записи, на входе 37 устанавливаетс  слово информации и по импульсу на синхровходе 40 информаци  записываетс  в накопитель 30 по тому же адресу, по которому производилось считывание в начале цикла. Затем на входе 39 адреса устанавливают новое значение адреса и цикл повтор етс  сначала. После записи информации из последней  чейки ПЗС-матрицы в соответствующую  чейку накопител  30 блоков 1,2 и 3 пам ти на входах задани  режима 41 устанавливаетс  единичный сигнал и блоки готовы к работе по приему кадра фоновой информации. Работа блока в этом случае аналогична описанной за исключением того, что наличие единичного сигнала на входе 41 режима исключает блокирование выдачи информации, так как на третьем входе элемента И 33 устанавливаетс  единичный сигнал.

Блок 4 формировани  адресов (см. фиг. 4) работает следующим образом.

После подачи напр жени  питани  на блок поступает импульс на вход 58 сброса,

который поступает на одноименные входы счетчиков 47 и 48 устанавливает их в исходное состо ние. Счетчик 49 также устанавливаетс  в исходное состо ние импульсов, поступающим на его вход сброса через эле0 мент ИЛИ 55, Формирование адресных кодов на первом 60 и втором 61 адресных выходах обеспечивает запись в блоки пам ти первый 1 и второй 2 информации по столбцам и строкам. По фронту каждого из

5 импульсов на входе 56 синхронизации адреса блока содержимое счетчика 47 увеличиваетс  на единицу до тех пор пока не станет равным N, после чего на выходе переноса счетчика 47 по вл етс  единичный сигнал,

0 поступающий на вход разрешени  счета счетчика 49. По (N+1)-y импульсу в счетчике 47 устанавливаетс  нулевой код, а в счетчике 48 запишетс  единица и так далее. То есть, значение кодов в счетчиках адресов 47

5 и 48 последовательно увеличиваетс  от 0 до N и от 0 до М соответственно, причем за врем  записи кадра информации счетчик 47 М раз начинает отсчет от нул , т.е. с нулевой  чейки каждой строки.

0 Работа счетчика 49 отличаетс  от работы счетчиков 47 и 48, так как при записи информации о  чейках диагоналей матрицы значени  кодов адреса на третьем 62 выходе блока должно измен тьс  не последова5 тельно, а по определенному закону. При поступлении информации из первой строки ПЗС-матрицы информаци  из нулевой  чейки принадлежит нулевой диагонали, из первой  чейки - первой диагонали, и так далее,

0 а из N-й  чейки N-й диагонали. При приеме информации второй строки нулева   чейка принадлежит (N+IJ-й диагонали, перва  - нулевой, втора  - первой, а N-  - (М-1)-й диагонали. Аналогично при приеме инфор5 мации М-й строки нулева   чейка принадлежит (Ы+М)-й диагонали, а N-  - нулевой диагонали (см. фиг. 9а). Описанный закон формировани  кода на выходе счетчика 49 реализуетс  следующим образом. В началь0 ный момент времени счетчики 47 и 48 наход тс  в исходном состо нии, поэтому на первый вход сумматора 50 поступает нулевой код, а на второй вход с выхода шифратора 53 поступает посто нное число N,

5 равное номеру последней  чейки в строке, которое складыва сь с нулевым кодом, поступает на входы информации счетчика 49. Так как счетчики 47 и 48 наход тс  в исходном состо нии, то на входы блока 51 сравнени  поступают нулевые коды и на его

выходе Равно присутствует единичный сигнал. Затем на вход 57 строчных импульсов поступает импульс, который поступает на вход записи счетчика 49 и записывает в него число, присутствующее на его информационных входах. Этот же импульс поступает на вход сброса триггера 52 и устанавливает его в исходное состо ние. Затем на тактовый вход 59 блока поступает импульс, который через открытый сигналом с выхода блока 51 сравнени  элемент И 54 поступает на вход установки триггера 52 и устанавливает его в единицу, а через элемент ИЛИ 55 - на вход сброса счетчика 49 и сбрасывает его в исходное состо ние. Таким образом, на момент приема информации из нулевой  чейки нулевой строки матрицы все счетчики 47,48 и 49 наход тс  в исходном состо нии. После записи информации в соответствующие блоки пам ти, 1,2 и 3 на входе 56 синхронизации адреса блока по вл етс  импульс, по фронту которого в счетчик 47 запишетс  единица. Эта же единица запишетс  и в счетчик 49, так как на его входе реверса присутствует единичный сигнал с выхода триггера 52 и он работает в режиме суммировани . Затем, до окончани  приема информации нулевой строки содержимое счетчиков 47 и 49 по каждому импульсу на входе 56 синхронизации адреса увеличиваетс  на единицу до тех пор, пока не станет равным N, а состо ние счетчика 48 не измен етс , так как на его входе разрешени  присутствует нулевой сигнал. Поскольку состо ние счетчиков 47 и 48 различно, то на выходе Равно блока 51 сравнени  установитс  нулевой сигнал, и блокирует прохождение импульсов с тактового входа. 59 блока на триггер 52 и счетчик 49. После достижени  содержимого счетчика 47 состо ни  N, на его выходе переноса устанавливаетс  единичный сигнал, это соответствует приему информации из последней N-й  чейки нулевой строки матрицы и по приходу очередного (N+1)-ro импульса на вход 56 синхронизации адреса счетчик 47 примет нулевое состо ние, а в счетчик 48 запишетс  единица. В это же врем  на вход 57 строчных импульсов поступает очередной строчный импульс, соответствующий началу первой строки матрицы. Так как содержимое счетчика стало равным единице, то на выходе сумматора 50 по витс  число (N+1) и по строчному импульсу, поступающему на вход записи счетчика 49, оно записываетс  в счетчик 49. Этот же импульс поступает на вход сброса триггера 52 и сбрасывает его. В результате на входе реверса счетчика 49 установитс  нулевой сигнал , что соответствует работе счетчика в

режиме вычитани . Так как состо ние счетчиков 47 и 48 различно, то тактовый импульс со входа 59 не пройдет через закрытый нулевым сигналом с выхода блока 51 сравне- 5 ни  элемент И 54 и не изменит состо ние счетчика 49 и триггера 52. Таким образом, на первом выходе 60 адреса будет нулевой код, на втором 61 - единичный, а на третьем 62 - будет код (N+1). что соответствует запи- 0 си информации нулевой  чейки первой строки ПЗС-матрицы в соответствующие  чейки блоков пам ти первого 1 (первой  чейки в нулевой столбец), второго 2 (нулевой  чейки в первую строку) и третьего 3 5 (нулевой  чейки (N+IJ-й диагонали). После записи информации в блоки пам ти на вход 56 синхронизации адреса поступает очередной импульс по которому содержимое счетчика 47 становитс  равным единице, а

0 счетчика 49 - N (из содержимого (N+1) вычитаетс  единица), Так как состо ние счетчиков 47 и 48 стало одинаковым, то на выходе блока 51 сравнени  установитс  единичный сигнал и тактовый импульс со входа 59, со5 ответствующий поступлению информации из первой  чейки первой строки матрицы, проходит через элемент И 54 и устанавливает триггер 52 в единицу, переключа  тем самим счетчик 49 на работу в режиме сум0 мировани , а через элемент ИЛИ 55 - на вход сброса счетчика 49 и устанавливает его в исходное состо ние. Таким образом, на выходе счетчиков 47 и 48 будет единичный код, а на выходе счетчика 49 - нулевой, что

5 соответствует записи информации из первой  чейки первой строки ПЗС-матрицы в  чейки первого столбца, первой строки и нулевой диагонали соответствующих блоков 1,2 и 3 пам ти. Затем по каждому следу0 ющему импульсу на входе 56 синхронизации адреса состо ние счетчиков 47 и 49 последовательно увеличиваетс  на единицу и после достижени  содержимым счетчика 47 значени  N, содержимое счетчи5 ка 49 будет равным (N-1), а счетчика 48 - единице, что соответствует приему информации из N-й  чейки первой строки ПЗС- матрицы. Затем содержимое счетчика 47 становитс  равным нулю по очередному им0 пульсу на входе 56 синхронизации адреса, а содержимое счетчика становитс  равным двум.

Далее на вход 57 строчных импульсов 5 поступает очередной строчный импульс, соответствующий началу второй строки ПЗС- матрицы, по которому в счетчик 49 записываетс  код (N+2), а триггер 52 устанавливаетс  в исходное состо ние и переводит счетчик 49 в режим вычитани . Далее

работа блока продолжаетс  аналогично описанной выше.

При начале приема информации последней строки матрицы ПЗС и счетчик 49 будет записан код(М+М), который с каждым циклом записи в блоки пам ти 1,2 и 3 будет последовательно уменьшатьс  до значени  (N+1), а затем примет значение равное нулю , так как, по аналогии с описанным выше, при совпадении значений содержимого .счетчиков 47 и 48 () сформируетс  сигнал сброса счетчика 49, Это произойдет при приеме информации последней N-й  чейки последней М-й строки ПЗС-матрицы.

Сигналы на первом 63 и втором 64 вы- ходах блокировки блока по вл ютс , когда состо ние счетчиков 47 и 48 соответственно становитс  равным нулю, То есть сигнал на выходе заема счетчиков 47 и 48 будет по вл тьс  при каждом из обнулении, что соот- ветствует приему каждой нулевой  чейки ПЗС-матрицы в каждой строке дл  счетчика 47 и нулевой строки - дл  счетчика 48. .

Следует отметить, что предложенное построение блока 4 формировани  адресов обеспечивает формирование адресных сигналов по указанному алгоритму при произвольном формате ПЗС-матрицы (значени  N и М могут быть произвольными).

Блок 5 синхронизации (см, фиг. 5) рабо- тает следующим образом.

После подачи напр жени  питани  на входе 81 включени  устанавливаетс  единичный сигнал, который через элемент ИЛИ 77, 74 и 75 поступает на входы сброса триг- геров 66,67 и 68 и устанавливает их в исходное состо ние. Сигналом с инверсного выхода триггера 66 счетчик 65 также устанавливаетс  в исходное состо ние. Действие сигналов на входе 82 конца записи и 83 сбо  аналогично сигналу включени , но они по вл ютс  либо по окончанию работы устройства при завершении приема информационного кадра (сигнал конец записи), либо при нарушении формата кадра (сигнал сбо ). После сн ти  единичного сигнала включени  на блок начинают поступать тактовые импульсы на вход 80. Первым импульсом на входе 79 синхронизации после прихода тактового импульса триггер 66 ус- танавливаетс  в единицу и разрешает работу счетчика 65. Дл  обеспечени  нормальной работы блока необходимо, чтобы между периодом поступлени  импульсов на тактовый вход 80 (Т) и период импульсов на синхровходе 79 (Тс) выполн лось следующее соотношение

Т 1.4 Тс. .(7)

После сн ти  сигнала сброса с одноименного входа вычитающего двоичного

счетчика 65 по спаду импульса на его синхровходе все разр ды этого счетчика примут единичные значени  и затем по каждому спаду импульса на синхровходе его содержимое будет уменьшатьс  на един ицу. Состо ние инверсного выхода второго разр да счетчика 65 определ ет значение сигнала на выходе 84 управлени  записью/чтением , а сигналы на выходах выбора первом 85, втором 86 и третьем 87 формируютс  путем дешифрации на элементах И 72, 71 и 70 состо ний третьего и четвертого разр дов счетчика 65. Импульсы синхронизации на одноименном выходе 88 блока формируютс  на триггере 67 следующим образом. После сн ти  сброса и поступлени первогоимпульса синхронизации на вход 79 на выходе элемента ИЛИ 76 устанавливаетс  единичный сигнал пока в четвертом или третьем разр де счетчика 65 сохран етс  единичное значение сигнала. Этот сигнал поступает на J-вход триггера 67, на К-входе которого также присутствует единичный сигнал и триггер начинает работать в счетном режиме и за один цикл работы блока на выходе 88 синхронизации будет сформировано шесть импульсов. Сигнал на выходе 89 синхронизации регистров формируетс  на элементе И 73 под управлением сигналов с выхода второго разр да счетчика 65, триггера 67 и элемента НЕ 78. После завершени  цикла формировани  сигналов .на перечисленных выходах блока, когда состо ние третьего и четвертого разр дов его равно нулю, а во втором и первом разр дах присутствуют единицы на выходе элемента И 69 по вл етс  единичный сигнал, поступающий на J- вход триггера 68, который по фронту очередного синхроимпульса на входе 79 блока устанавливаетс  в единицу. На выходе 90 синхронизации адреса по вл етс  единичный сигнал. Этот же сигнал поступает на вход элемента ИЛИ 75 и устанавливает триггер 66 и, сигналом с его инверсного выхода, счетчик 65 в исходное состо ние. Блок переходит в режим ожидани  прихода следующего тактового импульса на вход 80, после .прихода которого триггер 68 устанавливаетс  в исходное состо ние и цикл работы блока повтор етс , Временна  диаграмма работы блока 5 синхронизации приведена на фиг. 11.

Блок 6 обработки информации (см. фиг. 6) работает следующим образом.

При наличии нулевого сигнала на входе 99 режима открыт первый-канал мультиплексора 91 и число с первого 97 информационного входа поступает на первые входы сумматора 92. На вторые входы этого же

сумматора поступает число со второго 98 информационного входа и, поскольку на входе переноса сумматора 92 присутствует нулевой сигнал со входа 99 режима блока, на его выходе суммы будет присутствовать число, представл ющее собой сумму чисел на первом 97 и втором 98 информационных входах блока. Это число поступает на выход 100 блока через элемент И 94, открытый единичным сигналом с выхода элемента НЕ 96, который поступает на него через элемент ИЛИ 93. При наличии единичного сигнала на входе 99 режима открываетс  второй канал мультиплексора 91 и на первые входы сумматора 92 поступает через элемент НЕ 95 обратный код числа на первом 97 входе информации. На вход переноса сумматора 92 поступает единичный сигнал со входа 99 режима и сумматор производит вычитание по методу второго дополнени  числа на входе 97 из числа на входе 98 блока.

Если разность этих чисел положительна , то на выходе переноса сумматора 92 по вл етс  единичный сигнал, который через элемент ИЛИ 93 открывает элемент И 94 и разность с выхода сумматора 92 через элемент И 94 проходит на выход 100 блока. Если разность чисел на выходе сумматора отрицательна, то на выходе переноса будет нулевой сигнал и элемент И 94 будет закрыт, так как на второй вход элемента ИЛИ 93 также поступает нулевой сигнал с выхода элемента НЕ 96, и на выходе 100 блока будет нулевой код. Запрет на выдачу отрицательного кода необходим дл  того, чтобы при определении разности значени  информации о засветке и фоновой информации исключить искажени  ее абсолютной величины. Когда из-за погрешности измерени  значение информации в  чейке ПЗС-матрицы при фоновом освещении окажетс  больше, чем при съеме информации о световом п тне .(хот  бы на единицу младшего разр да).

Блок 7 контрол  (см. фиг. 7) работает следующим образом.

После подачи напр жени  питани  на вход 116 сброса блока поступает импульс по которому триггеры 103,104 и 105 устанавливаютс  в исходное состо ние. Затем по им- пульсу на входе 114 начала кадра в вычитающий счетчик 101 записываетс  число с выхода шифратора 106, определ ющее количество строе в кадре информации, т.е. равное М (с учетом нулевой строки). После этого на вход 113 начинают поступать строчные импульсы, на вход 115 синхронизации адреса блока 5 синхронизации, а на вход

112 адреса - значение адреса с первого адресного выхода блока 4 формировани  адресов. Значение кода на входе 112 сравниваетс  блоком 102 сравнени  с значени- 5 ем числа на выходе шифратора 107, которое равно нулю - значению кода адреса столбца при поступлении очередного строчного импульса на устройство. Если в интервале между двум  строчными импульсами (см.

0 фиг, 10) количество тактовых импульсов не будет равно N, то значение кода адреса на входе 112 не будет равно нулю, и по приходу очередного строчного импульса на синхров- ход триггера 103 он установитс  в единицу,

5 так как на его J-вход с выхода элемента НЕ 111 поступает единичный сигнал, поскольку на выходе Равно блока 102 сравнени  будет нулевой сигнал. Срабатывание триггера 103 приведет к по влению на выходе 117

0 сбо  единичного сигнала, свидетельствующего о нарушении формата кадра.

По каждому строчному импульсу на входе 113 содержимое вычитающего счетчика 102 уменьшаетс  на единицу и после прихо5 да последнего М-ro импульса станет равным нулю и на выходе заема счетчика по витс  единичный сигнал. После приема информации из последней  чейки ПЗС-матрицы значение кода адреса на входе 112 станет

0 равным нулю и на выходе Равно блока 102 сравнени  по витс  единичный сигнал. Указанные сигналы поступают на входы элемента И 109 и на его выходе по витс  еди- с ничный сигнал, поступающий на J-вход

5 триггера 104, который по спаду сигнала на синхровходе 115 блока установитс  в единицу и на входе 118 конца записи по витс  единичный сигнал, свидетельствующий о завершении приема кадра.

0 Если после окончани  приема всего кадра на входе 113 строчных импульсов по витс  (М+1)-й импульс, то он через открытый единичный сигналом с выхода триггера 104 элемент И 108 поступает на вход установки

5 триггера 105 и устанавливает его в единицу. Это приведет к тому, что на выходе 117 будет сформирован сигнал сбо , свидетельствующий о нарушении формата кадра.

Блок 8 определени  координат светово- .

0 го п тна ПЗС-матрицы (см, фиг, 8) работает следующим образом.

После подачи напр жени  питани  на вход 143 сброса поступает импульс, который устанавливает регистры 119, 120 и 121

5 в исходное состо ние. Если на входе 136 режима блока присутствует нулевой сигнал (прием информационного кадра о световом п тне), то работа блока блокируетс  этим сигналом поступающим на вход элемента И 126. При приеме кадра фоновой информации , когда информаци  о световом п тне же находитс  в блоках пам ти устройства, на входе 136 режима устанавливаетс  единичный сигнал и разрешает работу блока. Определение координат столбца, строки и 5 иагонали матрицы, имеющих наибольшую сумму значений информации (за вычетом фоновых значений) сводитс  к определению . их пор дкового номера и выполн етс  следующим образом.10

Навход 135 информации поступает значение информации с выхода блока 7 обработки информации, причем наличие единичного сигнала на одном из входов выбора режима первом 140, втором 141 или 15 третьем 142 определ ет ее отношение к столбцам, строкам или диагонал м ПЗС- матрицы соответственно. На первый 137, второй 138 и третий 139 адресные входы поступают соответственно текущие значе- 20 ни  адресов столбца, строки и диагонали. На вход 133 управлени  записью/чтением поступает сигнал с одноименного выхода блока 5 синхронизации, а насинхровход 134 - импульсы синхронизации с одноименно- 25 го выхода этого же блока, причем, наличие единичного сигнала на входе 133 управлени  записью/чтением соответствует режиму чтени  информации из блоков 1,2 и 3 пам ти. Сигналы с информационного входа 30 135 поступают на первые входы блока 122 сравнени  в первые информационные входы регистров 119, 120. 121. Коды адресов с первого 137 входа (адрес столбца} поступают на вторые информационные входы реги- 35 стра 119 и входы дешифратора 124, который формирует на своем выходе единичный сигнал , когда значение кода на его входах станет равным N, что соответствует адресу последнего столбца ((последней  чейки в 40 каждой строке). Коды адресов со второго 138 входа (адрес строки) поступают на вторые информационные входы регистра 120 и входы дешифратора 123, который формирует на своем выходе единичный сигнал при 45 значении когда на входе равном М, что соответствует адресу последней строки (последних  чеек в каждом столбце). В момент наличи  единичного сигнала на входе 138 управлени  записью/чтением на входе ин- 50 формации 135 присутствует значение разности между суммарным значением информации засветки и текущим значением фоновой информации какой-либо  чейки, принадлежащей столбцу, строке или диаго- 55 нали в зависимости от значений сигналов на входах 141, 142 и 143 выбора режима. Поскольку в процессе приема фоновой информации окончательное значение информации Sii по каждому столбцу, $2k по

каждой строке и Sai по каждой диагонали по витс  после приема информации из соответствующих  чеек последней строки и последнего столбца дл  Sn и Sak соответственно и соответствующих  чеек из последнего столбца и последней строки дл  Sa, то блок при определении координат обрабатывает только эту информацию, а остальную - игнорирует. В начале работы блока при по влении единичного сигнала на первом входе 140 выбора он поступает на элемент И

130,через который нулевой код из регистра 119 поступает на второй вход блока 122 сравнени . Блок 122 сравнени  сравнивает его со значением кода на информационном входе 135. Если значение кода на входе 135 больше значени  кода в регистре, то при наличии единичного сигнала на входе 133 записи/чтени  и импульса на.синхровходе 134 на выходе элемента И 126 по витс  импульс , который поступает на элементы И 127.128 и 129. Так как элементы И 128 и 129 закрыты нулевыми сигналами со входов 141 и 142 выбора режима соответственно, а элемент И 123 - нулевым сигналом с выхода дешифратора 123, то состо ние регистров не изменитс . Аналогично описанному, регистры 119, 120 и 121 будут сохран ть свое содержимое до тех пор, пока на входе 137 первого адреса (столбца) не по витс  число N, соответствующее приему информации из последней  чейки первой строки, что приведет к по влению на выходе дешифратора 124 единичного сигнала, который поступает на вход элемента И 128, и через элемент ИЛИ 125, на вход элемента И 129. Наличие единичного сигнала на втором входе 141 выбора режима приводит к по влению единичного сигнала на третьем входе элемента И 128 и одновременно открывает элемент И

131,через который на второй вход блока 122 сравнени  поступает с первых выходов содержимое регистра 120 (в данном случае, нулевой код).

Если число на входе 135 информации больше числа считанного из регистра 120, то на выходе блока 122 сравнени  по витс  единичный сигнал, поступающий на третий вход элемента И 126, на четвертом входе которого присутствует единичный сигнал со входа 136 задани  режима, а на первый и второй соответственно поступают импульсы управлени  записью/чтением и синхронизаци  с одноименных входов 133 и 134 соответственно. Это приводит к по влению импульса на выходе элемента И 126, который проходитчерез открытый элемент И 128 на синхровход регистра 120 и записывает в него значение информации SSN и значени  кода адреса А2 первой строки. После по влеми  сигнала на третьем входе 142 выбора открываетс  элемент И 132, и с информацией на входе 135 блока сравниваетс  содержимое регистра 121 и, если значение информации на входе 135 больше значени  числа на первом выходе регистра 121, в него записываетс  значение информации SSN со входа 135, поступающее на его первые информационные входы, и значение кода A3 адреса N-й диагонали матрицы, поступаю- щие на его вторые информационные входы с третьего 139 входа адреса.

Если при сравнении чисел на блоке 122 сравнени  значение информации на входе 135 будет меньше содержимого первых ин- формационных разр дов соответствующего резистора, то нулевым сигналом с выхода блока 122 сравнени  будет заблокирован элемент И 126, что приведет к тому, что запись в соответствующий регистр произ- водитьс  не будет и в нем сохранитс  предыдущее значение чисел в первых и вторых информационных разр дах. Аналогичным образом блок работает и при поступлении на второй вход 138 адреса кода, вызываю- щего по вление единичного сигнала на выходе дешифратора 123, с той лишь разницей, что запись информации в сопровождении соответствующего адресного кода производитс  в регистры 119 и 121.

Таким образом, к-окончанию приема кадра фоновой информации в регистрах 119, 120 и 121 будет находитьс  информаци , имеюща  наибольшее значение дл  строки Sit, столбца S2k и диагонали 5з в сопровождении соответствующего адресного кода соответственно. Значени  адресных кодов столбца, строки и диагонали, дл  которых информаци  имеет наибольшее значение, поступают на первый 144, второй 145 и третий 146 выходы блока.

Claims (1)

1. Формула изобретени 

   Буферное запоминающее устройство, содержащее первый блок пам ти, первый триггер, синхровход которого  вл етс  вхо- дом начала кадра устройства и соединен с одноименным входом блока контрол , выход первого триггера соединен с информа- ционным входом второго триггера, синхровход которого соединен с входом строчных импульсов блока контрол  и  вл етс  одноименным входом устройства, вход сброса второго триггера соединен с одно- именным входом первого триггера, инфор- мзционный вход которого подключен, к первому выходу первого регистра, информационные входы которого  вл ютс  входами управлени  устройства, синхровход первого регистра соединен с выходом первого элемента И, первый вход которого  вл етс  входом синхронизации управлени  устройства, второй вход первого элемента И соединен с выходом первого дешифратора, входы которого  вл ютс  входами адреса управлени  устройства, пр мой выход второго триггера соединен с первым входом второго элемента И, второй вход которого  вл етс  тактовым входом устройства, выход второго элемента И соединен с тактовым входом блока синхронизации, синхровход которого подключен к выходу генератора тактовых импульсов, вход включени  блока синхронизации соединен с инверсным выходом второго триггера, выходы сигналов сбо  и конца записи блока контрол  соединены с одноименными входами блока синхронизации и с информационными входами соответствующих разр дов первой группы мультиплексора, второй выход первого регистра подключен к входу режима блока обработки информации, информационные входы первой группы которого соединены с выходами второго регистра, информационные входы которого  вл ютс  информационными входами устройства, входы второго дешифратора  вл ютс  входами адреса выдачи информации устройства , выходы группы второго дешифратора соединены с информационными входами второй группы мультиплексора, управл ющий вход которого соединен с выходом третьего элемента И, первый вход которого соединен с выходом второго дешифратора, второй вход третьего элемента И  вл етс  входом синхронизации выдачи информации устройства, выходы мультиплексора  вл ютс  выходами устройства, отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены второй и третий блоки пам ти, блок определени  координат светового п тна ПЗС-матрицы и блок, формировани  адресов, синхровход которого соединен с выходом синхронизации адресов блока синхронизации и с синх- ровходом блока контрол , вход сброса которого соединен с одноименными входами блока формировани  адресов, первого, второго и третьего блоков пам ти, блока определени  координат светового п тна ПЗС- матрицы и подключен к входу сброса первого триггера и выходу первого элемента И,.вход строчных импульсов блока контрол  соединен с одноименным входом блока формировани  адресов, выходы первой , второй и третьей групп которого соединен с соответствующими входами блока определени  координат светового п тна ПЗС-матрицы и адресными входами первого , второго и третьего блоков пам ти соответственно , адресный вход блока контрол 

   подключен к выходу первой группы блока формировани  адресов, выход блока обработки информации соединен с информационными входами блоков пам ти и блока определени  координат светового п тна ПЗС-матрицы, вход управлени  записью чтением которого соединен с соответствующими входами блоков пам ти и подключен к выходу управлени  записью-чтением блока синхронизации, первый, второй и третий выходы выбора режима которого соединены с одноименными входами блока опреде- лени  координат светового п тна ПЗС-матрицы и соответствующих блоков пам ти, входы синхронизации которых и вход синхронизации блока определени  координат светового п тна ПЗС-матрицы объединены и подключены к соответствующему входу блока синхронизации, выход синхронизации регистров которого соединен с одноименными входами блоков пам ти, входы задани  режима которых и вход задани  режима блока определени  координат светового п тна ПЗС-матрицы объединены и подключены к второму выходу первого регистра , выходы блоков пам ти объединены и подключены к информационным входам второй группы блока обработки информации , синхровход второго регистра подключен к выходу второго элемента И, выходы первой, второй и третьей групп блока определени  координат светового п тна ПЗС- й 10 матрицы соединены соответственно с информационными входами третьей, четвертой и п той групп мультиплексора, первый выход блокировки блока формировани  адресов соединен с первыми входами бло- 15 кировки второго и третьего блоков пам ти, а второй выход блокировки подключен к одноименным входам первого и третьего блоков пам ти, первый и второй входы блокировки первого и второго блоков пам - 20 ти подключены к шине нулевого потенциала , тактовый вход блока формировани  адреса соединен с одноименным входом блока синхронизации.

   Ј Ј

   ЛУ ft

   OHM

   dx3

   A

   Й /

   /5

   36

   37

   -38

   Jff

   fa

   41

   42 45

   W 45

   Фиг. 5

   60

   S8 S3

   Ы

   A

   62

   Фик4

   PurЈ

   98 .99

   Фив. В

   иг

   #з //v

   its т

   Фиг. 7

   Фнг.д

   ft

   f/омер столбца

   I

   Фиг. fO

   Ч

   Фиг. tf