RU182313U1

RU182313U1 - Цифровой сигма-дельта модулятор для управления силовыми транзисторами

Info

Publication number: RU182313U1
Application number: RU2018120141U
Authority: RU
Inventors: Алексей Михайлович Романов
Priority date: 2018-05-31
Filing date: 2018-05-31
Publication date: 2018-08-14

Abstract

Полезная модель относится к импульсным модуляторам, а именно к цифровому сигма-дельта модулятору для управления силовыми транзисторами, включающему в себя цифровой отрицательный сумматор, соединенный с цифровым сумматором интегратора, который соединен с элементом памяти, вход разрешения которого подключен к таблице истинности, подключенной к двум старшим битам выхода элемента памяти и старшему биту результата цифрового отрицательного сумматора, а выход элемента памяти подключен к цифровому квантователю, выход которого подключен к блоку коррекции, на вход которого также подключен счетчик импульсов, выход блока коррекции является выходом цифрового сигма-дельта модулятора для управления силовыми транзисторами, а также подключен к цифровому отрицательному сумматору. Полезная модель обеспечивает повышение точности формирования импульсных сигналов на выходе полумоста силовых транзисторов, управляемых при помощи цифрового сигма-дельта модулятора.

Description

Полезная модель относится к импульсным модуляторам и может быть использована в различных областях науки и промышленности при создании устройств управления электроприводом и другими индуктивно-резистивными нагрузками.

Из существующего уровня техники известен цифровой сигма-дельта модулятор первого порядка [Fujisaka Н. et al. Bit-stream signal processing and its application to communication systems // IEE Proceedings-Circuits, Devices and Systems. - 2002. - T. 149. - №.3. - C. 159-166.]. Такое устройство содержит два сумматора, элемент памяти и цифровой квантователь.

В данном устройстве используется единая частота квантования по времени как для входных, так и для выходных сигналов. Таким образом, при управлении силовыми транзисторами, имеющими максимальную частоту переключений менее 100 кГц, частота входного сигнала модулятора также не должна превышать 100 кГц. Для систем, использующих прямую обработку импульсных сигналов [Fujisaka Н. et al. Bit-stream signal processing and its application to communication systems // IEE Proceedings-Circuits, Devices and Systems. - 2002. - T. 149. - №.3. - C. 159-166.], это приводит к существенному снижению точности формирования импульсного сигнала на выходе силового транзистора, что является существенным недостатком данного устройства. Также при управлении при помощи данного устройства полу-мостовыми и мостовыми схемами на базе IGBT-транзисторов, отсутствует возможность установить ограничение на максимальное время открытия верхнего транзистора полу-моста, что в отдельных случаях может приводить к самопроизвольному закрытию транзистора и также снижать точность формирования выходного силового сигнала.

Предлагаемая полезная модель направлена на решение технической задачи по устранению указанных недостатка.

Достигаемый при этом технический результат заключается в повышении точности формирования импульсных сигналов на выходе полумоста силовых транзисторов, управляемых при помощи цифрового сигма-дельта модулятора.

Технический результат достигается тем, что цифровой сигма-дельта модулятор для управления силовыми транзисторами включает в себя цифровой отрицательный сумматор, соединенный с цифровым сумматором интегратора, который соединен с элементом памяти, вход разрешения которого подключен к таблице истинности, подключенной к двум старшим битам выхода элемента памяти и старшему биту результата цифрового отрицательного сумматора, а выход элемента памяти подключен к цифровому квантователю, выход которого подключен к блоку коррекции, на вход которого также подключен счетчик импульсов, выход блока коррекции является выходом цифрового сигма-дельта модулятора для управления силовыми транзисторами, а также подключен к цифровому отрицательному сумматору.

Указанные признаки полезной модели являются существенными и совокупность этих признаков достаточна для получения требуемого технического результата.

Полезная модель поясняется чертежами.

На фиг. 1 показана блок-схема заявляемой полезной модели. Она содержит счетчик импульсов 1, цифровой отрицательный сумматор 2, цифровой сумматор интегратора 3, элемент памяти 4 с входом разрешения записи, цифровой квантователь 5, блок коррекции 6 и таблицу истинности 7.

Работает устройство следующим образом. На его вход поступает импульсный поток, закодированный таким образом, что импульсу амплитудой -1 соответствует двухбитный код 11, импульсу с амплитудой 1 соответствует двухбитный код 01, а отсутствию импульса соответствует код 00. Коды входных импульсных потоков поступают на вход цифрового отрицательного сумматора 2, где без потери точности из него вычитается выход цифрового сигма-дельта модулятора для управления силовыми транзисторами, полученный на предыдущем шаге расчета. Результат цифрового отрицательного сумматора 2 дополняется N-1 знаковым битом и поступает на первый вход цифрового сумматора интегратора 3, к второму входу которого подключен выход элемента памяти 4. Выход цифрового сумматора интегратора 3 записывается в элемент памяти 4 при наличии сигнала разрешения записи. Сигнал разрешения записи формируется при помощи таблицы истинности 7, на вход которой поступают два старших бита выхода элемента памяти и старший бит выхода цифрового отрицательного сумматора 2. Формирование выхода таблицы истинности 7 осуществляется согласно таблице 1. Выход элемента памяти 4 поступает на симметричный цифровой квантователь 5, который на его основе формирует двухбитный код, который поступает на блок коррекции 6. Зависимость выхода цифрового квантователя 5 от его входа показана на фиг. 2. Также на блок коррекции 6 от счетчика импульсов 1 поступают сигналы min_st и max_st. Счетчик импульсов 1 осуществляет подсчет количества подряд идущих одноименных импульсов на выходе цифрового сигма-дельта модулятор для управления силовыми транзисторами и их сравнения с порогами Nt и Nm. Порог Nt определяет минимальный период между переключениями выхода, управляющего силовыми транзисторами. Как только счетчик импульсов 1 превышает порог Nt на его выходе формируется сигнал min_st. Порог Nm определяет максимальную продолжительность периода без переключений выходного сигнала. Как только счетчик импульсов 1 превышает порог Nt на его выходе формируется сигнал max_st. При любом изменении выходного сигнала полезной модели счетчик импульсов 1 и оба его выхода сбрасываются в 0. До появления сигнала min_st выход блока коррекции 6 остается неизменным вне зависимости от выхода цифрового квантователя 5. Таким образом, обеспечивается необходимая частота переключения силовых транзисторов отличная от частоты тактирования элементов 1-6 полезной модели. При наличии сигнала min_st до появления сигнала max_st выход блока коррекции 6 равен выходу цифрового квантователя 5. При появлении сигнала max_st выход блока коррекции 6 меняется на противоположный. Таким образом, обеспечивается защита от самопроизвольного переключения силовых IGBT-транзисторов в мостовых и полу-мостовых схемах. Компенсация ошибок формирования выходного сигнала полезной модели, связанных с работой блока коррекции 6, осуществляется за счет отрицательной обратной связи через цифровой отрицательный сумматор 2. Элементы 1-6 изменяют свои выходы синхронно по фронту общего тактового сигнала.

Работоспособность предложенного устройства была проверена на макете, который наглядно продемонстрировал получение требуемого технического результата.

Цифровой сигма-дельта модулятор для управления силовыми транзисторами с параметрами Nm=1400 (соответствует максимальной частоте переключения выходного сигнала не выше 71,429 кГц) и Nt=30000 (соответствует максимальной длительности импульса на выходе модулятора не более 300 мкс) был реализован на базе микросхемы ПЛИС Xilinx XC7A100T-1CSG324C, которая тактировалась генератором с частотой 100 МГц. На той же ПЛИС был реализован известный цифровой сигма-дельта модулятор первого порядка, регистры которого тактировались сигналом clk1 с частотой 71,429 кГц, сгенерированным при помощи логики, изменяющей состояние clk1 каждые 1400 тактов работы ПЛИС. Выход каждого из модуляторов был подключен к драйверу полумоста IR21834S, который в свою очередь управлял двумя транзисторами F2807S. При помощи каждого модулятора и подключенного к нему полумоста в индуктивно-резистивной нагрузке с электрической постоянной времени 650 мкс формировался ток, который измерялся при помощи датчика ACS712T ELC-20А, выход которого оцифровывался при помощи 12-битного АЦП. В ходе каждого эксперимента на цифровой сигма-дельта модулятор для управления силовыми транзисторами и известный цифровой сигма-дельта модулятор 1-го порядка, работающий на частоте 71,429 кГц, подавался импульсный поток с частотой 100 МГц, соответствующий желаемому уровню тока в индуктивно-резистивной нагрузке. При помощи датчика тока и АЦП фиксировалось изменение тока в течение 5 мс. По последним 2,5 мс измерений производилось вычисление среднеквадратического отклонения (СКО) тока от желаемого. По результатам 200 экспериментов СКО тока, сформированного полезной моделью в диапазоне изменения желаемого тока - 10…10А, составило не более 280 мА, что говорит о работоспособности предложенного цифрового сигма-дельта модулятор для управления силовыми транзисторами. Во всех экспериментах СКО тока, сформированного известным цифровым сигма-дельта модулятором 1-го порядка, была не ниже, чем СКО тока, сформированного предлагаемой полезной моделью, а в 77 из 200 экспериментов СКО тока, сформированного известным цифровым сигма-дельта модулятором 1-го порядка, была от 2 до 10 раз выше, чем СКО цифрового сигма-дельта модулятора для управления силовыми транзисторами, что говорит о достижении заявленного технического результата.

Claims

Цифровой сигма-дельта модулятор для управления силовыми транзисторами, включающий в себя цифровой отрицательный сумматор, соединенный с цифровым сумматором интегратора, который соединен с элементом памяти, вход разрешения которого подключен к таблице истинности, подключенной к двум старшим битам выхода элемента памяти и старшему биту результата цифрового отрицательного сумматора, а выход элемента памяти подключен к цифровому квантователю, выход которого подключен к блоку коррекции, на вход которого также подключен счетчик импульсов, выход блока коррекции является выходом цифрового сигма-дельта модулятора для управления силовыми транзисторами, а также подключен к цифровому отрицательному сумматору.