RU1809436C - Устройство дл сравнени и сортировки чисел - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  сортировки чисел путем сравнени  с нечетким числом. Цель изобретени  - расширение функциональных возможностей . Устройство содержит элемент И 1, счетчики 2, 17,18.8, блок хранени  векторов 3, блок 14 пам ти, коммутатор 19, блоки алгебраического суммировани  4 и 10, блок сравнени  с допуском 7 и блок сравнени  векторов 16, элемент ИЛИ 19, элементы задержки 20 и 16, регистры 5, 6, 11, 12 и блок сравнени  9. 3 ил.

Description

СО

с

00

о ю

со о

Изобретение относитс  к автоматике и вычислительной технике и ожет быть использовано дл  сортировки векторных велиин .

Цель изобретени  -- расширение функциональных возможностей за счет возможности сортировки и сравнени  векторов.

На фиг.1 представлена электрическа  труктурна  схема устройства дл  сравнеи  и сортировки чисел; на фиг.2 - блока равнени  векторов; на фиг.З - блока сравнени  с допуском.

Устройство дл  сравнени  и сортировки исел (фиг. 1) содержит элемент И 1, первый четчик 2, блок 3 хранени  векторов, первый блок А алгебраического суммировани , первый 5 и второй 6 регистры 7, блок сравнени  допуском, четвертый счетчик 8, блок 9 равнени , второй блок 10 алгебраического суммировани , третий 11 и четвертый 12 регистры, коммутатор 13, блок 14 пам ти, второй элемент задержки 15, блок 16 сравнени  векторов, третий 17 и второй 18 счетчики , элемент ИЛИ 19, первый элемент задержки 20.

1 Блок 16 сравнени  векторов (фиг.2) содержит элементы возведени  разности в квадрат 21 и 22, схему 23 сравнени , элементы И 24, 25.

Блок 7 сравнени  с допуском содержит элементы возведени  разности в квадрат 26, 27, схемы 28. 29 сравнени , первый 30, второй 31 и третий 32 элементы И.

Работает устройство дл  сравнени  и сортировки чисел следующим образом.

Перед началом работы устройства в блок 3 хранени  векторов по адресам i 0,...,N-1 записываютс  вектора xfi, а в блоки 2, 5, 6, 11, 12, 17, 18 подаютс  сигналы начальной установки (НУ). По сигналу НУ первый 2 и четвертый 8 счетчики переход т в состо ние, в котором на их выходах устанавливаетс  число О, а на выходах третьего 17 и четвертого 18 счетчиков устанавливаетс  число 1. В первый 5, второй 6, третий 11 и четвертый 12 регистры по сигналу НУ должны быть записаны векторы хо и хТ соответственно , которые записаны в блоке 3 по адресам i 0 и I 1.

После прохождени  импульсов НУ на выходе н блока 9 сравнени  устанавливаетс  уровень логической единицы. Этот сигнал поступает на вход первого элемента И 1 и открывает его дл  прохождени  тактовых импульсов со входа С устройства,

Рассмотрим работу устройства при прохождении тактового импульса.

Тактовый импульс со входа С устройства поступает на счетный вход первого счетчика 2, который реализован как счетчик

по модулю N. Адрес I с выхода первого счетчика 2 поступает на адресные входы А блоков 3 и 14, с выхода D блока 3 вектор Xi поступает на входы первого 4 и второго 10

блоков и на вход А2 блока 16. На другие входы блока 4 поступает число К1 с выхода , второго счетчика 18 и вектор Ti с выхода первого регистра 5. На вход блока 10 поступает число К2 с выхода третьего счетчика 17

и вектор V2 с выхода третьего регистра 11, На входы А1 и A3 логического преобразовател  16 поступают векторы Vt и /2 соответственно .

Первый блок 4 реализует функцию

- -.

Vi Vi +(xi-Vi) 1/K1,

а второй блок 10 функцию V2 /2 + (х - /2) 1/К2.

Новые центры двух классов - векторы Vi и N/21 с выходов первого 4 и второго 10 блоков поступают на входы первого 5 и

третьего 11 регистров соответственно. Запись информации в них происходит по единичному импульсу, поступающему на входы W с выходов S1 и S2 блока 16. С выхода S1 блока 16 сигнал поступает на счетный вход

второго счетчика 18, а с выхода S2 - на счетный вход третьего счетчика 17. Единичный импульс, поступивший на входы третьего 17 и второго 18 счетчиков увеличивает на единицу значение числа К1 или К2 соответственно .

Схема блока 16 приведена на фиг.2. Работает блок 16 следующим образом. Элемент 21 реализует функцию

. |2

/31 Ixi-Vi

а элемент 22 - функцию

/ЭгИх|- /2 I2,

0)

(2)

) - §ектор, поступающий на вход А2, . a Vi и V2 поступают на входы А и A3 блока 16.

Если число pi меньше числа pi , то на

выходе схемы 23 по вл етс  уровень логической единицы. При условии р рг уровень логической единицы по вл етс  на выходе схемы 23. Сигналы с выходов схемы 23 поступают на элементы И

24 и 25. На другие входы элементов И подаетс  тактовый импульс. Таким образом, если выполнено условие (1), то единичный импульс по вл етс  на выходе S1, а при выполнении услови  (2) - на выходе S2.

Вектор Vi с выхода первого регистра 5 поступает на вход второго регистра б и на вход А2 блока 7. Вектор 2 поступает с выхода третьего регистра 11 на вход четвертого регистра 12 и на вход A3 блока 7, на входы А1 и А2 блока 7 поступают векторы Й1 и Wz с выходов второго 6 и четвертого 12 регистров соответственно.

Схема блока 7, приведенного на фиг.З, работает следующим образом.

Элемент 26 реализует функцию

Li- |Wi-Vil , .(3). а элемент 27 - функцию

т-л«.

Ц |W2-V2I ,(4)

На выходе схемы 28 сравнени  по вл етс  уровень логической единицы, если 20 выполнено условие

L e

(5)

На выходе элемента 29 сравнени  25 по вл етс  уровень логической единицы, при выполнении услови 

L Ј.(6)

Сигналы с выходов элементов 28 и 29 30 поступают на вход первого элемента И 30, при одновременном выполнении условий (5) и (6) уровень логической единицы с выхода первого элемента И 30 поступает на вход второго элемента И 31. Если не выполнено 35 хот  бы одно из условий (5), (6), то уровень логической единицы поступает с инверсного выхода первого элемента И 30 на третий элемент И 32. На другие входы второго 31 и третьего 32 элементов И подаетс  тактовый 40 импульс. Таким образом при одновременном выполнении условий (5), (6) единичный импульс по вл етс  на выходе ST блока 7, в противном случае - на выходе S2.

Сигналы с выходов S1 и S2 блока 7 по- 45 ступают на входы счет и сброс четверто- го счетчика 8. При поступлении единичного импульса на вход счет содержимое четвертого счетчика увеличиваетс  на единицу. А при подаче такого импульса на вход 5,0 сброс на выходе четвертого счетчика 8 устанавливаетс  число О.

Сигнал с выхода S2 блока 7 поступает на входы W разрешени  записи второго 6 и четвертого 12 регистров. При поступлении 55 единичного импульса на их входы W в них записываетс  информаци .

Число S с выхода четвертого счетчика 8 поступает на вход блока 9 сравнени . На

0

5

0

5

0 5 0

5 0

5

другой вход блока 9 подаетс  число N-1. На выходе блока 9 сравнени  устанавливаетс  уровень логической единицы если число S меньше N-1,

Сигнал с выхода элемента И 1 поступает на вход С блока 16 и на вход второго элемента задержки 20. С выхода второго элемента задержки 20 импульс поступает на вход С блока 7, Длительность задержки во втором элементе 20 выбираетс  таким образом , чтобы к моменту по влени  единичных импульсов на выходах блока 7 на входах второго 6 и четвертого 12 регистров уже установились значени  векторов Vi и V2.

Данные о принадлежности векторов xi, I 0,...,N-1,K одному из двух классов записываютс  в блок 14. На адресный вход блока 14 поступает число i с выхода первого счетчика 2, а на вход данных - числа О или 1 с выхода коммутатора 19. Управление коммутатором 19 осуществл етс  сигналом с выхода S2 блока 16. Запись информации происходит при поступлении единичного импульса на вход W разрешени  записи блока 14. Дл  формировани  сигнала управлени  записью служит цепочка из элемента ИЛИ 19 и второго элемента задержки 20. Длительность задержки второго элемента задержки 20 подбираетс  таким образом, чтобы за это врем  успело установитьс  определенное значение на выходе коммутатора 19.

Устройство автоматически прекращает работу, если число S на выходе четвертого счетчика 8 равно числу N-1 (обработаны все векторы из заданного множества). При этом на выходе 5 блока 9 устанавливаетс  уровень логической единицы - сигнал стоп устройства, а уровень логического нул  с выхода блока 9 закрывает элемент И 1 дл  прохождени  тактовых импульсов.

Claims (3)

1. Формула изобретени  1. Устройство дл  сравнени  и сортировки чисел, содержащее блок пам ти, первый регистр, два счетчика, элемент И, элемент ИЛИ, два элемента задержки, причем тактовый вход устройства соединен с первым входом элемента И, выход которого соединен со счетным входом первого счетчика , выходы разр дов которого соединены с адресными входами блока пам ти, ОТ Л и- ч а ю щ е е с   тем. что, с целью расширени  функциональных возможностей за счет сравнени  и сортировки векторов, в устройство введены коммутатор, блок хранени  векторов, два блока алгебраического суммировани , блок сравнени  векторов, третий и четвертый счетчики, второй, третий и четвертый регистры, блок сравнени  с допуском , блок сравнени , примем выходы разр дов первого счетчика соединены с соответствующими адресными входами блока хранени  векторов, выходы которого соединены с входами первых групп блоков алгебраического суммировани  и блока сравнени  векторов, выход Меньше которого соединен с первым входом элемента ИЛИ, входом разрешени  записи первого регистра и счетным входом второго счетчика , выходы разр дов которого соединены с входами второй группы, блока алгебраического суммировани , входы третьей группы которого соединены с соответствующими входами второй группы блока сравнени  векторов, выходами первого регистра, информационными входами первой группы блока сравнени  с допуском и информационными входами второго регистра, выходы которого соединены с информационными входами второй группы, блока сравнени  с допусками, тактовый вход которого через первый элемент задержки соединен с выходом элемента И и тактовым входом блока сравнени  векторов, а первый выход - со сметным входом второго счетчика, выходы разр дов которого подключены к входам первой группы блока сравнени , входы второй группы которого  вл ютс  входами константы устройства, выход Меньше  вл етс  выходом останова устройства, а выход Больше подключен к второму входу элемента И, выход Больше, равно блока сравнени  векторов соединен с вторым входом элемента ИЛИ, входом разрешени  записи третьего регистра, счетным входом четвертого счетчика и управл ющим входом коммутатора, информационные входы первой и второй групп которого соединены с входами соответственно логического нул  и логической единицы устройства, а выходы подключены к информационным входам блока пам ти, вход управлени  записью которого через второй элемент задержки соединен с выходом элемента ИЛИ, выходы разр дов четвертого счетчика соединены с входами второй группы второго блока алгебраического суммировани , входы третьей группы которого соединены с соответствующими входами третьей группы блока сравнени , векторов, выходами третьего регистра, информационными входами четвертого регистра и входами третьей группы блока сравнени  с допусками, входы четвертой группы которого соединены с выходами четвертого регистра, вход управлени  записью которого соединен с входом управлени  записью третьего регистра, вторым выходом блока сравнени  с допусками и входом сброса третьего счетчика, выходы первого и второго блоков алгебраического

   суммировани  соединены с информационными входами соответственно первого и третьего регистров, входы начальной установки всех счетчиков и регистров соединены с входом начальной установки устройства,
2. 2, Устройство по п.1, о т л и ч а ю щ е е- с   тем, что блок сравнени  векторов содержит два элемента возведени  разности в квадрат, схему сравнени  и два элемента И, причем входы первой группы блока соединены с входами уменьшаемых элементов возведени  разности в квадрат, входы вычитаемых которых соединены соответственно с входами второй и третьей групп блока, а выходы соединены соответственно с входами первой и второй групп схемы сравнени , выходы которой соединены с первыми входами соответственно первого и второго элементов И, выходы которых  вл ютс  выходами Меньше и Больше, равно блока , тактовый вход которого соединен с вторыми входами элементов И.
3. 3. Устройство поп.1,отличающее . с   тем, что блок сравнени  с допусками

   содержит два элемента возведени  разности в квадрат, две схемы сравнени  и три элемента И, причем входы первой и четвертой групп блока  вл ютс  входами умен ьша- емых первого и второго элементов возведени  разности в квадрат, входы вычитаемых которых  вл ютс  входами соответственно второй и третьей групп, а выходы соединены с входами первых групп первой и второй схем сравнени , входы вторых групп которых  вл ютс  входами допуска

   устройства, а выходы соединены с входами первого элемента И, пр мой и инверсный выходы которого соединены с первыми входами соответственно второго и третьего элементов И, выходы которых  вл ютс  первым и вторым выходами блока, тактовый вход которого подключен к вторым входам второго и третьего элементов И.

   А2

   A3

   -зУ-

   27

   А4:

   #

   О

   Фае. 2

   J/

   30

   Ф$

   29

   ..J