RU1808147C - Способ изготовлени монолитных интегральных схем - Google Patents

Способ изготовлени монолитных интегральных схем

Info

Publication number
RU1808147C
RU1808147C SU4863227A RU1808147C RU 1808147 C RU1808147 C RU 1808147C SU 4863227 A SU4863227 A SU 4863227A RU 1808147 C RU1808147 C RU 1808147C
Authority
RU
Russia
Prior art keywords
region
transistor
collector
effect transistor
field effect
Prior art date
Application number
Other languages
English (en)
Inventor
Роман Николаевич Виноградов
Светалана Ивановна Зеленова
Станислав Алексеевич Жуков
Original Assignee
Роман Николаевич Виноградов
Светалана Ивановна Зеленова
Станислав Алексеевич Жуков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Роман Николаевич Виноградов, Светалана Ивановна Зеленова, Станислав Алексеевич Жуков filed Critical Роман Николаевич Виноградов
Priority to SU4863227 priority Critical patent/RU1808147C/ru
Application granted granted Critical
Publication of RU1808147C publication Critical patent/RU1808147C/ru

Links

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Использование: микроэлектроника, технологи  изготовлени  монолитных интегральных схем с изол цией р-п-переходом, включающих дополн ющие n-p-п и р-п-р-би- пол рные транзисторы и полевой транзистор с управл ющим р-п-пёреходом. Сущность изобретени : после формировани  высокоомной области коллектора п-р-п транзистора формируют область канала полевого транзистора и высокоомную область коллектора p-n-p-транзистора в едином технологическом цикле путем диффузии примеси р-типа в эпитаксиальную пленку, а затвор полевого Транзистора формируют одновременно с базовой областью р-п-р-транзисто- ра.9 ил. (Л

Description

Изобретение относитс  к полупроводниковой технике, в частности, к производству монолитных интегральных схем, содержащих дополн ющие бипол рные п-р- р- и p-n-p-транзисторы и полевой транзистор с управл ющим р-n- переходом.
Цель изобретени  - улучшение электрических параметров интегральных схем, повышение их воспроизводимости и снижение трудоемкости изготовлени .
На фиг.1 показано поперечное сечение монолитной интегральной схемы, содержащей дополн ющие n-p-п и р-п-р-бипол р- ные транзисторы и р-канальный полевой транзистор с управл ющим р-п-переходом; на фиг,2 -9 - последовательность процесса
изготовлени  монолитной интегральной схемы согласно изобретению.
Пример. Дл  создани  монолитной интегральной схемы, содержащей n-p-п и p-n-р вертикальные транзисторы и р-канальный полевой транзистор с управл ющим р-п переходом, согласно насто щему изобретению , сильнолегированна  р+ область (1) коллектора p-n-р транзистора создаетс  диффузией или ионным легированием бора в погруженный слой (2) n-типа, созданный в подложке (3) полупроводникового р-типа (фиг.1). Разделительные р+ области (4) и (5) дл  изол ции n-p-п-транзистора и полевого транзистора создаютс  одновременно с областью (1) диффузией бора в подложку (3).
00
о
00
-«а
4 sj
Сд
Сильнолегированна  п (6) коллектора n-p- п- транзистора создаетс  ионным легированием примеси n-типа в подложку (3) р-типа. Коллекторна  область p-n-р транзистора изолирована от подложки р-п-переходом, образованным n-областью погруженного сло  (2) и эпитаксиальным слоем (7). п-р-п- транзистор и полевой транзистор изолированы от подложки и других элементов схемы р-.п- переходами, образованными п-обла- стью эпитаксиального сло  (7) и разделительными р-област ми (4), (5), (8), (9). Высокоомна  область (10) коллектора р-п-р транзистора,р-область канала (11)полевого транзистора и разделительные области (8) и (9) создаютс  ионным легированием с последующей диффузией примеси р-типа в эпитаксиальную пленку (7) n-типа, причем в области коллектора p-n-p-транзистора происходит смыкание фронта этой диффузии с сильнолегированной областью (1).
Монолитна  интегральна  схема, содержаща  бипол рные дополн ющие транзисторы и р-канальный полевой транзистор, может бы-ть получена в результате выполнени  следующих процессов, которые провод тс  в соответствии с насто щим изобретением. Исходной подложкой (3)  вл етс  кремний р-типа с удельным сопротивлением 10 Ом см. Область (2) п-типа получаетс  за счет селективного ионного легировани  фосфором (доза мкК/см ) энерги  100 кэВ) и последующей диффузии при температуре 1200°С в течение 16 ч в смеси аргона и кислорода на глубину 12-20 мкм..
Область п+- типа (6) получаетс  за счет ионного легировани  мышь ком (доза 200 мкК/см , энерги  10 кэВ) и диффузии при температуре 1200°С в течение 3 часов в сухом кислороде. Поверхностное сопротивление 30-40 Ом,/°О.
Области р+-типа (1). (4) и (5) получаютс  загонкой бора при температуре 1000°С в течение 30 мин и последующей разгонкой при температуре 1200°С в течение 1.5 часов. Поверхностное сопротивление сло  30-40 Ом/О. .
Слой п-типа (7) получаетс  эпитаксиальным осаждением кремни , легированного фосфором, на подложку (3) с диффузионными сло ми (1,2,3,4.5,6). Удельное сопротивление сло  (7) 0.7-1,0 Ом -см, толщина 6-8 мкм.
В эпитаксиальном слое (7)над област ми . (1), (4) и. (5) создаютс  области р-типа (8), (9) и (10). а также область (11) ионным легированием бором с дозой 0.5-1.0 мкК /см и энергией 100 кэВ. Затем проводитс  отжиг
при температуре 1200°С в течение 2 часов в сухом кислороде. В процессе отжига происходит встречна  диффузи  бора из погруженных р+ областей (1), (4), (5) и из
поверхностных областей (8), (9) и (10), привод ща  к их смыканию. При этом образуетс  р+р-коллекторна  область p-n-р транзистора и изолирующие области п-р-п-транзисто- ра и полевого транзистора. Концентраци .
0 примеси на поверхности областей (8), (9) и (10) и (11) составл ет 1016ат -см 3. Образующа с  при отжиге область (11) представл ет собой р-канал полевого транзистора. В области (12) и (13) проводитс  локаль5 на  диффузи  примеси n-типа дл  формировани  соответственно базовой области p-n-p-транзистора и области затвора полевого транзистора посредством ионного легировани  мышь ком с дбзой 20 мкК/см2 и
0 энергией 120 кэВ и последующего отжига при температуре 1150°С в течение 2 часов в сухом кислороде. При этом глубина перехода составл ет 0,9 мкм и поверхностна  кон1Яs
центраци  равна 6 10 см .
5В эпитаксиальный слбй (7) над погруженным слоем п+типа (6) проводитс  локальна  диффузи  примеси р-типа дл  формировани  базовой области п-р-п-тран- зистора посредством диффузии бора из нит0 рид а бора при Т 925°С и последующего отжига при Т 1050°С в течение 50 минут. При этом глубина перехода коллектор-база составл ет 0,9 мкм и поверхностна  концентраци  9 -1018см 3.
5 Диффузией бора из нитрида бора При температуре 925°С формируютс  сильнолегированные области р типа:
(15) - дл  образовани  эмиттера р-п-р- транзисторз;
0 (16)-дл  подлегировани  коллекторого контакта p-n-р транзистора;
(17) -дл  подлегировани  контактов п- р-п транзисторов;
(18), (18с) - дл  подлегировани  обла- 5 стей истока-стока полевого транзистора.
Осаждаетс  слой пиролитического окисла толщиной 0,3 мкм дл  защиты областей (15,16,17,18). Диффузией фосфора при температуре 950°С формируютс  сильноле- 0 тированные области п+-типа дл  образовани  области (19) эмиттера и области (20) коллекторного контакта п-р-п-транзистора. области(21) базового контакта p-n-р транзистора и области (22) контакта к затвору по- 5 левого транзистора. Полученные p-n-p-транзисторы имеют коэффициент усилени  30-60 при напр жении пробо  перехода коллектор-база 30-60 В. п-р-п- транзисторы имеют коэффициент усилени 
30-100 при напр жении пробо  перехода коллектора 30-50 В. Граничные частоты р- n-р и n-p-п-транзисторов соответственно равны 2 и 1,5 ГГц. Полевые транзисторы с р-каналом имеют напр жение отсечки 2-5 В при напр жении пробо  перехода затвор-исток 30-90 В.

Claims (1)

  1. Формула изобретени  Способ изготовлени  монолитных ин- тегральных схем с изол цией р-п-перехо- дом, содержащих дополн ющие бипол рные высокочастотные n-p-п- и р-п-р- транзисторы и полевой транзистор с управл ющим p-n-переходом, включающий фор- мирование на кремниевой подложке р-типа низкоомной области коллектора п-р-п-тран- зистора, области коллектора р-п-р-транзи- стора, высокоомной области коллектора n-p-n-транзистора путем осаждени  эпитак-
    спальной пленки n-типа, области базы р-п- р-транзистора, области базы п-р-п-транзи- стора. области эмиттера р-п-р-транзистора, области эмиттера и подлегирование контактной области коллектора п-р-п-транзистора, области канала и области затвора полевого транзистора, контактных областей, отличающийс  тем, что, с целью улучшени  электрических параметров интегральных схем, повышени  их воспроизводимости и снижени  трудоемкости изготовлени , после формировани  высокоомной области коллектора, n-p-n-транзистора формируют высокоомную область коллектора р-п-р- транзистора одновременно с областью канала полевого транзистора путем диффузии примеси р-типа с поверхности эпитаксиаль- ной пленки, затем формируют область базы р-п-р-транзистора одновременно с областью затвора полевого транзистора.
    Фиг.
SU4863227 1990-08-30 1990-08-30 Способ изготовлени монолитных интегральных схем RU1808147C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4863227 RU1808147C (ru) 1990-08-30 1990-08-30 Способ изготовлени монолитных интегральных схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4863227 RU1808147C (ru) 1990-08-30 1990-08-30 Способ изготовлени монолитных интегральных схем

Publications (1)

Publication Number Publication Date
RU1808147C true RU1808147C (ru) 1993-04-07

Family

ID=21534377

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4863227 RU1808147C (ru) 1990-08-30 1990-08-30 Способ изготовлени монолитных интегральных схем

Country Status (1)

Country Link
RU (1) RU1808147C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Степаненко И.П. Основы микроэлектроники. - М.: Советское радио, 1980. с.224, 2. Патент US № 4553318, кл. Н 01 L 21/225,1985. 3. Excalibur technology // Electronic Enginering, oct. 1990, № 22, p.42. *

Similar Documents

Publication Publication Date Title
US5066602A (en) Method of making semiconductor ic including polar transistors
CA1048656A (en) Fabricating high performance integrated bipolar and complementary field effect transistors
US4484388A (en) Method for manufacturing semiconductor Bi-CMOS device
KR100200059B1 (ko) 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법
US4160991A (en) High performance bipolar device and method for making same
US5262345A (en) Complimentary bipolar/CMOS fabrication method
US4583106A (en) Fabrication methods for high performance lateral bipolar transistors
US4236294A (en) High performance bipolar device and method for making same
US4311532A (en) Method of making junction isolated bipolar device in unisolated IGFET IC
US4016596A (en) High performance integrated bipolar and complementary field effect transistors
JPH0366133A (ja) ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するBiCMOS集積回路
US5677209A (en) Method for fabricating a vertical bipolar transistor
KR900005123B1 (ko) 바이폴라 트랜지스터의 제조방법
KR910006672B1 (ko) 반도체 집적회로 장치 및 그의 제조 방법
KR0166052B1 (ko) 고전압 병합 바이폴라/cmos 및 그 제조 방법
JPH05275439A (ja) 外部ベース抵抗および雑音の低いバイポーラ・トランジスタ
KR940008566B1 (ko) 반도체장치의 제조방법
US4180827A (en) NPN/PNP Fabrication process with improved alignment
US5302848A (en) Integrated circuit with complementary junction-isolated bipolar transistors
RU1808147C (ru) Способ изготовлени монолитных интегральных схем
US4058825A (en) Complementary transistor structure having two epitaxial layers and method of manufacturing same
KR930010119B1 (ko) 상보형 쌍극 트랜지스터
EP0792514B1 (en) Method of making an integrated circuit with complementary isolated bipolar transitors
JPS6140140B2 (ru)
KR940007454B1 (ko) 반도체장치의 제조방법