RU1801223C - Устройство дл дистанционного программного управлени сигнализацией и электропроводными механизмами - Google Patents

Abstract

Изобретение относитс  к системам автоматики и может примен тьс  в схемах автоматического управлени  машинами, механизмами, поточно-транспортными системами и т.д. Изобретение позволит упростить конструкцию устройства и процесс программировани . Дл  этого в устройство, содержащее входной и выходной блоки, блок оперативной пам ти, блок синхронизации , программный блок и генератор импульсов , введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с соответствующими св з ми, а в блок синхронизации введен элемент И, входы которого подключены к генератору импульсов и к инверсному выходу одного из счетных триггеров, а выход синхронизирует процесс записи в  чейки пам ти блока оперативной пам ти и выходного блока, что позвол ет на одном такте производить две операции по записи переменных в управл емый триггер и в перечисленные выше блоки. Введение элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с новыми св з ми позвол ет уменьшить количество логических элементов, участвующих в процессе коммутации и вычислении функций алгебры Бул , и сократить число командных шин, что упрощает конструкцию устройства и процесс программировани , а включение элемента И с новыми св з ми в блок синхронизации позвол ет сократить число тактов дл  выполнени  отдельных операций в процессе реализации программы. 7 ил. со с

Description

Изобретение относитс  к устройствам управлени  и может примен тьс  в системах автоматизации технологическим оборудованием .

Цель изобретени  - упрощение конструкции устройства путем сокращени  числа логических элементов и количества командных шин, а также повышение быстродействи  за счет обеспечени  последовательного выполнени  двух операций на одном такте.

Предлагаемое устройство по сн етс  чертежами (фиг. 1-7).

Устройство (фиг.1) состоит из входного блока 1, входы которого подключены к адресным шинам и первичным датчикам (на чертеже не показаны, представлены значени ми сигналов Xi...Xn, а выход св зан с блоком 2 коммутации (далее обозначенным БК), содержащим дешифратор 3, св занный входами с командными шинами С-|...Сз, а выходами соответственно с входами перво00

о

ю ю IGJ

со

го и второго элементов И 4 и 5, выходы которых через элемент ИЛИ 6 подключены к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, второй вход которого св зан с командной шиной, а выход через третий элемент И 8 св зан с управл ющим входом триггера 9, информационный вход которого соединен с соответствующей командной шиной, а выход подключен к выходному блоку 10 и блоку 11 оперативной пам ти, св занных с выходом блока 12 синхронизации, содержащего первый счетный триггер 13, подключенный пр мым выходом к элементу И 14, а инверсным выходом к первым входам элементов И 15 и И-НЕ 16, второй вход последнего подключен к выходу элемента И 17, входы которого св заны с пр мым выходом второго счетного триггера 18 и с выходом инвертора 19, вход которого  вл етс  входом блока синхронизации и св зан с генератором импульсов 20. Управл ет работой всего устройства программный блок 21, св занный со всеми блоками устройства.

Необходимо учесть, что выход вновь введенного элемента И 15 в блоке синхронизации 12 соединен с блоками выходным 10 и оперативной пам ти 11 и обеспечивает запись информации в  чейки пам ти этих блоков во второй четверти такта, выход элемента 17 обеспечивает запись информации в триггер 9 в третьей четверти такта, что следует из приведенных диаграмм работы блока синхронизации 12 (фиг.6). Это позвол ет на одном такте вначале (во второй четверти такта) записывать информацию из триггера 9. в блоки 10 и 11, а затем записывать новую информацию в триггер 9 (в третьей четверти такта). В остальном работа блока синхронизации аналогична его работе в прототипе. Генератор импульсов 20 формирует непрерывную последовательность пр моугольных импульсов, которые поступают на вход блока 12 синхронизации. С пр мого выхода триггера 13 импульсы поступают на вход элемента И 14, который по их совпадению с импульсами генератора 20 импульсов выдает тактовые импульсы, поступающие на вход программного блока 21, который на основе этих тактовых импульсов формирует команды управлени . Причем в результате возможного сбо  синхроимпульса относительно тактового импульса элемент И-НЕ 16 сформирует импульс сброса, который обнулит счетный триггер 18 и положение синхроимпульса восстановитс  (см. диаграмму на фиг.7). Все счетные триггеры срабатывают по заднему фронту импульсов.

Стрелками, направленными к элементам и блокам, помечены входы всех элементов и блоков.

Ci.,,C5 - командные сигналы, управл ющие работой БК2.

Ce...Cj - адресные командные сигналы, определ ющие необходимую  чейку пам ти в блоках 10, 11 или нужный вход в блоке 1, Входной блок 1 известной конструкции дан на фиг.2. Он состоит из элементов согласовани  22, на входы которых поступают двоичные сигналы от дискретных датчиков,

а с выхода снимаютс  унифицированные сигналы, соответствующие логическим сигналам О и 1, элементов считывани  23, в качестве которых можно использовать двух- входовые элементы И, элемента ИЛИ 24,

5 управл емого элементами считывани  24, и дешифратор 25, управл ющего элементами 24 по адресным командам из программного блока 21.

Выходной блок 10 (фиг.З) состоит из эле0 ментов И 26, стандартных  чеек пам ти (триггеров) 27, куда заноситс  информаци  из БК 2 и соответствующих усилителей 28, передающих логические сигналы из  чеек пам ти на электроприводные механизмы

5 Или световую индикацию, по адресным командам из программного блока 21 и БК 2, поступающих на дешифратор 29.

В качестве примера на фиг.4 изображена функциональна  схема программного

0 блока 21 известной конструкции.

Программный блок 21 состоит из стандартных элементов: счетчика импульсов 30, дешифратора 31, распредел ющего импульсы во времени и по направлению, диодной

5 матрицы с горизонтальными и командными шинами, диодов и инверторов (на чертеже не показаны) или, как в примере, стандартных ППЗУ и ПЗУ 32, выполненных, например , на микросхемах серии 155РЕЗ,

0 К573РФ1 и т.д., в которых записана программа работы всего устройства.

Блок оперативной пам ти 11, который состоит из  чеек пам ти, элементов записи и считывани  и в качестве которого могут

5 быть использованы стандартные ОЗУ (оперативные запоминающие устройства) или, как в примере, приведенном на фиг.5, блок оперативной пам ти содержит элементы 33 обращени  к  чейкам пам ти, в качестве

0 которых могут быть использованы элементы И,  чейки пам ти 34, элементы считывани  35, в качестве которых могут быть использованы элементы И, элемент ИЛИ 36, и первый и второй дешифраторы 37. По командам,

5 поступающим из БК 2 и программного блока 21 первый дешифратор 37, через соответствующий элемент 33 заносит в соответствующую  чейку пам ти 34 информацию, поступающую из БК 2, а второй дешифратор 37 по командам из БК 2 и программного

блока 21 считывает информацию через элемент считывани  35 из соответствующей  чейки 34, котора  через элемент ИЛИ 36 поступает на вход БК 2.

В качестве триггера 9 можно использо- вать стандартный двухтактный D-триггер, например, типа К176ТМ2, при этом на тактовый вход С подаетс  сигнал с выхода элемента И 7, а на D-вход - информационный сигнал Cs из программного блока. Перед работой триггер устанавливаетс  в исходное , например единичное, состо ние путем подачи сигнала на установочный вход.

Принцип действи  предлагаемого устройства рассмотрим на примере работы электропривода в зависимости от результата вычислени  логической функции ХтХах х(Хз + Х4), причем значени  XL Xa и Хз поступают от датчиков, а значение Х4 предварительно записано в блок оперативной пам ти 11.

Перед началом работы триггер 9 устанавливаетс  в исходное единичное состо ние , т.е. на его выходе присутствует логическа  единица.

Будем считать, что при сочетании команд Ci, Са, Сз соответственно 100 активизируетс  первый верхний выход дешифратора 3, при 010- второй выход, при 110 - третий выход, а при 001 - четвертый нижний выходдешифратора 3. Оговоримс , что запись значени  Cs происходит в триггер 9, когда на его управл ющем входе находитс  логическа  единица.

На первом такте необходимо подать из программного блока команды Ci 1, Са О, Сз 0, С4 1, С5 0 и путем адресных команд CS...GJ найти значение Xi в блоке 1 и подать его на верхний вход элемента И4. При этом значение Xi под действием команд Ci 1, Са 0, Сз О, СА 1 инвертируетс  и поступит через элементы 4, 6, 7 и 8 в третьей четверти первого такта на управл ющий (тактовый) вход триггера 9. При этом, если X 1, то триггер 9 останетс  в прежнем состо-  нии, а если X 0, то триггер 9 перейдет в нулевое состо ние. На втором такте аналогично под действием тех же команд Ci...Cs значение Ха, при соответствующих информационных командах Ce...Cj поступит на тактовый вход триггера 9 и также при Ха 1 состо ние триггера 9 останетс  в предыдущем состо нии, а если Ха 0, то предыдущее , например, единичное состо ние триггера 9 перейдет в нулевое состо ние, а если триггер 9 был в нулевом состо нии, то он также в этом состо нии и останетс . Переход состо ни  триггера 9 всегда происходит в третьей четверти такта. На третьем такте под действием команд Ci 1, Са 1,

Сз О, С4 1, Cs 0 во второй четверти третьего такта значение выхода триггера 9 запишетс  в блок оперативной пам ти, т.к. активизируетс  треть  шина дешифратора 3.

Запись произойдет в  чейку пам ти с адресом, определ емым значением команд Сб-..Cj.

В третьей четверти третьего такта произойдет под действием команды С4 1 запись нулевого значени  информации Cs в триггер 9. На четвертом такте под действием команд Ci 1, Са 0, Сз О, С4 О, СБ 1 и соответственно значений Ce...Cj входной сигнал Хз в третьей четверти четвертого такта по витс  на управл ющем входе триггера 9 и, если Хз 0, то состо ние триггера 9 не изменитс , а если Хз 1, то триггер 9 перейдет в единичное состо ние.

На п том такте под действием команд d 0, Са 1, Сз P. C4 1, Cs 1 активизируетс  втора  шина дешифратора 3 и значение Х4, определ емое адресом Ce...Cj и значением С4 1 из блока 11, через элементы 5, 6, 7 и 8 в третьей четверти такта по витс  на управл ющем входе триггера 9. Если Х4 0, то произойдет установка триггера 9 в единичное состо ние.

Если Х4 1, то состо ние триггера 9 останетс  прежним.

На шестом такте при значени х командных сигналов Ci 0, Са 1, Сз О, С4 1, Cs 0 значение результата вычислени  функций Xi -Xa ранее записанное в блок оперативной пам ти 11 через элементы 5, 6, 7 и 8 подаетс  на тактовый вход триггера 9 и, если Xi Ха 1, то значение сигнала на выходе триггера 9 не мен етс , т.к. на его тактовом входе имеетс  нулевой сигнал, а если XvXa 0, то триггер 9 переключаетс  в нулевое состо ние.

Поэтому если при Xi-Xa 1 значение функции, вычисленной на предыдущих тактах , т.е. Хз + Х4 1, то значение сигнала на выходе триггера 9 равно 1, если Хз + Х4 О, то на выходе триггера 9 имеетс  нулевой сигнал. На седьмом такте выходное значение триггера 9, т.е. результат вычислени  функции Xi Ха (Хз + X-q) записываетс  в выходной блок по командам Ci 0, Са О, Сз 1. При этом активизируетс  нижний выход дешифратора блока 10 значение логического сигнала с выхода триггера 9.

Ячейка пам ти соответствует адресу, код которого определ етс  адресными командами Сб..-Cj.

Как следует из приведенного примера, если обозначить через Т значение сигнала на выходе элемента 8 и на тактовом входе триггера 9. а через Y значение на выходе

триггера 9, то работа триггера 9 на любом такте, обозначенном через t, можно описать выражением:

Yt C5tTt+7t.Y(t-i),

где Tt - наличие на такте (в третьей его четверти) импульса, разрешающего запись значени  Cs в триггер 9;

Tt - отсутствие импульса разрешени  записи на такте;

Cst - значение сигнала на информационном входе триггера 9 на такте;

Yt - значение сигнала на выходе триггера 9 по окончании такта;

Y(t-i) - значение сигнала на выходе триггера 9 по окончании предыдущего такта относительно такта t, т.е. по окончанию (t-1)-ro такта.

В приведенном примере показано, каким образом с помощью элементов 3-9 по командам Cr...Cs можно находить значени  логического произведени  (X-i -Xa), логической суммы (Хз + X/i) и инверсии (Хз) переменных , наход щиес  в блоках 1 и 11, а при помощи информационных сигналов Ce...Cj можно на разных тактах отыскивать адреса любых переменных во входном блоке 1, в блоке оперативной пам ти 11 и в выходном блоке 10. Таким образом, в предлагаемом устройстве по тактам можно реализовать функционально полный набор булевых функций , что позвол ет вычисл ть последовательно по тактам любую функцию алгебры логики, представленную в последовательно-параллельной форме. Как уже отмечалось выше, возможность на одном такте одновременно сначала (во второй четверти) записать значение результатов промежуточных вычислений в блок оперативной пам ти или выходной блок, а затем в третьей четверти того же такта проводить операцию в триггере 9, позвол ет сократить количество тактов при реализации той или иной функции .

Технико-экономический эффект от применени  предложенного решени  состоит в упрощении разработки и эксплуатации устройства за счетупр.ощени  его конструкции, а также в упрощении процесса программировани  за счет сокращени  числа команд- ных шин. Например, в прототипе 9 командных шин, 40 элементов и блоков, а в предложенном решении соответственно 5 и 21.

Claims (1)

1. Формула изобретени 

   Устройство дл  дистанционного программного управлени  сигнализацией и электроприводными механизмами, содержащее входной и выходной блоки, блок оперативной пам ти, генератор импульсов, программный блок, блок коммутации, содержащий управл емый триггер, три эле- 5 мента И и элемент ИЛИ, трехвходовый дешифратор, соединенный входами с группой входов задани  блока, первый и второй выходы дешифратора соединены соответственно с первыми входами первого и второго

   0 элементов И, вторые входы которых подключены к первому и второму информационным входам блока коммутации, а выходы соединены с входами элемента ИЛИ, а также блок синхронизации, состо щий из пер5 вого и второго счетных триггеров, двух элементов И, элемента И-НЕ, инвертора, причем входы инвертора, первого элемента И и первого счетного триггера соединены с выходом генератора импульсов, а выход ин0 вертора - с входом второго счетного триггера , пр мые выходы первого и второго счетных триггеров соединены с первыми входами соответственно первого и второго элементов И, выход второго элемента И со5 единен с первым входом элемента И-НЕ, второй вход которого подключен к инверсному выходу первого счетного триггера, а выход - к входу сброса второго счетного триггера, выход первого элемента И соеди0 нен с первым выходом блока, при этом первый информационный вход блока коммутации соединен с выходом входного блока, перва  группа информационных входов которого соединена с первой группой

   5 входов устройства, втора  группа информационных входов - с второй группой входов устройства, второй информационный вход- с третьим выходом блока синхронизации, а выход- с первыми информационными вхо0 дами выходного блока и блока оперативной пам ти, вторые информационные входы которых подключены к второму выходу блока синхронизации, первый выход которого подключен к счетному входу программного

   5 блока, перва  группа выходов задани  которого соединена с группами входов задани  входного, выходного блоков и блока оперативной пам ти, втора  группа выходов задани  программного блока подключена к

   0 соответствующим входам задани  блока коммутации, отличающеес  тем, что, с целью упрощени  конструкции устройства , повышени  его быстродействи , в блок коммутации введен элемент ИСКЛЮЧАЮ5 ЩЕЕ ИЛИ, первый и второй входы которого соединены с первым входом задани  блока и с выходом элемента ИЛИ соответственно, а выход - с первым входом третьего элемента И, выход которого соединен с управл ющим входом управл емого триггера,

   информационный вход которого соединен с вторым входом задани  блока, второй вход третьего элемента И соединен с третьим информационным входом блока коммутации , а в блок синхронизации введен третий элемент И, первый и второй входы

   которого подключены соответственно к выходу генератора импульсов и к инверсному выходу второго счетного триггера, а выход - к второму выходу блока синхронизации, выход второго элемента И соединен с третьим выходом блока.

   Фиг. /

   т

   OJ

   CN

   CD

   CO

   III, I

   s § fc fe

   l

   iwtte&M&

   HfrJ PXOVp t/l

   1 J Я9& f

   CSSL08L