RU1791961C - Устройство декодировани модифицированного кода БЧХ - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а точнее - к области передачи информации, и может быть использовано. дл  контрол  оперативных и посто нных ЗУ. Целью изобретени   вл етс  повышение быстродействи  устройства. Устройство содержит генератор синдрома, первый и второй преобразователи кода, первый и второй арифметические умножители, элементы И или ИЛИ, элемент НЕ, сумматор по модулю два, дешифратор. В устройство введен информационный региотр, мультиплексор, счетный триггер, генераторы одиночного и двойного импульсов, второй элемент ИЛИ. Устройство осуществл ет обнаружение тройных, исправлений одиночных и двойных ошибок, причем коррекци  одиночной ошибки производитс  по укороченному пути: через цепочку регистр информации, генератор синдрома, мультиплексор и дешифратор. 2 табл.. 8 ил. (Л

Description

Изобретение относитс  к вычислительной технике, а именно к области передачи информации, и может быть использовано дл  контрол  оперативных и посто нных ЗУ.

Целью изобретени   вл етс  повышение быстродействи  устройства.

На фиг, 1 представлена структурна  схе- ма предлагаемого устройства; на фиг.2 - временные диаграммы, по сн ющие работу устройства; на фиг.3-8 - примеры реализации информационного регистра, генератора синдрома, дешифратора, мультиплексора, генератора одиночного импульса и генератора двойного импульса соответственно.

Устройство содержит информационный регистр 1, генератор 2 синдрома, преобразователи 3 и 4 кода, арифметические умножители 5 и 6, элемент НЕ 7, сумматор 8 по

модулю два, мультиплексор 9, дешифратор 10, элемент И-11 и ИЛИ 12, генератор 13 одиночного импулы генератор 14 двойного импульса/счетный триггер 15 и второй элемент ИЛИ 16. Входы 17  вл ютс  входами, а выходы;18, 19,- выходами устройства .

На фиг.2 показаны.сигналы на выходах 19-28 в двух режимах работы устройства: при возникновении двойной ошибки и при возникновении одиночной ошибки (точечные линии). Линии со стрелкой показывают, следствием какого сигнала  вл етс  ло мле- ние указанного. Низкие уровни сигналом соответствуют значению логического О, а высокие -логической 1. Заштрихованное поле соответствует сигналу (коду), имеющему неустановившеес  состо ние.

О

чэ

О

Обнаружение тройных, исправление одиночных и двойных ошибок в устройстве производитс  на основе следующих математических предпосылок путем решени  квадратного уравнени :

S3/Si3 1 B/Si4-(B/Si)2

,(П)Т

где г- разр дный синдром; S.i а / хНц

..: - : Ifrf)T

г - разр дный синдром 5з а хНз; + - знак поразр дной суммы по модулю два; В - корень уравнени , представл ющий собой r-разр дный код первой z или второй z2 ошибки; а - код контролируемой информации длины п;значени  п и г св заны соотношением п 2Г; Т - знак транспонировани  матрицы; х - знак матричного произведени  ; Hi и Нз - матрицы размером гхп, Причем zi - Si t r2. элементы (коды столбцов) матрицы Нз  вл ютс  кубами элементов матрицы Hi. a Hi и Нз  вл ютс  подматрицами в матрице Н контрол  четности модифицированного кода БЧХ;

Н

Н

Нз 111

где I 111 I - единична  строка длины п.

При возникновении одиночной ошибки в коде a n S3/Si3, а разр д контрол  на четность Sp avV x II11I. Откуда указанное квадратное уравнение имеет единственное решение zi1 81. При возникновении двойной ошибки 5з & Si3 и Зз/Si3 & 1, a . В этом случае уравнение решаетс  относительно неизвестного В/3 с помощью так называемой таблицы соответстви , где каждому значению Sa/Si3- - 1 приписано единственное значение В /Si. После вычислени  по полученным Si и Зз значени  5з/3г 1 путем перемножени  Si на значение B/Si, которое определ етс  по таблице соответстви  на основе полученного значени  Зз/Зг 1, вычисл етс  неизвестное В z , а затем - z2 ST+ z1. При Зз/З13 1 и Sp 1 - имеет место неисправима  тройна  ошибка в коде а . В случае Sp 0 и нулевых значений Si и Зз в коде а ошибки отсутствуют.

Устройство работает следующим образом .

С входом 17 n-разр дный код а в параллельной форме поступает через первые входы на запись в регистр 1. В момент времени ti на выходах 22 формируетс  записанный код а , который поступает на оходы

генератора синдрома 2,

М

При возникновении в коде av двойной ошибки в момент времени t2 на выходах

21, 23 и 24 вырабатываютс  нуле.вой сигнал Sp 0 отсутстви  нечетной ошибки, г - разр дные ненулевые синдромы Зз и Si соответственно . В этом случае, как отмечалось , Зз Si3 и Зз/Si3 Ф 1.

0Сигнал Sp « 0 с выхода 21 поступает на вход элемента И 11, на входы генераторов 13 и 14 и на второй управл ющий вход муль- типлексора.9. При этом элемент И 11 выдаеп на выход 18 устройства нулевой сигнал от5 сутстви  неисправимой ошибки, блокируетс  генераци  одиночного импульса и разрешаетс  .работа генератора 14, Синдром Si 5й 0 с выходов 24 поступает на входы преобразовател  3. арифметического умно0 жител  6, сумматора 8 по модулю два и . элемента ИЛИ 12. Синдром Зз.0 с выходов 23 поступает на другие схемы ИЛИ 12 и на входы арифметического умножител  5, По ненулевым значени м Зз и Зз в мо5 мент времени t3 элемент ИЛИ 12 вырабатывает единичный сигнал наличи  ошибки, который поступает на выход 19 устройства и на другой вход генератора 14. Преобразователь 3 по значению Si вырабатывает на

0 своих выходах r-разр дный код значени  1/Si3, .который поступает на другие входы арифметического умножител  5. По значению 1 /Si3 и Зз арифметический умножитель 5 на своих выходах вырабатывает г-разр  д5 ный код значени  Ss/Si3, причем младший разр д кода Зз/Si3 поступает на вход элемента НЕ 7, а остальные, старшие г-1 разр ды , - на входы преобразовател  4. После инвертировани  младшего разр да кода на

0 входах преобразовател  4 формируетс  г- разр дный код значени  Зз/Зг-ь 1. В соответствии с решением вышеприведенного уравнени , на основе таблицы соответстви  преобразователь 4 на своих вторых выходах

5 генерирует r-разр дный код значени  B/Si. При этом на первом выходе преобразовател  4 значение сигнала может быть произвольным , поскольку он поступает на другой вход элемента И 11, который заблокирован

0 сигналом Sp 0, поступающим с выхода 21. По значению кода B/Si, поступающего на входы арифметического умножител  б, и Si с выхода 24, поступающего на другие входы, арифметического умножител  6, в 5 момент времени ts н;з выходах 25 арифметического умножител  6 вырабатываетс  г- разр дный код z - SiB/Si первой ошибки, который поступает на вторые входы мультиплексора 9. Сумматор 8 по мод.2 в момент

числу n 16 2Г разр дов кода БЧХ) и четырех клапанах НЕ (по числу ) дл  обеспечени  парафазных сигналов на входах элементов И, Дл  упрощени  на фиг.5 показаны только цепи дл  клапанов И 10.1. 10.3, 10.4 и 10.16, реагирующих на коды (0000),

(0010), (0011), (1111) соответственно. В устройстве , например, выход клапана И 10.4. в соответствии с кодами столбцов матрицы Hi (см. матрицу Н(1)), реагирующий на код

(0011) в 8-й позиции слева в матрице Н(1). должен быть подключен к входам IK (см. фиг.З) дл  8-го разр да информационного регистра 1, а выход клапана И 10.3 дл  кода (0010)- к входам (К дл  4-го разр да регистра 1,

Преобразователь 3 кода предназначен дл  выработки значени  1/S по синдрому Si, поступающему на его входы. Преобразователи кодов обычно реализуютс  на ПЗУ. Учитыва , что St  вл етс  r-разр дным кодом , дл  реализации преобразовател  3 требуетс  использование ПЗУ с организацией 2Г r-разр дных слоев (2гхг-). В случае кода БЧХ с матрицей Н(1) можно использовать ПЗУ с организацией (32x8).

Дл  матрицы Н(1) составлена табл.1 преобразовани  Si в 1/Si3, в соответствии с которой программируетс  ПЗУ.

Преобразователь 4 кода, как и блок 3. реализуетс  на ПЗУ, но с организацией А кода, как и блок 3, реализуетс  на ПЗУ, но с организацией (2гх(г+1)), и предназначен дл  формировани  на первом выходе единичного сигнала в случае Зз/Si3 1 и выработки на вторых выходах r-разр дного значени  B/Si в соответствии с решением приведенного выше уравнени  с помощью таблицы соответстви . По сравнению с преобразователем 3 разр дность преобразовател  4 увеличиваетс  на единицу с целью обеспечени  функций первого выхода. Дл  случа  реализации матрицы Н(1) составлена табл.2 соответстви  кодов Sa/Si3- - 1 и E5/St.

Табл,2 составл етс  и реализуетс  по тем же принципам, что и табл.1, причем в нее вколючаютс  только те же значени , которые соответствуют одному из корней В в ранее приведенном квадратном уравнении . Второй корень вычисл етс  с помощью сумматора 8.

Арифметические умножители 5 и б предназначены дл  вычислени  результатов умножени  в поле G F (2Г) значений 5з на 1/Si3 и B/Si на S соответстсенно. Существует множество вариантов исполнени  этих схем. Наиболее проста  реализована на сдвиговых регистрах с обратной св зью и работает из основе арифметического умножени  двух элементов пол  с вычислением остатка от делени  на л(«).

Например, если jt(cЈf а4 + а + 1, то при 5з «2 (0010) и 1/5Г а2 + ft3 (0011)

результат произведени  Зз/Si равн етс  КОДУ 1 +02 (1010). так как с (с + с) - а + а5 1 + о2 (mod л (а)).

Мультиплексор 9 - зто r-разр дное устройство , .обеспечивающее посредством переключени  входных цепей выбор нужного канала, на перввый из которых поступает r-разр дный синдром St (...) с третьих выходов генератора 2 синдрома, на второй r-разр дный код z1 (...) с

выходов умножител  6, а на третий - Z2(...) с выходов сумматора 8.

Мультиплексор может быть собран на логических элементах, реализующих функцию ЗИ-ИЛИ. Электрическа  схема

мультиплексора 9 на элементах ЗИ-ИЛИ представлена на фиг.б. Дл  упрощени  показаны только цепи первого 1 и последнего frj разр дов; управл ющий вход, который подключаетс  к триггеру 15, представлен

парафазным (пр мой W и инверсный W входы ). В схеме используетс  инвертор НЕ, вход которого подключаетс  к другому управл ющему входу мультиплексора 9, к выходу 21 генератора 2 (Sp). При единичном

значении сигнала Sp (случай возникновени  одиночной ошибки), независимо от значени  W, инвертор НЕ обеспечивает блокировку второго и третьего каналов и на выходы мультиплексоров поступает информаци  с первого канала, т.е. ... при Sp 0 (случай возникновени  двойной ошибки ) блокируетс  первый канал и разрешаетс  работа через остальные каналы, причем при и на выходы поступает информаци  со второго канала, т.е. (...). a при и - информаци , с третьего канала.

Генератор 13 одиночного импульса предназначен дл  выработки импульса, с

помощью которого информаци  с регистре 1 корректируетс  в случае возникновени  одичной ошибки при . .Генератор одиночного импульса широко примен етс  в ВТ и  вл етс  одним из простейших узлов.

На фиг.7 представлена электрическа  схема генератора 13, построенного на одной логическом элементе И с применением входной резисторно-конденсаторой RC-це- почки и линии задержки 29. Лини  эадержки 29 также строитс  на RC-цепочке по схеме, показанной на фиг,7 внутри блока 29, С помощью входной RC-цепочки обеспечиваетс  формирование импульса, а лини  задержки 29 обеспечиваетс  выдачу импульса на выход 20 в нужный момент времени (и). Длительность импульса и задержки определ етс  величиной произведени  RC, т.е. временем зар да конденсатора через RC-цепочку (на фиг.7 показана стрелкой) при поступлении на вход 21 положительного импульса Sp-И. При зар дка конденсаторов не осуществл етс  и на выходе 20 импульс не вырабатываетс .

Генератор 14 двойного импульса предназначен дл  выработки импульсов, с помощью которых информаци  в регистре 1 корректируетс  в случае возникновени  двойной ошибки при и наличи  единичного сигнала на выходе 19 при & 0.

Блок 14 работает и реализуетс  по тем же принципам, что и генератор 13.

Электрическа  схема генератора 14 представлена на фиг.8. При возникновении на входе 21 сигнала разрешаетс  работа клапана И с помощью единичного сигнала , сформированного инвертором НЕ на одном из входов клапана И, на другой вход которого поступает импульс, сформировавшийс  RC-цепочкой, С выхода клапана И Сигнал поступает на вход линии задержки 30 и на один из входов клапана ИЛИ. Лини  задержки 30 обеспечивает временной сдвиг Сформированного импульса на величину разности ta-t (см. фиг.2). В результате на выходе клапана ИЛИ генерируютс  два импульса , сдвинутые относительно друг друга на величину te-tr. Лини  задержки 31 обеспечивает задержку этих импульсов на величину t и в момент времени т на выходе 28 генерируетс  первый импульс, а в момент времени t8 - второй импульс,

При возникновении на входе21 сигнала инвертором НЕ запрещаетс  работа клапана И и вместе с ним работа всей схемы ..

Рассмотрим работу устройства на конкретных примерах.

Предположим, что в коде afn .после записи нулевой информации произошла двойна  ошибка по четвертому (a/i) и восьмому (аз) разр дам и (10Цоо0100010000000). В случае использовани  матрицы Н(1) в результате выполнени  произведени  хН на выходе генератора 2 будут сформированы (n) xHi «(0010)ТФ (0011)т (0001)т, Зз а(п) хНз (0011)т@ (0001)т - (0010)т,.

) х1111 i 0. Преобразователь 3 в соответствии с табл,1 по коду Si (0001) на своих выходах выработает код 1/Si (00111 а блок 5 по полученным значени м 1 /Зч и 5з - код Зз/Si3 (001 1)-(0010) (1010)

(см. приведенный выше пример выполнени  произведени  двух кодов). С помощью элемента НЕ 7 на входы преобразовател  4 поступит значение Зз/51з © 1

-(1010) Ф (1000) , (0010). Преобразователь кода 4 в соответствии с табл.2 по коду Зз/Si3© 1 -(0010) выработает на своих вторых входах код B/Si ° (0001). Умножитель 6 по полученным значени м Si и В /Si выра0 ботает код z1 SiB/Si (0001) х х(0001) (0011), который соответствует коду 8-го столбца (as) в матрице Hi, Сумматоре по модулю 2 по значени м Si иг выработает код z2 z1® Si (0001) ф (0011) (0010), который

5 соответствует коду 4-го столбца () в матрице Hi. По единичному (или нулевому) сигналу W с выхода блока 15 и мультиплексор 9 (см. фиг.6) в соответствии с временной диаграммой фиг.2 пропустит на

0 входы дешифратора 10 значение z1 (или z2 при , а затем - г2 (или z1 при ).

В результате клапан И (см. фиг.5) дешифратора 10, который реагирует на код z1 (0011) (или z2 (0010)), выработает единич5 ный сигнал, обеспечивающий-коррекцию разр да as(или а в случае поступлени  z2 на входы дешифратора 10) в коде а(16), а разр д аз (или ав) корректируетс  с помощью клапана И, реагирующего на код z2

0 (0010)(илиг1(0011)).

Выдача синхронизирующих сигналов дл  коррекции информации в информаци- онном регистре 1 и генераци  сигналов ошибок осуществл ютс  посредством гене5 ратора двойного импульса 14, элементов И 11, ИЛИ 12. .

При возникновении одиночной ошибки , например, в 11-м разр де an, когда а( (0000000000100000), в соответствии с

0 произведением а 16 хН генератора синдрома 2 на основе матрицы Н(1) выработает Si (0101)и , no которым мультиплексор 9 пропустит на вход дешифратора 10 значение Si (см. фиг,6). Дешифратор 10 по вход5 ному коду Si (O i01) выработает на соответствующем входе единичный сигнал и с помощью генератора 13 будет скорректирован 11-й разр д в информационном регистре 1.

0В случае оозникновени  тройной ошибки, например, в разр дах ai/з, ais и ai6, по вышепривиленным соображени м Si . (1101) 1/Si3 (1101), 1/Si3 (0101) в соответствии с табл,1 5з (1001) и на пер5 вом выходе преобразовател  кода 4 с учетом Ss/Si3 т 1 сфрмируетс  единичный сигнал, который вместо с обеспечит выдачу сигнала о неисправимой ошибке с выхода элемента И 11. При этом разр д а& в соответствии с 5э1 (1101) в информационвремени te вырабатывает на выходах 26 г- разр дный код z Si i z . который поступает на третьи входы мультиплексора 9.

При нулевом состо нии счетного триггера 15 (как показано на фиг.2, см, сигнал 27 в период времени ti - t) логический О поступает на второй управл ющий вход мультиплексора 9, который с учетом сигнала Sp 0, поступающего на его первый управл ющий вход, пропускает на выходы значе- ние z . При единичном состо нии сигнала с выхода 27 на выходы мультиплексора 9 выдаетс  значение г . Дешифратор 10 по значению z1 (или z2 при единичном состо нии сигнала 27) генерирует на своих выходах в соответствии с кодом z1 (или z2} п-разр дный код с единичным значением в позиции первой ошибки, который поступает на вторые входы регистра 1.

После установлени  соответствующего кода на выходах дешифратора 10 генератора 14 по сигналу Sp 0 и единичному сигналу ошибки с выхода 19 в момент времени t и ts вырабатывает на выходе 2.8 два импульса , которые поступают на входы счетного триггера 15 и элемента ИЛИ 16. Передним фронтом первого импульса, который с учетом нулевого si: чени  сигнала, поступающего с выхода 20 на другой вход элемента ИЛИ 16, поступают на управл ющий вход регистра 1 через элемент ИЛ И 16, в момент времени t по значению п-разр дного кода, установившегос  на вторых входах регистра 1, обеспечиваетс  коррекци  первой ошибки в информации (кода ) регистра 1. После чего задним фронтом первого импульса счетный триггер 15 перебрасываетс  из состо ни  логического О (1) в состо ние логической 1 (О). Единичное значение сигнала с выхода 27 поступает на первый управл ющий вход мультиплексора 9 и вместе с Sp 0 обеспечивает выдачу на входы дешифратора 10 значени  z2 (или z1}. Далее устройство работает так же, как и при коррекции первой ошибки, В результате в момент времени ta вторым импульсом с выхода 28 исправл етс  втора  ошибка в ин- формации регистра 1.

При возникновении одиночной ошибки в коде а п устройство работ ат аналогично случаю исправлени  двойной ошибки со следующими отличи ми.

На выходе 21 вырабатываетс  значение Sp 1, которое разрешает работу генератора 13, блокирует работу генератора 14 и выдачу на выход 26 корректирующих импульсов , В этом случае согласно вышеприведенным математическим выкладкам , Si3 & 0, Зз/Si3 + 1 0 и на первом выходе преобразовател  4 вырабатываетс 

блокирующий элемент И 11 нулевой сигнал, .Поэтому, как и в предыдущем случае, на выход 18 устройства выдаетс  нулевой сигнал отсутстви  неисправимой ошибки. По значению Sp 1, независимо от значени  сигнала на первом управл ющем входе мультиплексора 9, через первые .входы мультиплексора 9 на входы дешифратора 10 поступает синдром4 SL После установлени  на выходах дешфиратора 10 соответствующего значению Si r-разр дного кода с единичным значением в позиции ошибки кода а п коррекци  производитс  импульсом с выхода 20, который генерируетс  в момент времени м через элемент ИЛИ 16 поступает на управл ющий вход регистра 1.

В случае возникновени  тройной ошибки в коде а п устройст&о работает так же, как и в случае одиночной ошибки, с той-лишь разницей, что с учетом Зз/Si3 1 с первого выхода преобразовател  4 поступает единичный сигнал на вход элемента И 11 и в результате на выход 18 устройства выдаетс  единичный сигнал наличи  неисправимой тройной ошибки. При этом некорректна  информаци  регистра 1 ложно исправл етс , что, очевидно, не имеет принципиального значени .

В случае отсутстви  ошибок в коде а на выходе 21 вырабатываетс  Sp 0, который блокирует работу генератора 13, а на выходе 18 устройства генерируетс  нулевой сигнал отсутстви  неисправимой ошибки. Нулевые значени  5з и Si с выходов 23 и 24 поступают на входы элемента ИЛИ 12, кот- рый генерирует нулевой сигнал отсутстви  ошибок на выходе 19 устройства и блокирует работу генератора 14. В результате корректирующие импульсы на выходах 20 и 28 не вырабатываютс , а корректна  информаци  информационного регистра 1 остаетс . .без изменени .

Проиллюстрирует работу устройства (см. фиг.1) на конкретных примерах, предварительно представив назначение и конкретную реализацию вход щих в состав устройства многофункциональных блоков 1-6,9, 19. 13 и 14.

Регистр входной информации в декодирующем устройстве примен етс , как правило , дл  временного согласовани  сигналов входной и выходной информации, когда длительность записываемой информации , требуемой дл  ее обработки и передачи а другие узлы или устройства. Рпгисчр информации  вл етс  одним из составмых узлов в полной схеме пам ти с исправлением ошибок и предназначен дл  регистрации, считываемой из накопитеп  информации и результата коррекции.

Существуют различные решени  по релизации регистра информации с исправлеием ошибок..

Достаточно проста  схема реализации снована на использовании специфики приен емых триггеров, например IK-тригге- ов, дл  которых при определенном очетании входных импульсов хранима  инормаци  может быть проинвертирована.

На фиг.З приведена электрическа  схема информационного регистра 1, содержаща  IK-триггеров (по числу разр дов п). Дл  прощени  показаны только цепи дл  триггеров первого 1 и последнего {п разр дов соответственно. Входы R и S-триггеров  вл ютс  информационными и подключаютс  к первым входам регистра 1, входы I и К подключаютс  к вторым входам информационного регистра 1, а синхровходы С - к управл ющему входу регистра 1. При обеспечении и производитс  запись нулевой информации в триггер, независимо от состо ни  на: входах С, а при и записываетс  единична  информаци . Состо ние триггера будет измен тьс  на противоположное при 1 после подачи импульса на вход С,

Исход  из работы IK-тригтера, запись

информации в информационный регистр 1 производитс  через R и S входы триггеров в парафазном коде (без предварительного гашени ), По окончании записи на входах R и S,устанавливаютс  единичные сигналы , разрешающие работу триггеров через 1-й К-входы. Информаци  в триггере с ошибочным состо нием инвертируетс  при подаче на св занные Ik-входы единичного

сигнала после формировани  на управл ющем входе регистра 1 импульса, поступающего на входы С триггеров. ,.......

Из описани  работы информационного регистра 1 вытекает, что при любом состо нии триггеров запись информации, затем

исправление ошибок будет производитьс  корректно, а следовательно, исходное состо ние информационного регистра 1 не вли ет на работоспособность устройства в целом. Дл  данного устройства любое состо ние регистра 1  вл етс  информационным , на которое устройство реагирует в. виде сигналов о наличии или отсутствии неисправимой ошибки.

Генератор синдрома 2 - это схема четности , реализующа  матричное произведеСгйт ние а хН с выработкой синдрома Si, Зз и

Sp. Существует множество способов построени  такой схемы четности, в частности на посто нных ЗУ (ПЗУ). Однако наибольшее распространение получили схемы на сумматорах по модулю два (М2).

На фиг.4 представлена функциональна  схема генератора 2 синдрома на Ш в случае реализации модифицированного кода БЧХ дл  г«4, п (а1,аг, аз...аю) на основе следующей матрицы Н:

Н

О 1 0N00 1 00 1 1 0 1 0 1 1 1 0010011 011 111101 Hi 0001001101011111

00 О О 100110101111

b i 0001 i ob 611 b bb i

0001010010100101

Нз0 0 1 1 1 1 0 1 1 Г 1 0 1 1 1 1

IHil. 11.11 i. i 1 iij lYi iVi

2С Дл  упрощени  на фиг.4 показаны толь-, ко цепи выработки в соответствии с первой -, и седьмой строками матрицы (1).;

Принципы генерации матрицы Н дл .кр--. ;да БЧХ, который принадлежит к классу., 2В Лических кодов, подробно привод тс , в. книге ф.Дж.Мак-Виль мс, И.Дж.А.Слоэн. ;Теори  кодов, исправл ющих ошибки. Пер., с англ. М-.: Св зь, 1979, с.87г98. Элементы- матрицы Н (коды столбцов в Н1,и.Нз). в- ЗОл ютс  элементами пол  Tanya:GF: (2Г) по модулю примитивного неприводимого многочленатг(о;)степени г; все вычислени , (умножение, деление).производ тс .в.поле GF (2Г) по модулю п (а). Дл .матрицы 35 Н(1)   (а) а4 + а + 1, гдае. - примитивный, элемент пол  GF (24).

: Дешифратор, 10 выполн ет функцию,, преобразовани  г- разр дного,кода(31 или, г .или г2), подаваемого с выходов мультй- 40 плексора 9 на входы. в г,игнал.ца одном.из п выходов, по которому корректируетс .соответствующий ошибочный разр д в регистре 1. Стандартный дешифратор имеет г входов и 2Г выходов. На практике наиболее часто 45 используютс  линейные дешифраторы. Схе- . ма представл ет собой набор из 2Г г-входо- вых клапана И с парафазными входами, на которые подаютс  всевозможные комбинации разр дов входного слова. Дешифратор 50 10 ничем не отличаетс  от широко испльзу- :емых стандартных, поступающие на его вход коды (Si или z или z ) принимают все возможные значени  элементов пол  GF

(2Г).

55 На фиг.5 представлена, электрическа  схема дешифратора 10 в случае реализации кода БЧХ с матрицей Н(1). Дешифратор 10 строитс  на шестнадцати четырехвходоеых элементах И 10.1,,..,10.3, 10.4,...,10.16 (по

ном регистре 1 будет ложно исправлен с помощью генератора 13, что не имеет принципиального значени .

В случае отсутстви  ошибок, который возникает как при записи в регистр 1 корректной информации, так и после правильной коррекции, значение и запрещаетс  работа генератора 13 одиночного импульса, а по Si 83 (0000) - работа генератора 14. В результате информаци  в регистре 1 не изменитс .

Дл  обеспечени  функционировани  устройства нет необходимости в установке триггера 15 в исходное нулевое состо ние, Устройство успешно работает без предварительной установки триггера 15.

Счетный триггер 15 предназначен дл  генерации в случае возникновени  в информационном регистре 1 двойной ошибки сигнала на управл ющем входе мультиплексора 9 с целью вьгдачи на входы дешифратора ТО кодов z1 и z через вторые и третьи входы мультиплексора 9. По кодам z1 и z2 обеспечиваетс  исправление первой и второй ошибок в информационном регистре . От состо ни  триггера 15 зависит последовательность исправл емых ошибок, т.е. по z1 будет исправлена перва , а по z2 - втора  ошибка, или же наоборот - по z2 будет исправлена перва  ошибка, а по z1 - втора  ошибка. Эта последовательность не имеет принципиального значени , поскольку в любом случае информаци  в информационном регистре 1 будет исправлена. Например, инвертирование сначала 8-го, а потом 4-го разр да , или же наоборот - инвертирование сначала 4-го. затем 8-го разр да , в конечном итоге дает один и тот же результат. Поэтому необходимость в пред-, верительной установке триггера 15 отпадает . ; ; . . - . ..

Claims (1)

1. Формула изобре те н и   Устройство декодировани  модифи-. цированного кода БЧХ, содержащее генератор синдрома, первый выход которого подключен к первому входу элемента И, выход которого  вл етс  первым выходом устройства, sгорой выход генератора синдромов подключен к первому входу первого арифметического умножител , первый выход которого подключен к первому входу первого преобразовател  кода, первый выход которого подключен к второму входу элемента И, третий выход генератора синдромов подключен к первым входам сумматора по модулю два, второго

   арифметического умножител  и входу второго преобразовател  кода, выход которого подключен к второму входу первого арифметического умножител , второй выход которого через элемент НЕ подключен к

   второму входу первого преобразовател  кода , второй выход которого подключен к второму входу второго арифметического умножител , выход которого подключен к второму входу сумматора по модулю два,

   дешифратор и первый элемент ИЛИ, выход которого  вл етс  вторым выходом устройства , от л и ч а ю ще ее   тем, что, с целью повышени  быстродействи  устройства, з него введены мультиплексор, счетный тригrep , второй элемент ИЛИ, генератор одиночного импульса, генератор двойного импульса и информационный регистр, ин- формационный вход которого  вл етс  вхо дом устройства, выход подключен к входу

   генератора синдромов, первый управл ющий вход мультиплексора объединен с первым входом генератора двойных импульсов и входом генератора одиночных импульсов и подключен к первому выходу генератора

   синдромо,в, первый информационный вход мультиплексора объединен с первым входом первого элемента ИЛИ и подключен к третьему выходу генератора синдромов, второй вход и выход-первого элемента ИЛИ

   подключены соответственно к второму выходу генератора синдромов и второму входу генератора двойного импульса, выход которого подключен непосредственно к первому входу второго элемента ИЛИ и через счет . ный триггер к второму управл ющему входу мультиплексора, второй и третий информационные входы и выходы которого подключены соответственно к выходу сумматора по модулю два, выходу второго арифметического умножител  и входам дешифратора, выход которого подключен к первому управл ющему входу информационного регистра выход генератора одиночного импульса подключен к второму нходу второго элемента ИЛИ, выход которого подключен к второму управл ющему входу информационного регистра.

   Фиг. 4

   Фиг. 6

   Фиг.