RU1791957C - Устройство дл контрол последовательности импульсов - Google Patents

Abstract

Изобретение относитс  к области автоматики и контрольно-измерительной техники . Целью изобретени   вл етс  повышение надежности и помехоустойчивости. С этой целью в устройство дл  Контрол  последовательности импульсов, содержащее входную шину 2, два элемента ИЛИ 10,17, элементы И 15, 16, счетный триггер 3, введены блок запоминани  5, первый и второй инверторы 4,14, первый конденсатор 2, а блок запоминани  5 содержит преобразователь 6 длительности импульса в напр жение, преобразователь 7 длительности паузы в напр жение, второй и третий конденсаторы 11, .управл емый одновибратор - формирователь 8 длительности импульса, управл емый одно- вибратор-формирователь 9 длительности паузы. Цель достигаетс  за счет того, что каждый период (пауза и импульс) контролируемой последовательности сравниваетс  с предыдущим, вводимым в аналоговый блок запоминани , При этом выход устройства не перекрываетс  на врем  паузы, что преп тствует прохождению помех, а в случае пропуска импульса пбдаётс  импульс с предыдущей длительностью. Поэтому число информационных импульсов на входе и выходе устройства равны друг другу (хот  выходна  последовательность и задержана относительно входной на один импульс) как при отсутствии, так и мри наличии сбоев на входе, . ,„, АJ3 СЛ с

Description

Изобретение относитс  к цифровой автоматике и контрольно-измерительной технике и предназначено дл  восстановлени  информации в случае сбо  (пропуска или присчета импульсов последовательности),

Известны устройства дл  контрол  последовательности импульсов и исправлени  сбоев счетчиком импульсов (см. а.с. СССР № 1347ТВ2Г№13.45340, № 1307581, № 1307580, {х|Н%75%2,1 Й298898, № 1298895, № 128559 t Ш277Ш,тҐ1272500, № 1192139, № ff75029,fiaT, США Г Ц3898444, пат. Японии , Селлерс Ф. Методы обнаружени  ошибок в работе ЭВМ, М., Мир,

1972; Лосев В.В., Яковлев Д.О.Исприавление сбоев пересчетных схем. Автоматика и телемеханика , № 5, 1971). .

Однако эти устройства сложны (особенно использующие, избыточность информации ) и потему, в свою очередь, требуют защиты от сбоев. Кроме этого, большинство этих устройств лишь регистрируют сбои, а те из них, которые могут корректировать сбом, сложны (из-за наличи  цифрового элемента сра внен и  или аналогичных устройств ). Многие из этих устройств требуют подачи контрольной последовательности

импульсов; в которой не должно быть сбоев (пропусков, присчетов)..-: .

Наиболее близким по технической сущности к предлагаемому устройству  вл ётс  устройство 2, содержащее счетный триггер, п ть элементов И, два элемента ИЛИ, две входные шины, два счетных триггера с установочными входами, элемент задержки и выходную шину. Однако это устройство, требу  наличи  двух последовательностей импульсов (контролируемой и эталонной), :нё позвол ет исправл ть сбои контролируемой последовательности.

Целью изобретени   в л  етс  повышение надежности и помехоустойчивости путем к-оррекции сбоев (присчетов и недосчетов) контролируемой последовательности без использовани  эталонной последовательности импульсов.

Сущность изобретени , заключаетс  в запоминании паредыдущего периода (длительностей паузы и импульса) и в одном случае его изменени  вследствие выпадени  или помех в очередном периоде производитс  коррекци  путем повторени  предыдущего периода.

Дл  решени  этой задачи в устройство дл  контрол  последовательности импульсов , содержащее первый и второй элементы И, первый и второй элементы ИЛИ, счетный триггер, а также входную и выходную шины, введены.блок запоминани , первый и второй инверторы и первый конденсатор, причем блок запоминани  содержит преобразователь длительности импульса в напр жение , второй и третий конденсаторы, управл емый одновибратор-формирователь длительности импульса, управл емый одновибратор-формирователь длительно- 4 сти паузы, причем входна  шина соединена с первым (управл ющим входом преобразовател  длительности импульса в напр жени е . - непосредственно, а с первым (управл ющим) входом преобразовател  длительности паузы - через первый инвертор , счетный вход счетного триггера через первый кондёнсётор подключен к выходной шине, пр мой выход счетного триггера подключен ко вторым (сбросовым), а инверсный выход- к третьим (сбросовым) входам преобразователей длительностей импульса и паузы в напр жение, выходы

которых подключены еоответстве нно к первым (управл ющим) входам управл емых одновибраторов-формирователей длительностей импульса и паузы, второй (пусковой) вход формировател  длительности импульса через второй конденсатор соединен с инверсным выходом формировател  длительности паузы и, параллельно, со вторым входом первого элемента ИЛИ, первый вход .которого подключен к выходу формировател  длительности импульса, а выход - ко вторым входам первого и второго элементов И, причем первый вход пе рвого элемента И - через второй инвертор, а первый вход второго элемента И непосредственно подключены ко входной шине, выходы первого и второго элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, выход которого  вл етс  выходом устройства, выход п.ервого инвёр тора через третий конденсатор подключен ко второму (пусковому) входу формировател  длительности паузы. Выход первого элемента И может быть использован дл  подключени  счётчика сбоев (пропусков)

входной последовательности импульсов.

Предлагаемое устройство позвол ет скорректировать сбои (пропуски импульсов или лишние импульсы) контролируемой последовательности , одновременно сигналиэиру  о наличии этих, сбоев по влением импульсов на выходе первого элемента И.

По критерию существенные отличи  следует отметить, что технические решени , содержащий признаки, сходные с за вл емыми , нами не обнаружены.

.На чертеже представлена функционэль- на  схема за вл емого устройства.

Устройство дл  контрол  последовательности импульсов содержит входную шину 1, первый конденсатор 2. счетный триггер

3, первый инвертор 4, блок запоминани  5, включающий в себ  преобразователь 6 длительности импульса в напр жение, преобразователь 7 длительности паузы в напри жение, управл емый одновибратор- формирователь 8 длительности импульса, управл емый одновибратор-формирова- тель 9 длительности паузы, первый элемент ИЛИ 10, второй конденсатор 11, третий конденсатор 12, выходную шину 13 блока запо- минани , а также выходное устройство, включающее в себ  второй инвертор 14, первый и второй элементы И 15, 16, второй элемент ИЛ И 17, выходную шину 18 (а также дополнительную выходную шину 19 дл  подключени  счетчика сбоев),

Входна  шина 1 соединена с первым (управл ющим) входом преобразовател  7 - через инвертор 4. Счетный вход счетного триггера 3 через первый конденсатор 2 со- единен с выходной шиной 18 устройства, пр мой выход триггера 3 подключён ко вторым (сбросовым) входам, а инверсный выход - к третьим (сбросовым) входам преобразователей 6 и 7, выходы которых подключены соответственно к первым (управл ющим) входам формирователей 8 и 9. Второй (пусковой) вход .формировател  8 через второй конденсатор 11 соединен с инверсным выходом формиро- вател  9 и, параллельно - со вторым входом первого элемента ИЛИ 10, первый вход которого подключен к выходу формировател  8, а выход к выходной шине 13 блока 5 (объедин ющего элементы 6-13). Второй (пусковой) вход формировател  9 через конденсатор 12 подключен к выходу первого инвертора 4. Входна  шина 1 подключена также ко входу второго инвертора 14 и, параллельно - к первому входу втрого элемен- та И 16, первый вход первого элемента И 15 подключен к выходу второго инвертора 14, вторые входы элементов И 15, 16 подключены к выходу 13 блока запоминани  5, выход первого элемента И 15 подключен к перво- му входу второго элемента ИЛИ 17(и, параллельно - к дополнительной выходной шине 19), второй вход второго элемента ИЛИ 17 подключен к выходу второго элемента И 16, а выход  вл етс  выходом устройства.

Устройство фиг. 1 (с учетом примеров реализации фиг.2, 3) работает следующим образом ..

Контролируемый сигнал U1 и сигнал U13 с выхода 13 блока 5 подаютс  на входы элементов устройства, содержащего элементы 14-17, на выходе которого - выходной сигнал устройства U18. Таблица истинности указанного устройства есть

U1 1 1 О О

U13

1 о 1 о

U18 1 О 1 О

то есть выходной сигнал отсутствует (U ), если на входной шине 1 есть помеха (U 1 1), но на управл ющем входе (выходе 13 блока 5) - логический О. Наоборот, выходной сигнал имеетс  (U ), если на входной шине 1111 1 и на управл ющем входе или только на управл ющем входе (при сбое - отсутствии очередного импульса последовательности на шине 1). В последнем случае, т.е. при выпадении импульса контролируемой последовательности на входной шине 1, отсутствующий и потому не поступающий на выход 18 импульс контролируемой последовательности подмен етс  импульсом, поступающим с выхода 13 блока 5 и имеющим длительность импульс а ти и паузы гп, как у предыдущего импульса на входной шине 1.. .

Преобразование величины длительности импульса и напр жение и запоминание этого напр жени  в течение одного периода контролируемой последовательности выполн етс  преобразователем 7 по заднему фронту очередного импульса контролируемой последовательности (т.е. по переднему фронту этого же импульса после инвертора 4). Запоминание длительности импульса (паузы) в данном случае производитс  попеременно на конденсаторах (С1) преобразовател  6(7), в соответствии с„попеременными импульс ами сброса, формируемыми конденсаторами (С2) преобразовател  6 (7) из выходных импульсов счетного триггера 3, управл емого, импульсами с выхода 18 устройства через конденсатор 2 (см. фиг. 1).

Например, дл  формирователей 6, 7 сигналы на конденсаторах С1, передаваемые на выход преобразовател  через диоды и повторитель, образуют посто нный (по крайней мере в течение одного-двух периодов) сигнал, управл ющий, например, длительностью импульса формировател  9 (равной гп), снимаемого с инверсного выхода этого формировател  (см. фиг.З) и подаваемого на второй вход первого элемента ИЛИ 10 и одновременно своим задним фронтом (через второй конденсатор 11) запускающего аналогичный формирователь импульсов (ги) 8. Необходимость в двух формировател х - 8. дл  Гц и 9 дл  гп - объ сн етс  необходимостью независимости регулировки величин ги и гп. Управление этими формировател ми должно быть непрерывным (они должны быть посто нно готовы к работе), дл  чего, например, в примере реализации преобразователи 6, 7 имеют по два конденсатора С1: пока происходит сброс и нарастание напр жени  на одном из них (в течение времени ги, тп) посто нный управл ющий сигнал поступает на вход формировател  8 (9) с другого конденсатора , что достигаетс  попеременной подачей сбросовых сигналов с выходов счетного триггера 3.

Таким образом, если после паузы гп произойдет сбой в контролируемой последовательности импульсов, то есть очередной импульс не поступит на входную шину 1, тр на выходе 18 он будет подменен импульсом длительности ти с выхода 13 устройства 5. Регистраци  же сбоев (пропусков импульсов ) производитс  на выходе 19 первого элемента И 12, к которому может быть подключен счетчик сбоев последовательности импульсов, подаваемых на входную шину 1.

Следует подчеркнуть, что устройство задерживает последовательность на один импульс , но не тер ет первый импульс, так как перва  же длинна  пауза будет восприн та ,им как пропуск импульса и один импульс будет добавлен в конце последовательности . Следует также учесть, что, как видно из цели изобретени , данное устройство, не использу  (в цел х упрощени  и во избежание наложени  дополнительных требований к входному сигналу) избыточной информации, не может в точности воспроиз- . вести пропущенный импульс, если о нем заранее ничего не известно. При этом вместо пропущенного импульса можно воспроизвести или средний (по длительности) импульс, или повторить предыдущий импульс (что и использовано в данной устрой- стве). В начальный период (питание включено, сигналов еще нет) устройство можно было бы заблокировать до по влени  первых сигналов, однако тогда первое же увеличение паузы будет расценено устройством как пропуск импульса, вследствие чего устройство добавит один импульс, который будет лишним.

Claims (1)

1. Предлагаемое устройство выгодно отличаетс  от прототипа и (известных) анало- 1 гов тем, что, помимо регистрации сбоев (пропусков импульсов) импульсной последовательности , оно корректирует эту последовательность так, что число импульсов входной (неискаженной) последовательности , несмотр  на последующие пропуски и помехи, остаетс  посто нным. В то же врем  устройство не нуждаетс  в применении пр мого и обратного кода, достаточно сложных устройств цифрового сравнени  и т.д. Формула изобретени 

   Устройство дл  контрол  последовательности импульсов, содержащее входную шину, два элемента ИЛИ, при этом входы первого элемента ИЛИ соединены с выходами элементов И, выход - с выходной

   шиной устройства, а также счетный триггер , отличающеес  тем, что, с целью повышени  надежности и помехоустойчивости , в него введены блок запоминани , первый и второй инверторы и первый конденсатор , причем блок запоминани  содержит преобразователь длительности импульса в напр жение, преобразователь длительности паузы в напр жение, второй и третий конденсаторы, управл емый одновибратор-формирователь длительности импульса, управл емый одновибратор- формирователь длительности паузы, причем входна  шина соединена с первым (управл ющим) входом преобразовател 

   длительности импульса в напр жение непосредственно , а с первым (управл ющим) входом преобразовател  длительности паузы в напр жение - через первый инвертор, счетный вход счетного триггера через первый конденсатор подключен к выходной шине , пр мой выход счетного триггера подключен к вторым (сбросовым), а инверсный выход - к третьим (сбросовым) входам преобразователей длительности

   импульса и паузы в напр жение, выходы которых подключены соответственно к первым (управл ющим) входам уприавл е- мых одновибраторов-фЬриирователей длительности импульса и паузы, пусковой вход

   управл емого одновибратора-формирова- тел  длительности импульса через второй конденсатор соединен с выходом управл емого одновиб.ратора-формировател  длительности паузы и с вторым входом второго

   элемента ИЛИ, пусковой вход управл емого одновибратора-формировател  длительности паузы через третий конденсатор соединен с выходом первого инвертора, а выход управл емого одновибратора-формировател  длительности импульса соединен с первым входом второго элемента ИЛИ, выход которого соединен с первыми входами первого и второго элементов И, вторые входы соответственно через инвертор и

   5 непосредственно соединены с входной шиной, выходы первого элемента И, первого элемента ИЛИ  вл ютс  выходами устройства .