RU1786660C - Устройство дл контрол времени установлени цифроаналогового преобразовател - Google Patents

Abstract

Изобретение относитс  к автоматике и измерительной технике и может быть использовано в качестве самосто тельного блока и в виде составной части приборов дл  контрол  времени установлени  цифро- аналогового преобразовател . Целью изобретени   вл етс  повышение точности контрол  времени установлени  цифроана- логового преобразовател  за счет повышени  разрешающей способности устройства. Устройство содержит задающий генератор импульсов, задатчик кодов, переключатель кодов, контролируемый и эталонный цифроаналоговые преобразователи, блок задани  зоны сравнени , два компаратора, три формировател  импульсов, блок задержки, выполненный на двух лини х задержки и переключателе, элемент ИЛИ, четыре элемента И, блок элементов И, два триггера, регистр, элемент ЭКВИВАЛЕНТНОСТЬ, блок индикации результатов контрол , внешние входы пуска устройства, внешний вход установки в исходное.состо ние устройства и внешние выходы сигнала неисправности устройства. Особенность устройства заключаетс  в том, что дл  определени  момента установлени  выходного сигнала контролируемого цйфроаналогово- го преобразовател  в пределах заданной зоны используютс  два компаратора, .элемент И, формирователь импульсов и триггер . Дл  исключени  возможных сбоев в работе блоков устройства на достоверность результатов контрол  в нем осуществл етс  выдача сигналов неисправности и б/юкиро- вани  выдачи результата контрол  с помощью элемента ЭКВИВАЛЕНТНОСТЬ, двух триггеров и трех элементов И. 5 ил. VJ СО Os о

Description

Изобретение относитс  к автоматике и измерительной технике и может быть использовано в качестве самосто тельного блока и в виде составной части приборов дл  контрол  времени установлени  цифро: аналогового преобразовател .

Известны устройства дл  измерени  времени установлени  выходного сигнала

быстродействующих цифроаналоговых преобразователей , использующие компаратор- ные методы измерений/Погрешность измерени  времени установлени  выходного сигнала цифроаналоговых преобразователей зависит от разрешающей способности по амплитуде и времени и определ етс  параметрами компараторов (их

чувствительностью по времени и амплитуде ), частотой и нестабильностью генераторов импульсов и счетчиков.

Известно устройство дл  измерени  времени установлени  выходного сигнала цифроаналогового преобразовател , содержащее задающий генератор импульсов, задатчик кодов, переключатель кодов, эталонный и контролируемый цифроаналого- вые преобразователи, генератор тактовых импульсов, блок задани  зоны сравнени , два компаратора, два формировател  импульсов , два счетчика импульсов, блок логических элементов И, блок логических элементов И-НЕ, блок логических инверторов , два триггера, два элемента задержки, два элемента И, три элемента ИЛИ и выходной коммутатор.

Недостатком устройства-аналога  вл етс  сложность и низка  точность измерени  времени установлени  выходного сигнала цифроаналоговых преобразователей , переходный процесс которых имеет колебани , выбросы и другие искажени , т.е. быстродействующих цифроаналоговых преобразователей .

Наиболее близким по технической сущности .к предлагаемому устройству  вл етс  устройство дл  контрол  динамических параметров цифроаналогового преобразова-. тел .Устройство-прототип содержит задающий генератор импульсов, задатчик кодов, переключатель кодов, эталонный цифроа- м ал ого вый преобразователь, генератор тактовых импульсов, блок задани  зоны сравнени , компараторы, формирователи импульсов, блок индикации результата измерени , элемент задержки, элементы И, элементы ИЛИ, элемент НЕ, пересчетную схему, блок задержки, выполненный на двух лини х задержки и переключателе, блок элементов И, регистр, элемент ЭКВИВАЛЕНТНОСТЬ . Блок задани  зоны сравнени  выполнен на источниках тока и токоограничивающих элементах в виде резисторов . Устройство позвол ет автоматически измер ть врем  распространени , нарастани  и убывани  выходного сигнала цифроаналогового преобразовател  и врем  установлени  его выходного сигнала без предварительного определени  вида переходного процесса, который может быть как экспоненциальным, так и с выбросами или с затухающими колебани ми.

Устройство-прототип представл ет собой измеритель с широкими функциональными возможност ми. С помощью устройства возможно оценивать динамические свойства как всего цифроаналогового

преобразовател , так и его отдельных составных частей. Преимущества такого устройства дл  контрол  динамических параметров относительно медленнодействующих цифроаналоговых преобразователей очевидны. Однако из-за расширени  функциональных возможностей, нар ду с положительным эффектом, указанное техническое решение имеет тот недостаток, что

0 устройство усложн етс  и становитс  малопригодным дл  контрол  динамических параметров быстродействующих и сверхбыстродействующих цифроаналоговых преобразователей. Трудности реализа5 ции генератора и пересчетной схемы гигагерцевого диапазона привод т к огра- - ничению разрешающей способности устройства . Кроме того, наличие логических элементов в цеп х определени , момента

0 окончани  переходного процесса приводит к возникновению задержек и искажений, увеличивающих погрешность по мере повышени  быстродействи  контролируемых цифроаналоговых преобразователей.

5 Таким образом, недостатком устройства-прототипа  вл етс  низка  точность контрол  времени установлени  выходного сигнала быстродействующего цифроаналогового преобразовател  из-за ограничен0 ной разрешающей способности устройства и искажений в измерительных цеп х.

Цель изобретени  - повышение точности контрол  времени установлени  цифро- аналогового преобразовател  за счет

5 повышени  разрешающей способности устройства .

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  времени установлени  выходного сигнала цифроаналогово0 го преобразовател , содержащее задающий генератор импульсов, задатчик кодов, переключатель кодов, эталонный цифроаналоговый преобразователь, блок задани  зоны сравнени , два компаратора,

5 два формировател  импульсов, блок задержки , выполненный на двух лини х задержки и переключателе, элемент ИЛИ, четыре элемента И, блок элементов И, регистр, элемент ЭКВИВАЛЕНТНОСТЬ, блок

0 индикации результата контрол  и контролируемый цифроаналоговый преобразователь , вводитс  формирователь импульсов и два триггера. Введение этих блоков и соответствующих св зей между ними позвол ет

5 уменьшить задержки и искажени  сигналов в цеп х определени  момента окончани  переходного процесса, упростить алгоритм контрол  и само устройство и тем самым повысить его разрешающую способность, а также выдавать сигналы о возникших неисправност х в работе устройства, что, в совокупности , повышает точность измерени  времени установлени  цифроаналогового преобразовател  и достоверность контрол .

Известно техническое решение, имеющее сходную цепь с предлагаемым изобретением и предназначенное дл  выполнени  аналогичной задачи, относитс  к тестерам дл  измерени  времени установлени  выходных сигналов сверхбыстродействующих цифроаналоговых преобразователей (Бог- данскис Э, - А.К., Бартулис П.Ю. и др. Тестер дл  измерени  динамических параметров сверхбыстродействующих ЦАП. - Электронна  промышленность, 1985, № 9, с. 63- 64). Тестер содержит два кварцевых генератора импульсов, формирователь тест-импульсов и формирователь строб-импульсов , исследуемый цифроаналоговый преобразователь, три стробоскопических преобразовател , блок автоматической регулировки усилени , два ключа, блок коррекции , блок защиты цифроаналогового преобразовател , два блока тестировани , программатор, блок компараторов, счетчик, блок задани  режимов измерени , блок управлени  и блок выдачи результатов измерений . Дл  повышени  разрешающей способности в тестере используетс  стробоскопическое преобразование временного масштаба измер емых параметров, а работа тестера основана на многотактном принципе и статической обработке выходных сигналов. Сложность и малопроизводи- тельность таких устройств ограничивает их применени  в достижении поставенной цели ..

Поскольку в предлагаемом устройстве поставленна  цель достигаетс  при использовании других технических решений, его сложность ниже, аппаратурные затраты меньше, а точность измерений и быстродействие выше, то предлагаемое устройство об- ладает всеми необходимыми дл  изобретени  существенными отличи ми.

Функциональна  схема предлагаемого устройства дл  контрол  времени установлени  цифроаналогового преобразовател  изображена на фиг.1.

Устройство содержит задающий генератор 1 импульсов, задатчик 2 кодов, пере- ключатель 3 кодов, эталонный цифроаналоговый преобразователь (ЦАПэт) 4, блок 5 задани  зоны сравнейи , компараторы 6 и 7, формирователи 8-10 импульсов, блок 11 задержки, выполненный на двух лини х 12 и 13 задержки и переключателе 14, элемент ИЛИ 15, элементы И 16-19, блок 20 элементов И, триггеры 21 и 22, регистр 23,

элемент ЭКВИВАЛЕНТНОСТЬ 24, блок 25 индикации результата контрол , контролируемый цифроаналоговый преобразователь (ЦАПх) 26, внешние входы 27 пуска задаю- 5 щего генератора 1 импульсов, внешний вход 28 установки в исходное состо ние и внешние выходы 29 и 30 сигналов неисправности устройства.

Входы задающего генератора 1 импуль0 сов подключены к внешним входам 27 устройства , его выход соединен с входом управлени  переключател  3 кодов и через первый формирователь 8 импульсов подключен ко входу первой линии 12 задержки,

5 а через первый формирователь 8 импульсов и элемент ИЛИ 15 подключен к первым входам триггеров 21, 22 и входу установки в исходное состо ние регистра 23, которые через элемент ИЛИ 15 подключены также к

0 внешнему входу 28 устройства. Выход генератора 1 через второй формирователь 9 импульсов подключен также к первым входам элементов И 17-19. Первые, вторые и третьи выходы задатчика 2 кодов соединены соот5 ветственно с соответствующими первыми и вторыми информационными входами переключател  3 кодов и с соответствующими входами эталонного 4 цифроаналогового преобразовател , выход которого подклю0 чен ко входу блока 5 задани  зоны сравнени , первый и второй выходы которого подключены соответственно к первому входу компаратора 6 и второму входу компаратора 7, второй вход компаратора 6 и первый

5 вход компаратора 7 соединены с выходом контролируемого 26 цифроаналогоеого преобразовател , входы которого подключены к соответствующим выходам переключател  3 кодов. Выходы компараоторов 6 и 7

0 через элемент И 16 соединены с входом формировател  10 импул ьсов и третьим входом триггера 21, а выход формировател  10 импульсов подключен к стробирующим входам блока 20 элементов И и регистра 23.

5 Выходы первой линии 12 задержки соединены с соответствующими выводами неподвижных контактов переключател  14, вывод подвижного контакта которого соединен с входом второй линии 13 задержки, выходы

0 которой от первого до ( соединены с соответствующими информационными входами блока 20 элементов И, n-й выход которой соединен с вторым входом триггера 21, а (п+1)-й выход второй линии 13 задержки

5 подключен к второму входу триггера 22, Информационные выходы блока 20 элементов И объединены с соответствующими входами регистра 23 и элемента ЭКВИВАЛЕНТНОСТЬ 24, выход которого подключен к третьему входу триггера 22, инвертирующий выход триггера 22 соединен с третьим входом элемента И 17, второй вход которого соединен с неинвертирующим выходом триггера 21. а выход элемента И 17 подключен к управл ющему входу блока 25, информационные входы которого соединены с регистром 23. Инвертирующий выход триггера 21 соединен с вторым входом элемента И 18, неинвертирующий выход триггера 22 соединен с вторым входом элемента И 19, а выходы элементов И 18 и 19 подключены соответственно к внешним выходам 29 и 30 устройства.

Генератор 1 импульсов может быть реализован по одной из типовых схем (см. например , Справочник по интегральным микросхемам/Под ред. Б.В.Тарабрина. - М.: Энерги , 1980, Рис. 5-143 на стр. 669, рис. 5-144 на стр. 670 и др.). Период следовани  импульсов генератора 1 должен по длительности превышать врем  установлени  контролируемого 24 цифроа налогового преобразовател .

В качестве эталонного 4 цифроаналого- вого преобразовател  может использовать- с  устройство, реализованное по различным схемам и на разной элементной базе, в том числе на основе серийных интегральных микросхем, например, прецизионных ИС ЦАП типа К594ПА1, К1118ПА2 и др.

Компараторы б и 7 могут быть реализованы на основе серийных ИС, например, микросхем K597CAI - ИС компаратора с временем задержки выключени  не превышающей 6 не, микросхем K52ICA4 и др. Поскольку в предлагаемом устройстве дл  компараторов 6 и: 7 не так важно врем  срабатывани , как их чувствительность и идентичность, то дл  высокоточных измерений (10... 14-разр дных быстродействующих цифроаналогрвых преобразователей) могут быть использованы прецизионные компараторы , например, ИС сдвоенных компараторов с раздельными выходами.

В качестве формирователей 8, 9 и 10 могут .быть. использованытиповые схемы формирователей коротких импульсов по фронту дл  формирователей 8 и 10 и по сразу дл  формировател  9 (Там же, Рис. 5-140, 5-142 s на стр. 667-668), а в качестве элементов построени  - быстродействующие И С, нал римбр. серий 100,500 и др.

Сущность остальных блоков и элементов предлагаемого устройства  сна из их обозначени .

Устройство дл  контрол  времени установлени  цифроаналогового преобразовател  работает следующим образом.

В исходном состо нии импульсы на выходе задающего генератора 1 отсутствуют, на первых выходах задатчика 2 кодов установлен код Nf. на вторых выходах -N2, на

третьих выходах -Ыэт- На входах контролируемого 26 цифроаналогового преобразовател  установлен код NI N что обуславливает на его выходе сигнал с уровнем VNL на выходе компаратора бустановлен единичный сигнал, на выходе компаратора 7 установлен нулевой сигнал, переключатель 14 установлен в такое положение , которое обеспечивает задержку импульса на выходе блока 11 задержки на

врем , соответствующее времени установлени  контролируемого 26 цифроаналогового преобразовател , элементы И 16-19 закрыты, триггеры 21 и 22 установлены в исходное состо ние, т.е. на их неинвертирующих выходах установлены нулевые сигналы , а на их инвертирующих выходах - .единичные сигналы, на выходах регистра 23 - нулевые сигналы, на внешних входах 27 задающего генератора 1 импульсов сигналы

пуска отсутствуют,: Дл  контрол  времени установлени  tycr, в течение которого выходной сигнал контролируемого 26 цифроаналогового преобразовател  возрастает, от значени 

VNI до VN2 при NI N2, код N3T в задатчике 2 кодов устанавливаетс  та 1C, что сигнал V3r на выходе эталонного 4 цифроаналогового преобразовател  равен

установившемус  значению VN2 на выходе

контролируемого 26 цифроаналогового преобразовател . На выходах блока 5 задани  зоны сравнени  устанавливаютс  сигналы (Уэт - Л/) и (V3T + Av), первый из которых поступает на первый вход первого компаратора 6, а второй - на второй вход второго компаратора.Таким образом, задаетс  зона установлени  ±Ду выходного сигнала контролируемого 26 цифроаналогового преобразовател , равна , например, ± 0,5

младшего кванта его выходного сигнала. Контроль времени установлени  начинаетс  с момента прихода сигнала пуска на внешние входы 27 задающего генератора 1 импульсов.

При нарастании сигнала на выходе контролируемого 26 цифроаналогового преобразовател  работа устройства иллюстрируетс  диаграммами на фиг.2. На фиг.2,а показан Уги генератора 1, поступающий на вход переключател  3 кодов и формировател  8 импульсов (фиг.2,в) в момент времени ti, на фиг.2б - сигнал на выходе контролируемого 26 цифроаналогового пре- . образовател , измен ющийс  от значени 

VNI до V№ и сигналы (V3r +Av ) и (V3t -Av), задающие верхнюю и нижнюю зоны установлени  соответственно. В момент переключени  компаратора 6 (момент t2, фиг,2,г) на его выходе формируетс  единичный сигнал , который поступает через элемент И 16 на вход формировател  10 импульсов, на выходе которого формируетс  короткий строб-импульс (фиг.2,ж), воздействующий на стробирующие входы блока 20 элементов И и регистра 23, При дальнейшем возрастании выходного сигнала контролируемого 26 цифроаналогового преобразовател  срабатывает компаратор 7 (момент 1з) и на его выходе формируетс  нулевой сигнал (фиг.2,д). С течением времени сигнал на вы- хое контролируемого 26 цифроаналогового преобразовател  начинает убывать, При достижении равенства сигналов на выходе контролируемого 26 цифроаналогового преобразовател  и (V3T+ Ay) компаратор 7 снова переключаетс  (момент и, фиг.2,д) и на его выходе формируетс  единичный сигнал, который поступает через элемент И 16 на вход формировател  10 импульсов, на выходе которого формируетс  короткий строб- импульс (фиг.2,ж), воздействующий на стробирующие входы блока 20 элементов И и регистра 23.

При дальнейшем убывании выходного сигнала контролируемого цифроаналогового преобразовател  26 компаратор 6 возвращаетс  в исходное состо ние (момент ts, фиг.З.г) и в дальнейшем работа устройства в целом повтор етс . В момент te происходит последнее срабатывание компаратора 6, на его выходе устанавливаетс  единичный сигнал (фиг.2,г), который поступает через элемент И 16 на вход формировател  10 импульсов, на выходе которого формируетс  короткий строб-импульс (фиг.2,ж), воздействующий на стробирующие входы блока 20 элементов И и регистра 23. В момент te совпадени  задержанного импульса на одном из информационных входов (от 1 до п-1) блока 19 элементов И (фиг.2,е) со строб-импульсом (фиг.2,ж) на соответствующих выходах блока 20 устанавливаютс  единичные сигналы, которые записываютс  в регистр 23, После этого с течением времени задержанный импульс устанавливаетс  на n-ом выходе линии 13 задержки (момент t, фиг,2,е) и воздействует на второй вход триггера 21, Если на третьем входе триггера 21 в этот момент воздействует единичный сигнал , чтр происходит в случае, если сигнал контролируемого цифроаналогового преобразовател  26 находитс  в зоне установлени  ±Av, то на неинвертирующем

выходе триггера 21 устанавливаетс  единичный сигнал (фиг.2,з), а на его неинвертирующем выходе - нулевой сигнал.

После окончани  действи  импульса 5 VC.H генератора 1 сигнал на выходе контролируемого 26 цифроаналогового преобразовател  оп ть измен етс  и с течением времени стремитс  к VNL Одновременно с этим по срезу импульса Vi-.и формировате10 лем 9 формируетс  короткий импульс (момент tg, фиг,3,к) который поступает через .. элемент И 16 науправл ющий вход блока 25 и разрешает считывание информации с регистра 23 в блок 25 индикации результата

5 контрол .

В момент времени, когда измен ющийс  сигнал на выходе контролируемого цифроаналогового преобразовател  26 выходит за нижний уровень зоны установлени 

0 ±Av, компаратор 6 оп ть срабатывает, на его выходе по вл етс  нулевой сигнал и устройство в целом устанавливаетс  в исходное состо ние. Установка в исходное состо ние триггеров 21 и 22 и регистра 23

5 осуществл етс  через элемент ИЛИ 15 либо путем установлени  единичного сигнала на 7 внешнем входе 28 устройства, либо же, если этого не производитс , коротким импульсом формировател  8 при приходе еледую0 щего импульса Vr.n с выхода генератора 1, после чего процесс контрол  повтор етс .

Врем  установлени  выходного сигнала контролируемого цифроаналогового преобразовател  26 в пределах заданной зоны

5 ±Av определ етс  как интервал времени

от по влени  короткого импульса формировател  8 на входе блока 11 задержки др момента последнего совладени  задержанного импульса на информационных входах

0 элементов И блока 20 со строб-сигналом на стробирующем входе этого блока и равна сумме времени задержки линий 12 и 13 блока 11. т.е. tycr 1зд1 + 13д2 на момент совпадени .

5 Поскольку врем  задержки т.зд1 равно Ожидаемому времени установлени  контролируемого цифроаналогового преобразовател  26 и устанавливаетс  с помощью переключател  14 перед началом работы ус-.

0 тройства, то результатом контрол ,  вл етс  определение величины отклонени  времени tycr в контролируемом 26 цифроаналоговом преобразователе от ожидаемого значени , установленного с помощью переключател 

5 14. Этот результат, равный времени задержки зд2, в виде цифрового кода С: выходов регистра 23 поступает в блок 25, где производитс  дешифраци  и осуществл етс  его ..,-.. выдача в прин тых единицах размерности.

Временна  диаграмма работы устройства при контроле времени установлени  tyci, когда выходной сигнал контролируемого цифроаналогового преобразовател  26 возрастает от значени  VNI до VN2 (при NI N2) в случае вхождени  выходного сигнала контролируемого 26 цифроаналогового преобразовател  в зону установлени  сторону верхнего уровн  (V3r + Av), показана на фиг.З. При этом устройство работает также, как и в рассмотренном случае контрол  tycj, с тем лишь отличием, что в момент te происходит последнее срабатывание компаратора 7, на его выходе устанавливаетс  единичный сигнал (фиг.З.д), который посту- паёт через элемент И 16 на вход формировател  10 импульсов, на выходе которого формируетс  короткий строб-импульс (фиг.З.ж), воздействующий на стробирую- щие входы блока 20 элементов И и регистра 23. - -

Временна  диаграмма работы устройства при контроле времени установлени  tyci, когда выходной сигнал контролируемого 26 цифроаналогового преобразовател  убывает от значени . VNI до VN2 (при NI №) в случае вхождени  выходного сигнала контролируемого цифроаналового преобразовател  26 в зону установлени  ±Дусо стороны верхнего уровн  (V3T + AV ), показа- на на фиг.4, а со стороны нижнего уровн  (V3T - Av) - на фиг,5. При этом устройство работает так же, как и в рассмотренных случа х контрол  tycr, с теми лишь отличи ми, что в момент t2 первым срабатывает компа- ратор 7 и на его выходе устанавливаетс  единичный сигнал (фиг.4, д и 5, с).

Дл  исключени  вли ни  возможных сбоев в работе блоков устройства достоверность результатов контрол  в нем осущест- вл етс  выдача сигналов неисправности. Сигнал неисправности формируетс  триггером 21 по выходным сигналам компараторов б и 7, поступающих через элемент И 16 на третий вход триггера 21. Если к моменту установлёнШ задержанного импульса на п- ом выходе бока 11 задержки (моменты п на фйг,2 и 4 и tg на фиг.З и 5) на третьем входе триггера 21 воздействует нулевой сигнал, что происходит в случае, если в тот же мо- мент сигнал контролируемого цифроаналогового преобразовател  26 не находитс  в зоне установлени  ± AV, то на неинвертирующем выходе триггера 21 устанавливаетс  нулевой сигнал, запрещающий в дальнейшем считывание информации из регистра 23 в блок 25, а на инвертирующем выходе триггера 21 устанавливаетс  единичный сигнал, который в конце рабочего такта устройства поступает через элемент.И

5 0

5 0 5

0 5 0 ,.

5

18 на внешний выход 29 и воспринимаетс  как неисправность в работе устройства.

Сигнал неисправности формируетс  также элементом ЭКВИВАЛЕНТНОСТЬ 24 и триггером 22 по выходным сигналам блока 20. В случае, если в результате контрол  на всех выходах элементов И блока 20 сформированы нулевые сигналы или единичные сигналы, то на выходе элемента ЭКВИВАЛЕНТНОСТЬ 24 устанавливаетс  единичный сигнал, по которому в момент установлени  задержанного импульса на (п+1)-ом выходе блока 11 задержки (моменты Чв на фиг.2 и 4 и tio на фиг.З и 5) на инвертирующем выходе триггера 22 устанавливаетс  нулевой сигнал, запрещающий в дальнейшем считывание информации из регистра 23 в блок 25, а на неинвертирующем выходе триггера 22 устанавливаетс  единичный сигнал (фиг.2,и, 3,и, 4,и, 5,и), который в конце рабочего такта устройства поступает через элемент И 19 на внешний выход 30 и воспринимаетс  как неисправность в работе устройства. Причиной по влени  сигналов неисправности может, служить либо неработоспособность контролируемого 26 цифроаналогового преобразо- вател , либо сбои в работе блоков устройства, а также ошибки в установке кодов Ni, Na. N3r и положени  переключател  14 блока 11. Возможность обнаружени  неисправности позвол ет повысить достоверность результатов контрол .

Устройство позвол ет контролировать врем  установлени  как однолол рных цифроаналоговых преобразователей с выход- ными сигналами положительной или отрицательной пол рности, так и бипол рных цифроаналоговых преобразователей. Алгоритм его работы остаетс  таким же, как и б рассмотренных случа х, но при этом изменение выходного сигнала от нулевого значени  (или от значени  положительной пол рности дл  бипол рных цифроаналоговых преобразователей) до значений отрицательнойпол рности должно восприниматьс  как его убывание и наоборот , изменение выходного сигнала от значений отрицательной пол рности до нулевого значени  (или значени  положительной пол рности дл  бипол рных цифроаналоговых преобразователей) должно восприниматьс  как его нарастание. Дл  обеспечени  возможности контрол  времени установлени  бипол рных цифроаналоговых преобразователей , эталонный 4 цифроаналоговый преобразоватль также должен быть бипол рным , что может быть обеспечено путем смещени  однопол рного диапазона.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  времени устаовлени  цифроэналогового преобразоваел  содержащее задающий генератор мпульсов, вход которого  вл етс  шиной Пуск а выход соединен с входом управлеи  переключател  кодов и входами первого и второго формирователей импульсов, задатчик кодов, первые, вторые и третьи выходы которого соединены соответственно с соответствующими первыми и вторыми информационными входами переключател  кодов и с соответствующими информационными входами эталонного цифроаналогового преобразовател , выход которого подключен к входу блока задани  зоны сравнени , первый и второй выходы которого подключены соответственно к первым входам первого и второго компараторов, вторые входы которых  вл ютс  входной шиной устройства, выходной шиной которого  вл ютс  выходы переключател  кодов, выход первого компаратора соединен с первым входом первого элементоа И, выход первого формировател  импульсов подключен к входу блока задержки, выходы с первого по п-1 соединены с соответствующими информационными входами блока элементов И, выходы которого соединены с соответствующими информационными входами регистра и элемента ЭКВИВАЛЕНТНОСТЬ, а выходы регистра соединены соответственно с информационными входами блока индикации результата контрол , элемент ИЛИ, отличающеес  тем, что, с целью

   повышени  точности за счет повышени  разрешающей способности устройства, в него введены третий формирователь импульсов и два триггера, при этом первый вход элемента ИЛИ  вл етс  шиной Исходное состо ние, второй вход соединен с выходом первого формировател  импульсов, а выход подключен к входам установки в О регистра, первого и второго триггеров, вы- 0 ход второго компаратора соединен с вторым входом первого элемента И, выход которого подключен к информационному входу первого триггера и через третий формирователь импульсов подключен к строби- 5 рующему входу блока элементов И. п-й выход блока задержки соединен с входом синхронизации первого триггера, неинвён- тирующий выход которого подключен к первому входу второго элемента И, первый вход 0 которого соединен с выходом второго формировател  импульсов и объединен с первыми входами третьего и четвертого элементов И, третий вход второго элемента И соединен с инвертирующим выходом вто- 5 рого триггера, а выход подключен к управл ющему входу блока индикации результата контрол , инвертирующий выход первого триггера соединен с вторым входом третьего элемента И, второй вход четвертого эле- 0 мента И подключен к неинвертирующему выходу второго триггера, вход1 синхронизации которого соединен с.п+1-м выходом блока задержки, а информационный вход - с выходом элемента ЭКВИВАЛЕНТНОСТЬ, 35 выходы третьего и четвертого элементов И  вл ютс  шиной Неисправность.