RU1774462C - Цифровой синтезатор синусоидальных сигналов - Google Patents

Abstract

Изобретение относитс  к области радиотехники . Цель изобретени  - уменьшение нелинейных искажений выходных сигналов. Цифровой синтезатор синусоидальных сигналов содержит формирователь 1 управл ющих сигналов, генератор 2 переменной частоты, реверсивный счетчик 3, первый блок пам ти (БП) 4, цифроаналсговый преобразователь (ЦАП) 5, фильтр 6 нижних частот , элемент И 7, двоичный счетчик 8, элемент задержки 9, второй БП 10, первый блок сравнени  11, второй блок сравнени  12. Формирователь 1 управл ет тактовой частотой генератора 2. Второй блок сравнени  12 сравнивает коды с выходов реверсивного счетчика 3 и двоичного счетчика 8, а первый блок сравнени  11 сравнивает коды с соответствующих выходов первого и второго БП 4, 10. Поставленна  цель достигаетс  тем, что в случае неравенства кодов импульс с выхода первого блока сравнени  11 поступает на вычитающий вход формировател  1 и уменьшаетс  частота генератора 2. Импульсы несовпадени  кодов будут поступать на вход формировател  1- до тех пор, пока частота дискритизации будет превышать максимально допустимую частоту и имеют место сбои при выборке кодов из первого БП 4. 2 ил.

Description

VJ

2

-N О Ю

Щиг.1

Изобретение относитс  к области радиотехники и может быть использовано в приемопередающей и радиоизмерительной аппаратуре.

Целью изобретени   вл етс  уменьшение нелинейных искажений выходных сигналов .

На фиг. 1 представлена электрическа  структурна  схема цифрового синтезатора синусоидальных сигналов; на фиг. 2 - временные диаграммы его работы.

Цифровой синтезатор синусоидальных сигналов содержит формирователь 1 управл ющих сигналов, генератор 2 переменной частоты, реверсивный счетчик 3, первый блок пам ти (БП) 4, цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних частот , элемент И 7, двоичный счетчик 8, элемент задержки 9, второй БП 10, первый блок сравнени  11, второй блок сравнени  12.

Цифровой синтезатор синусоидальных сигналов работает следующим образом.

В формирователь 1, который может быть выполнен, например, в виде вычитающего двоичного счетчика с параллельным заносом информации, заноситс  код частоты дискретизации тактового генератора 2, Генератор 2 принимает этот код и выдает импульсную последовательность соответствующей частоты. Генератор 2 может быть выполнен например, в виде последовательно соединенных ЦАП и генератора, управл емого напр жением (ГУН) (на фиг. 1 не показано), и мажет мен ть выходную частоту , в зависимости от входного кода, в широком диапазоне. Импульсы с выхода генератора (фиг. 2а) поступают на счетный сход реверсивного счетчика 3 поступает на адресные входы первого БП 4, в пам ти которого содержатс  двоичные кодовые комбинации, соответствующие дискретным значени м функции синус в первом квадранте , т.е. между фазовыми углами от ©1 0° до ©л 90°. В соответствии с поступающими адресами первый БП 4 в первой и третьей четверт х периода выдает на ЦАП 5 двоичные коды значений функции синус от HH 0° до &2 - 90°, a DO второй и четвертой четверт х периода от Эл 90° до ©i 0°) фиг. 26) таким образом, ЦАП 5 формирует синусоидальный сигнал (фиг. 2д), переключение пол рности которого осуществл етс  первым управл ющим выходом реверсивного счетчика 3 каждые полпериода в мо- менгы прохождени  функции синус через О (фиг. 2г). Фильтр 6 устран ет нежелательные переходные помехи выходного синусоидального сигнала. Одновременно с этим

выходной код реверсивного счетчика 3 поступает на входы первой группы сравнени  первого блока сравнени  11, входы второй группы сравнени  которой подключены к

выходам двоичного счетчика 0. Первый блок сравнени  11 при совпадении кодов на ее входах формирует импульс-равенства (рис. 2з) который поступает на вход элемента задержки 9 и второй вход элемента И 7.

0 Посто нна  времени задержки элемента задержки 9 должна быть равна времени задержки выборки кодов из первого БП 4. Коды с выходов которого (рис. 2е) сравниваютс  с кодами на выходе второго БП 10, в

5 пам ти которой содержатс  те же значени  функции, первый блоком сравнени  11 в момент прихода импульса разрешени  сравнени , который поступает с выхода элемента задержки 9, Если сигнал разреше0 им  сравнени  отсутствует или коды, поступающие с выходов первого и второго БП 4 и 10 равны, то на выходе первого блока срав-. нени  11 присутствует низкий потенциал, если коды не равны, то высокий. Двоичный

5 счетчик 8 при этом находитс  в статическом состо нии. Управление его счетом осуществл ет элемент И7, на первый вход которого поступает импульс разрешени  счета со второго управл ющего выхода реверсивно0 го счетчика 3 при его работе в вычитающем режиме. Переключение двоичного счетчика 8 происходит по заднему фронту импульса равенства, поступающего с выхода второго блока сравнени  12. Таким образом, если на

5 выходе, первого элемента сравнени  11 присутствует нулевой потенциал, то коды, считываемые с первого БП 4 имеют верные значени , если же на выходе первого элемента сравнени  11 присутствуют импульсы

0 несравнени , то это значит, что или период дискретизации выбран неверно и период импульсов дискретизации генератора 2 мень- ше времени выборки кодов из первого БП А, или по данному адресу в первый БП 4 проис5 ходит неверное считывание информации. Импульсы несравнени , формирующиес  на выходе первого элемента сравнени  11 поступают на вычитающий вход формировател  1. Управл ющий код уменьшаетс  на единицу и

0 генератор 2, в соответствии с поступающим кодом, уменьшает частоту дискретизации. По заднему фронту импульса равенства, поступающего с выхода второго элемента сравнени  12 через элемент И 7 двоичный

5 счетчик 8 увеличивает свое значение на единицу и во врем  пр мого счета реверсивного ..счетчика 3 произойдет сравнение кодов следующих  чеек пам ти первого и второго А и 10. Если коды окажутс  снова неравны,

то подстройка частоты дискретизации генератора 2 повторитс  вновь.

Описанный процесс будет продолжатьс  до тех пор, пока не прекрат тс  сбои на выходе первого БП 4. Частота дискретизации в этом случае будет соответствовать максимально допустимой в данном генераторе 2. Если же импульсы несравнени  не прекращаютс  со снижением частоты, выдаваемой генератором 2, то можно сделать вывод о неисправности  чеек пам ти первого БП А по данным адресам,

Таким образом, в данном цифровом синтезаторе синусоидальных сигналов возможна автоматическа  установка максимальной частоты дискретизации генератора 2, при этом код, соответствующий этому значению частоты, может быть считан во внешнее устройство, что исключает возможность ошибочной установки кодов не соответствующих верхней границе рабочих частот генератора, а также возможно обнаружение неисправных  чеек пам ти, что в целом снижает нелинейные искажени  в выходном синусоидальном сигнале.

Claims (1)

1. Формула изобретени 

   Цифровой синтезатор синусоидальных сигналов, содержащий последовательно соъ

   шшлпппппплппппппппппттшь

   2

   aL

   д

   е Щ- ж

   3

   П

   единенные формирователь управл ющих сигналов, генератор переменной частоты, реверсивный счетчик, первый блок пам ти, цифроаналоговый преобразователь и 5 фильтр нижних частот, при этом вход переключени  пол рности цифроаналогового преобразовател  соединен с первым управл ющим выходом реверсивного счетчика, отличающийс  тем, что, с целью

   0 уменьшени  нелинейных искажений выходных сигналов, между вторым управл ющим выходом реверсивного счетчика и вычитающим входом формировател  управл ющих сигналов введены последовательно соедй5 ненные элемент И, двоичный счетчик, второй блок пам ти и первый блок сравнени , а также введены последовательно соединенные второй блок сравнени  и элемент задержки, выход которого подключен к вхо0 ду разрешени  сравнени  первого блока сравнени , второй кодовый вход которого соединен с кодовым выходом первого блока пам ти, первый и второй кодовые входы второго блока сравнени  подключены соот5 ветственно к кодовому выходу реверсивного счетчика и к кодовому выходу двоичного счетчика, второй вход элемента И соединен с выходом второго блока сравнени .

   W

   -