RU1772806C - Image processor - Google Patents
Image processorInfo
- Publication number
- RU1772806C RU1772806C SU894681011A SU4681011A RU1772806C RU 1772806 C RU1772806 C RU 1772806C SU 894681011 A SU894681011 A SU 894681011A SU 4681011 A SU4681011 A SU 4681011A RU 1772806 C RU1772806 C RU 1772806C
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- information
- address
- block
- Prior art date
Links
Landscapes
- Image Generation (AREA)
Abstract
Изобретение относитс к технике цифровой обработки сигналов, в частности к устройствам обработки изображений, и может быть использовано в устройствах отображени информации. Цель изобретени - повышение быстродействи . В устройство, содержащее блок оперативной пам ти, блок микропрограммного управлени , блок пам ти микропрограмм, генератор тактовых импульсов, арифметическое устройство, введены входной регистр, сумматор, синхронизатор , блок формировани знаковой информации, блок формировани графической информации. Сущность предлагаемого устройства состоит в том, что за счет реализации параллельной обработки и отображе- ни информации и отсутстви необходимости синтезировать знак, повысилась производительность устройства по сравнению с прототипом. 1 ил. сл СThe invention relates to techniques for digital signal processing, in particular to image processing devices, and can be used in information display devices. The purpose of the invention is to increase speed. An input register, an adder, a synchronizer, a symbol information generating unit, a graphic information generating unit are introduced into a device comprising a random access memory unit, a microprogram control unit, a microprogram memory unit, a clock generator, an arithmetic device. The essence of the proposed device is that due to the implementation of parallel processing and display of information and there is no need to synthesize the sign, the productivity of the device has increased compared to the prototype. 1 ill. sl c
Description
Изобретение относитс к цифровой обработке сигналов, в частности к устройствам обработки изображений, а также к устройствам отображени информации.The invention relates to digital signal processing, in particular to image processing devices, as well as information display devices.
Известно устройство содержащее блок управлени , регистр адреса, счетчик знакомест , счетчик строк знакомест, счетчик строк знаков, блок синхронизации, регистр сдвига, знакогенератор, буферные регистры , коммутатор адреса, тактовый генератор, блок ОЗУ 1.A device is known comprising a control unit, address register, familiarity counter, familiarity line counter, character string counter, synchronization unit, shift register, character generator, buffer registers, address switch, clock, RAM unit 1.
Недостатком этого устройства вл етс по вление помех на экране индикатора в процессе редактировани и обмене данными , вызванных асинхронным прерыванием процесса регенерации.The disadvantage of this device is the appearance of noise on the indicator screen during editing and data exchange caused by asynchronous interruption of the regeneration process.
Известно устройство,содержащее дешифратор , пам ть, счетчик адреса, знакогенератор , счетчик точек, счетчик знаков, счетчик телевизионных строк, формирователь начального адреса и вторую пам ть, коммутатор 2.A device is known comprising a decoder, a memory, an address counter, a character generator, a point counter, a character counter, a television line counter, a start address generator and a second memory, switch 2.
В устройстве рабочее поле экрана разбиваетс на большое число точек или элементов изображени , Каждому элементу экрана соответствует один бит в оперативной пам ти. Дл увеличени быстродействи в него введены коммутатор адреса, формирователь начального адреса и втора пам ти. При этом счетчик адреса обеспечивает непосредственную адресацию устройства оперативного запоминающего при загрузке и чтении данных. Коммутатор обеспечивает переключение адреса загрузки и кода знака в моменты загрузки и чтени второй пам ти, котора предназначена дл хранени и регенерации и информации, отображаемой на экране ЭЛТ.In the device, the working field of the screen is divided into a large number of dots or image elements. Each screen element corresponds to one bit in RAM. To increase the speed, an address switch, a start address shaper, and a second memory are introduced into it. At the same time, the address counter provides direct addressing of the random-access memory device when downloading and reading data. The switch provides switching of the download address and sign code at the moments of loading and reading the second memory, which is intended for storage and regeneration and information displayed on the screen of a CRT.
XJ XIXJ XI
юYu
0000
оabout
CNCN
Недостатком этого устройства вл етс низкое быстродействие, отсутствие возможности пересчета координат.The disadvantage of this device is its low speed and the inability to recalculate coordinates.
Наиболее близким к предлагаемом/ в- л етсл устройство содержащее блок микро- программного управлени , блок пам ти, генератор тактовых импульсов, блок выполнени операций, блок пам ти констант, регистр состо ний, блок ОЗУ 3.Closest to the proposed one is a device comprising a micro-software control unit, a memory unit, a clock generator, an operation unit, a constant memory unit, a state register, a RAM unit 3.
Это устройство осуществл ет обработку информации, поступающей на вход устройства , а именно пересчет координат, накопление информации, арифметико-логические операции над отображаемыми данными, преобразование отображаемой информа- ции.This device processes the information received at the input of the device, namely, recalculating coordinates, accumulating information, arithmetic and logical operations on the displayed data, and converting the displayed information.
Недостатком вл етс низкое быстродействие , т.к. все перечисленные выше функции выполн ютс последовательно во времени на одних и тех же аппаратных сред- ствах, поэтому после поступлени очередных входных координат необходимо большое количество тактов работы устройства дл получени выходного значени .The disadvantage is the low speed, because All of the above functions are performed sequentially in time on the same hardware, therefore, after the arrival of the next input coordinates, a large number of clock cycles of the device is necessary to obtain the output value.
Цель изобретени - повышение быстро- действи ,The purpose of the invention is to increase the speed of action,
Поставленна цель, достигаетс тем, что в устройство дл обработки изображений содержащее блок оперативной пам ти блок микропрограммного управлени , блок пам ти микропрогоамм, арифметическое устройство, генератор тактовых импульсов, выход которого соединен с первыми входами арифметического устройства и блока микропрограммного управлени , первый выход которого соединен с адресным входом блока пам ти микропрограмм, выход которого соединен со вторым входом блока микропрограммного управлени , третий вход которого соединен с первым входом/ /выходом арифметического устройства; введены входной регистр, сумматор, синхронизатор , блок формировани знаковой информации и блок формировани графической информации, причем второй вход/вы- ход арифметического устройства, вход/выход блока оперативной пам ти, информационные входы блоков формировани знаковой информации и формировани графической информации объединены и подключены к выходу входного регистра, информационный вход которого соединен со входом устройства, а синхровход - со вторым выходом блока микропрограммного управлени , третий, четвертый, п тый, шее- той и седьмой выходы которого подключены соответственно к выходу i отовности устройства , к входу записи блока оперативной пам ти , первому и второму управл ющим входам блока формировани знаковой информации и к стробирующему входу блока Формировани графической информации, тактирующий вход и информационный выход которого соединены соответственно с выходом генератора тактовых импульсов и с первым входом сумматора, второй вход которого соединен с информационным выходом блока формировани знаковой информации , адресный вход которого соединен с адресным выходом блока формировани графической информации и с первым входом синхронизатора, второй вход и выход которого соединены соответственно с выходом сумматора и с выходом устройства, причем блок формировани знаковой информации содержит коммутатор адреса и данных, запоминающее знаковое устройство, знакогенератор, выход которого вл етс информационным выходом блока, адресный вход блока соединен с адресным входом коммутатора адреса и данных, информационный вход которого вл етс информационным входом блока, а разрешающий вход коммутатора адреса и данных вл етс первым управл ющим входом блока, выход коммутатора адреса и дан- ных соединен с адресным и информационным входами запоминающего знакового устройства, вход обращени которого вл етс вторым управл ющим входом блока, а выход - соединен с первым входом знакогенератора, второй вход которого соединен с адресным входом блока, а выход - с выходом блока, кроме того блок формировани графической информации содержит регистр данных, коммутатор адреса м данных, запоминающее графическое устройство, счетчик адреса, счетный вход которого вл етс тактирующим входом блока, выход счетчика адреса- вл етс адресным выходом блока и соединен с адресными входами запоминающего графического устройства и коммутатора адреса и данных, выход которого соединен со входом запоминающего графического устройства , выход которого вл етс информационным выходом блока, информационный вход коммутатора адреса и данных соединен с выходом регистра данных, информационный вход которого вл етс информационным входом блока, а строби- рующий вход - стробирующим входом блока .The goal is achieved by the fact that in the image processing device comprising a random access memory unit, a microprogram control unit, a microprogram memory unit, an arithmetic device, a clock generator, the output of which is connected to the first inputs of the arithmetic device and the microprogram control unit, the first output of which is connected with the address input of the microprogram memory unit, the output of which is connected to the second input of the microprogram control unit, the third input of which is connected to the first Odom / / output of the arithmetic unit; input register, adder, synchronizer, character information generation unit and graphic information generation unit are introduced, the second input / output of the arithmetic device, RAM input / output, information inputs of the character information generation and graphic information generation units are combined and connected to the output of the input register, the information input of which is connected to the input of the device, and the sync input is connected to the second output of the microprogram control unit, the third, fourth, fifth, neck the seventh and seventh outputs of which are connected respectively to the device output i of the device, to the recording input of the random access memory unit, the first and second control inputs of the sign information generation unit and to the gate input of the graphic information generation unit, whose clock input and information output are connected respectively to the output clock generator and with the first input of the adder, the second input of which is connected to the information output of the sign information generation unit, whose address input is it is single with the address output of the graphic information generation unit and with the first input of the synchronizer, the second input and output of which are connected respectively to the output of the adder and the output of the device, and the sign information generation unit contains an address and data switch, a memory of the sign device, a character generator, the output of which is information output of the block, the address input of the block is connected to the address input of the address and data switch, the information input of which is the information input of the block, and once The input address of the address and data switch is the first control input of the unit, the output of the address and data switch is connected to the address and information inputs of the memory sign device, the access input of which is the second control input of the unit, and the output is connected to the first input of the character generator , the second input of which is connected to the address input of the block, and the output is connected to the output of the block, in addition, the block for generating graphic information contains a data register, an address m data switch, a memory graphic device in, an address counter, the counting input of which is the clock input of the block, the output of the address counter is the address output of the block and connected to the address inputs of the memory graphic device and the address and data switch, the output of which is connected to the input of the memory graphic device, the output of which is the information output of the block, the information input of the address and data switch is connected to the output of the data register, the information input of which is the information input of the block, and the gate input is robotic input block.
На чертеже представлена структурна схема устройства дл обработки изображении .The drawing is a block diagram of an image processing apparatus.
Устройство дл обработки изображений содержит входной регистр 1, арифметическое устройство 2, блок микропрограммного управлени 3, блок пам ти микропрограммThe image processing device comprises an input register 1, an arithmetic device 2, a firmware control unit 3, a firmware memory unit
4, блок оперативной пам ти 5, генератор тактовых импульсов 6. блок формировани знаковой информации 7, сумматор 8, синхронизатор 9, блок формировани графической информации 10, причем блок формировани знаковой информации 7 содержит коммутатор адреса и данных 11, устройство запоминающее знаковое 12, знакогенератор 13. а блок формировани графической информации 10 содержит ре- гистр данйых 14, коммутатор адреса и данных 15, устройство запоминающее графическое 16, счетчик адреса 17,4, random access memory unit 5, clock generator 6. character information generating unit 7, adder 8, synchronizer 9, graphic information generating unit 10, wherein the character information generating unit 7 includes an address and data switch 11, a symbol storage device 12, a character generator 13. And the graphic information generating unit 10 contains a data register 14, an address and data switch 15, a graphic memory device 16, an address counter 17,
Устройство работает следующим образом .The device operates as follows.
Работой всего устройства управл ет блох микропрограммного управлени 3 по микропрограммам, наход щимс в блоке пам ти микропрограмм 4. При включении устройства микропрограммный аппарат производит начальную установку всех узлов и переходит на цикл ожидани поступлени массива входных координат. При этом вырабатываетс сигнал ГОТОВ, который означает , что устройство готово к приему координат.The operation of the entire device is controlled by the microprogram control fleas 3 according to the microprograms located in the microprogram memory 4. When the device is turned on, the microprogram apparatus makes the initial installation of all nodes and switches to a waiting cycle for an array of input coordinates. In this case, a READY signal is generated, which means that the device is ready to receive coordinates.
Входному массиву координат предшествует служебное слово, которое содержит признак начала и размер обрабатываемого массива координат, масштаб и режим обра- ботки изображени . Служебное слово хранитс до поступлени следующего массива координат и используетс при обработке.The input coordinate array is preceded by a service word that contains the sign of the beginning and size of the processed coordinate array, the scale and image processing mode. The service word is stored until the next array of coordinates is received and is used in processing.
Весь массив входных координат записываетс в ОЗУ 5. Затем устройство перехо- дит на обработку координат. Выходные данные из арифметического устройства занос тс в блок формировани графической информации, а по сн юща знакова информаци (масштаб, временна или частот- па область, размер обрабатываемого блока координат и др.) занос тс в блок формировани знаковой информации, Коды координат X n Y запоминаютс в формирователе графической информации одновре- менио по выдаче информации с выхода арифметического устройства. Выходы блоков формирователей знаковой и графической информации поступают на входы сумматора 8, суммарный сигнал с выхода поступает на вход синхронизатора 9, Он обеспечивает преобразование кодов координат в последовательный код и синхронную выдачу последовательностей кодов координат совместно со строчными и кадро- выми импульсами.Выходной сигнал может непосредственно подаватьс на устройство отображени с растровой разверткой.The entire array of input coordinates is written to RAM 5. Then, the device switches to coordinate processing. The output from the arithmetic device is entered into the graphic information generation unit, and the explanatory sign information (scale, time or frequency domain, size of the processed coordinate block, etc.) is entered into the symbol information generation unit, Coordinate codes X n Y stored in the graphic information generator at the same time as outputting information from the output of the arithmetic device. The outputs of the blocks of the shapers of the symbolic and graphic information go to the inputs of the adder 8, the total signal from the output goes to the input of the synchronizer 9, It provides the conversion of coordinate codes into a serial code and synchronously generates sequences of coordinate codes together with line and frame pulses. The output signal can directly fed to a raster scan imaging device.
Блок формировани знаковой информации 7 работает следующим образом.The character information generating unit 7 operates as follows.
Коды знаковой (по сн ющей) информации и ее адрес в блок поступают с выхода арифметического устройства по управл ющему сигналу с выходу блока микропрограммного управлени , по сигналу с которого происходит также загрузка информации в устройство запоминающее знаковое 12.Codes of sign (information) information and its address to the unit are received from the output of the arithmetic device by a control signal from the output of the microprogram control unit, by the signal from which information is also loaded into the sign memory device 12.
В случае, когда нет загрузки кодов знаковой информации, адрес чтени с выхода коммутатора адреса и данных 11 подаетс на устройство запоминающее знаковое 12, считываемые коды поступают на вход знакогенератора 13. Выходные коды которого поступают на один из входов сумматора 8. Блок формировани графической информации 10 работает следующим образом. Коды координат X и Y с выхода арифметического устройства 2 записываютс в регистр данных 14 и одновременно с этим с задержкой на такт синхросерии эта информаци заноситс в устройство запоминающее графическое 16. Коммутатор адреса и данных 15 обеспечивает переключение адресации устройства запоминающего графического 16 поочередно в режим записи или регенерации (чтени ). Адрес регенерации (чтени ) формируетс счетчиком адреса 17, на счетный вход которого поступает синхро- сери с выхода генератора тактовых импульсов 6. Выходна информаци (при регенерации) поступает на сумматор 8.In the case when there is no loading of the sign information codes, the read address from the output of the address and data switch 11 is supplied to the sign memory 12, the read codes go to the input of the character generator 13. The output codes of which go to one of the inputs of the adder 8. The unit for generating graphic information 10 works as follows. Codes of coordinates X and Y from the output of arithmetic device 2 are recorded in the data register 14 and at the same time, with a delay of a clock cycle, this information is stored in the graphic memory device 16. The address and data switch 15 switches the addressing of the graphic memory device 16 alternately into recording mode or regeneration (reading). The regeneration (reading) address is formed by the address counter 17, the counting input of which receives the clock from the output of the clock 6. The output information (during regeneration) is supplied to the adder 8.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894681011A RU1772806C (en) | 1989-04-18 | 1989-04-18 | Image processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894681011A RU1772806C (en) | 1989-04-18 | 1989-04-18 | Image processor |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1772806C true RU1772806C (en) | 1992-10-30 |
Family
ID=21442705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894681011A RU1772806C (en) | 1989-04-18 | 1989-04-18 | Image processor |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1772806C (en) |
-
1989
- 1989-04-18 RU SU894681011A patent/RU1772806C/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №1401447, кл. G 06 F 3/153. 1986. Авторское свидетельство СССР N° 1010613.кл. G 06 F 3/153, 1983. Авторское свидетельство СССР № 1309044.кл. G 06 F 15/62, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU1772806C (en) | Image processor | |
JPS63113776A (en) | Conversion circuit for maximum value and minimum value of picture | |
JP2854420B2 (en) | Multidimensional address generator and its control method | |
US5412777A (en) | Display device having a built-in memory | |
JPS6061853A (en) | Information processor | |
SU930355A1 (en) | Graphic information output device | |
JPS59101089A (en) | Memory circuit | |
SU849254A1 (en) | Information registering device | |
JP2610887B2 (en) | Image data rotation processor | |
JP3251027B2 (en) | Image display memory | |
JPS5897086A (en) | Data transfer circuit for image memory | |
SU1339625A1 (en) | Graphic information output device | |
SU1709385A1 (en) | Video signal generator | |
SU543960A1 (en) | Device for displaying information | |
SU1624534A1 (en) | Buffer memory unit | |
SU1589288A1 (en) | Device for executing logic operations | |
RU1785034C (en) | Information representation device for tv-indicator screen | |
SU1116458A1 (en) | Storage | |
JP2824708B2 (en) | Graphic drawing device | |
SU1462407A1 (en) | Device for shaping the address of video memory of dot graphic display | |
SU1469518A1 (en) | Device for representing an image on screen of tv receiver | |
SU1660021A1 (en) | Device for image conversion | |
SU805299A1 (en) | Device for displaying information on crt screen | |
KR100243177B1 (en) | Apparatus and method for graphic data processing | |
SU1649531A1 (en) | Number searcher |