RU1771074C - Optoelectronic receiver for fiber-optic communication lines - Google Patents
Optoelectronic receiver for fiber-optic communication linesInfo
- Publication number
- RU1771074C RU1771074C SU894716869A SU4716869A RU1771074C RU 1771074 C RU1771074 C RU 1771074C SU 894716869 A SU894716869 A SU 894716869A SU 4716869 A SU4716869 A SU 4716869A RU 1771074 C RU1771074 C RU 1771074C
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- elements
- trigger
- comparators
- outputs
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к волоконно-оптическим системам св зи, в частности к фотоприемным устройствам в цифровых волоконно-оптических системах передачи данных. Цель изобретени - повышение поФиг . мехозащищенности, позвол ющей повысить достоверность принимаемой информации . Устройство содержит фотодетектор 1 с балластным резистором 2, масштабированный усилитель на усилител х 3.4 и резисто -1 pax 5-8, дифференцирующую цепь 9-1 ОТ два компаратора 11, 12 с цеп ми смещени 13-16 и выходные цепи компараторов 17, 18. Введение двух элементов И 19, 20, элементов задержки 21,22, шины синхроимпульсов управлени 26 позвол ет уменьшить возможность сбоев информации и засинхронизмровать входную посылку с тактовой сеткой системы передачи данных. 3 ил. ё VI v| О 2The invention relates to fiber optic communication systems, in particular to photodetectors in digital fiber optic data transmission systems. The purpose of the invention is to increase in FIG. mechanical protection, allowing to increase the reliability of the received information. The device comprises a photodetector 1 with a ballast resistor 2, a scaled amplifier for amplifiers 3.4 and a resistor of -1 pax 5-8, a differentiating circuit 9-1 from two comparators 11, 12 with bias circuits 13-16 and output circuits of comparators 17, 18. The introduction of two elements And 19, 20, delay elements 21,22, control clock bus 26 allows to reduce the possibility of information failures and synchronize the input package with the clock grid of the data transmission system. 3 ill. ё VI v | About 2
Description
Изобретение относитс к волоконно- оптическим системам св зи и может быть использовано в фотоприемных устройствах цифровых волоконно-оптических систем передачи данных.The invention relates to fiber optic communication systems and can be used in photodetectors of digital fiber optic data transmission systems.
Цель изобретени - повышение помехозащищенности .The purpose of the invention is to increase noise immunity.
На фиг.1 приведена функциональна схема устройства; на фиг.2 - информационный импульс реального сигнала; на фиг.З - схемы элементов задержки, схема синхронизации и выходные элементы устройства.Figure 1 shows the functional diagram of the device; figure 2 - information pulse of a real signal; Fig. 3 - diagrams of delay elements, synchronization circuit and output elements of the device.
Оптоэлектронный приемник дл волоконно-оптических линий св зи с повышенной помехоустойчивостью содержит фотодетектор 1, входной резистор 2. масштабированный усилитель на усилител х 3 и 4, входные резисторы 5 и б и резисторы 7 иThe optoelectronic receiver for fiber-optic communication lines with increased noise immunity contains a photodetector 1, an input resistor 2. a scaled amplifier for amplifiers 3 and 4, input resistors 5 and 6, and resistors 7 and
8обратной св зи усилителей, дифференцирующую цепь, состо щую из конденсатора8 amplifier feedback, differentiator circuit consisting of capacitor
9и резистора 10, компараторы 11 и 12, цепи смещени компараторов, состо щие из резисторов 13,14 и 15, 16, нагрузочные резисторы 17 и 18 компараторов, первый и второй элементы И 19 и 20, первый и второй элементы задержки 21 и 22, триггер 23, цепь установки исходного состо ни , состо щую из резистора 24 и конденсатора 25, шину 26 синхроимпульсов улравлени , выход 27 приемника.9 and resistor 10, comparators 11 and 12, bias circuits of the comparators, consisting of resistors 13,14 and 15, 16, load resistors 17 and 18 of the comparators, the first and second elements And 19 and 20, the first and second delay elements 21 and 22, a trigger 23, an initial state setting circuit consisting of a resistor 24 and a capacitor 25, an alignment clock bus 26, a receiver output 27.
Задержка импульсов в элементах 21 и 22 осуществл етс цифровым способом с помощью подсчета определенного количества синхроимпульсов, обеспечива тем са- мым как синхронизацию включени - отключени триггера 23, так и момент его переброса из одного состо ни а другое, определ емый временем завершени дребезга гдр1 и 1до2 (см. фиг.2) относительно переднего Фронта информационного импульса . Этим самым исключаетс возмож - ность ложных переключений триггера 23 в течение одного информационного импульса . На фиг.2 изображен информационный импульс на выходе усилител 4.The delay of the pulses in the elements 21 and 22 is carried out digitally by counting a certain number of clock pulses, thereby ensuring both the on-off synchronization of the trigger 23 and the moment of its transfer from one state to another, determined by the completion time of the bounce gdr1 and 1 to 2 (see figure 2) relative to the front of the information pulse. This excludes the possibility of false switching of the trigger 23 during one information pulse. Figure 2 shows the information pulse at the output of the amplifier 4.
На фиг.З приведена схема элементов задержки 21,22 и их св зи с элементами И 19, 20 и триггером 23. На схеме выходы элементов И 19, 20 соедин ютс соответственно с входами установки 1 D-триггеров 28 и 29, на входы С D-триггеров 28...33 подаютс синхроимпульсы с шины 26, выход О триггера 23 подключен ко входу установки О Ь-триггера 30, а выход 1 подключен к такому же входу D-триггера 31. Таким образом,информационные импульсы после дифференцировани поступают на информационные входы Г элемента И 19 и О элемента И 20, на вторые входы которых поступают разрешающие сигналы соответственно с выходов О и Г триггера 23. С выходов элементов И 19, 20 импульсы поступают дл предварительного запоминани на входы S D-триггеров 28 и 29Fig. 3 shows a diagram of the delay elements 21,22 and their connection with the elements And 19, 20 and trigger 23. In the diagram, the outputs of the elements And 19, 20 are connected respectively to the inputs of the installation 1 D-flip-flops 28 and 29, to the inputs C D-flip-flops 28 ... 33 are supplied with clock pulses from bus 26, output О of flip-flop 23 is connected to the input of installation О of L-flip-flop 30, and output 1 is connected to the same input of D-flip-flop 31. Thus, information pulses after differentiation are fed to information inputs Г of the element And 19 and O of the element And 20, the second inputs of which receive the enable signal s, respectively, from the outputs G and G outputs of flip-flop 23. AND gates 19, 20 pulses are applied for pre-storing the inputs S D-flip-flops 28 and 29
5 соответственно, чем обеспечиваетс запуск элементов задержки дл отсчета выдержки времени. Отсчет выдержки времени осуществл етс в каждом из элементов задержки набором D-триггеров 30, 32 и 31, 33 соответ0 ственно. Задержанные импульсы после отсчета времени адр1 или адра подаютс на входы Г или О триггера 23.5, respectively, by which triggering of delay elements for counting the time delay is provided. The time delay is counted in each of the delay elements by a set of D-flip-flops 30, 32 and 31, 33, respectively. The delayed pulses after the countdown of adr1 or adr are supplied to the inputs G or O of the trigger 23.
Приемник работает следующим образом . Световые сигналы на волоконно-опти5 ческой линии св зи подаютс на фотодетектор 1, измен его сопротивление , в св зи с чем измен етс ток от источника +V в цепи фотодетектор 1 - резистор 2. Таким образом, в зависимости от наличи The receiver operates as follows. Light signals on the fiber-optic communication line are supplied to photodetector 1, changing its resistance, and therefore the current from the + V source in the circuit changes photodetector 1 - resistor 2. Thus, depending on the presence
0 или отсутстви светового импульса на резисторе 2 выдел етс напр жение, которое усиливаетс усилител ми 3 и 4, имеющими определенный коэффициент усилени , определ емый резисторами отрицательной0 or there is no light pulse on the resistor 2, a voltage is released, which is amplified by amplifiers 3 and 4, having a certain gain determined by resistors negative
5 обратной св зи соответственно 7 и 5 и 8 и б. Далее усиленный сигнал дифференцируетс дифференцирующей цепочкой, состо щей из конденсатора 9 и резистора 10, и поступает на входы компараторов 11 и 12,5 feedback, respectively 7 and 5 and 8 and b. Further, the amplified signal is differentiated by a differentiating circuit consisting of a capacitor 9 and a resistor 10, and fed to the inputs of the comparators 11 and 12.
0 на вторые входы которых поданы напр жени смещени от источников соответственно +V и -V так, что компаратор 11 пропускает после дифференцирующей цепочки сигнал положительной пол рности, а0 to the second inputs of which bias voltages from the sources + V and -V, respectively, are applied so that the comparator 11 passes a signal of positive polarity after the differentiating chain, and
5 компаратор 12 - сигнал отрицательной пол рности , выдел на своих выходах сигналы высокого уровн . В исходном состо нии на выходах компараторов формируютс сигналы низкого уровн , Выходы компарато0 ров соединены с резисторами 17 и 18, формирующими от источника +V сигналы высокого уровн при срабатывании компараторов , и входами элементов И 19 и 20. Вторые входы элементов И 19 и 20 управл 5 ютс соответственно выходами О и Г триггера 23 так, что когда триггер 23 находитс в состо нии 1, то подаетс разрешение на вход элемента И 20, чем обеспечиваетс прохождение сигнала дл 5, the comparator 12 is a signal of negative polarity, highlighted high-level signals at its outputs. In the initial state, low level signals are generated at the outputs of the comparators. The outputs of the comparators are connected to resistors 17 and 18, which form high level signals from the + V source when the comparators are triggered, and the inputs of the elements And 19 and 20. The second inputs of the elements And 19 and 20 of the control 5 are respectively output O and G of the trigger 23 so that when the trigger 23 is in state 1, then permission is given to enter the element And 20, which ensures the passage of the signal for
0 установки триггера 23 в состо ние О, если триггер 23 находитс в состо нии О, то подаетс разрешение на вход элемента И 19, чем обеспечиваетс прохождение сигнала дл установки триггера 23 в состо ние0 setting the trigger 23 to state O, if the trigger 23 is in the state O, then permission is given to the input of the element And 19, which ensures the passage of the signal for setting the trigger 23 to the state
5 1. Выходы элементов И 19 и 20 соединены со входами элементов задержки 21 и 22 соответственно , обеспечивающими задержку сигналов на входы триггера 23 на врем дребезга и одновременно прив зывающими момент переключени триггера 23 к5 1. The outputs of the elements And 19 and 20 are connected to the inputs of the delay elements 21 and 22, respectively, providing a delay of the signals at the inputs of the trigger 23 for the time of bounce and at the same time connecting the moment of switching the trigger 23 to
тактовой сетке шины 26 синхроимпульсов. Это можно проследить по схеме на фиг.З, где сигнал, например, с элемента 20 поступает на вход S D-триггера 29, устанавлива его в состо ние 1. По переднему фронту импульсов по шине 26 в единичное состо ние переключаетс D-триггер 31, а следующим синхроимпульсом - D-триггер 33. Таким образом обеспечиваетс как задержка при передаче фронта импульса от элемента И 20, так и синхронизаци с импульсами по шине 26. Цепочка с элементами И 19 и задержки 21 работает аналогично, обеспечива прохождение сигнала на вход 1 триггера 23. Таким образом, за счет ис- ключени возможности ложных переключений триггера 23 приемника, по вл ющихс при дифференцировании сигналов дребезга на фронтах и вершине импульса повы- шаетс достоверность приема информации. Унификаци приемника при разных участках передачи световых импульсов может быть достигнута соответствующим выбором частоты синхроимпульсов управлени и выбором количества О-триггеров 30...33. Уста новка в исходное (нулевое) состо ние триггера 23 обеспечиваетс поддержанием на врем зар де конденсатора 25 через резистор 24 на входе R триггера сигнала низкого уровн , обеспечивающего установ- ку триггера 23 в исходное состо ние.26 clock bus clock grid. This can be seen in the diagram in Fig. 3, where the signal, for example, from the element 20 is fed to the input S of the D-flip-flop 29, setting it to state 1. On the leading edge of the pulses along the bus 26, the D-flip-flop 31 is switched to the single state and the next clock pulse is D-flip-flop 33. In this way, both a delay in the transmission of the pulse front from the And 20 element and synchronization with pulses on the bus 26 are provided. The chain with And 19 and the delay elements 21 works in a similar way, ensuring the passage of the signal to input 1 trigger 23. Thus, due to the exception POSSIBILITY false trigger receiver 23 switching on is propelling bounce signals by differentiating at the front and the top pulse A rise shaets accuracy receiving information. Unification of the receiver at different sections of the transmission of light pulses can be achieved by a suitable choice of the frequency of control clock pulses and a choice of the number of O-triggers 30 ... 33. The initialization (zero) state of the trigger 23 is provided by maintaining for a period of charge the capacitor 25 through the resistor 24 at the input R of the trigger trigger signal low level, which sets the trigger 23 in the initial state.
Таким образом, использование элементов задержки позвол ет парировать помехи информационных импульсов по фронтам реального сигнала, возникающие в резуль- тате физических влений в волоконных лини х св зи и по тракту преобразовани световых и электрических сигналов. Это, например , хроматические, дисперсионные искажени , шумы активных элементов преобразователей и усилителей.Thus, the use of delay elements makes it possible to parry interference of information pulses along the edges of a real signal arising as a result of physical phenomena in fiber communication lines and along the light and electric signal conversion path. This, for example, chromatic, dispersion distortion, noise of the active elements of converters and amplifiers.
Париру помехи и повышаетс достоверность принимаемой информации на выходе фотоприемника.The interference is increased by the reliability of the received information at the output of the photodetector.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894716869A RU1771074C (en) | 1989-07-07 | 1989-07-07 | Optoelectronic receiver for fiber-optic communication lines |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894716869A RU1771074C (en) | 1989-07-07 | 1989-07-07 | Optoelectronic receiver for fiber-optic communication lines |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1771074C true RU1771074C (en) | 1992-10-23 |
Family
ID=21459843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894716869A RU1771074C (en) | 1989-07-07 | 1989-07-07 | Optoelectronic receiver for fiber-optic communication lines |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1771074C (en) |
-
1989
- 1989-07-07 RU SU894716869A patent/RU1771074C/en active
Non-Patent Citations (1)
Title |
---|
Патент US Nfe 4229831, кл. Н 04 В 9/00, опублик, 21.10.80 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4582424A (en) | Distance measuring apparatus | |
EP0152246B1 (en) | Electrical isolation circuit | |
RU1771074C (en) | Optoelectronic receiver for fiber-optic communication lines | |
US5319266A (en) | Differential boxcar integrator with auto-zero function | |
US5050986A (en) | Synchronization system for controlling switches | |
CA1040330A (en) | Method and apparatus for reducing noise in pam time division networks | |
US4652767A (en) | Reading apparatus with noise reduction | |
ATE115342T1 (en) | METHOD AND DEVICE FOR SYNCHRONIZING A CLOCK EQUIPMENT OF A TELECOMMUNICATION SWITCHING SYSTEM. | |
SU1749882A1 (en) | Function analog-to-digital converter of images of parallel type | |
JPH0195640A (en) | Optical reception circuit | |
SU1160545A1 (en) | Device for protection against pulse interference | |
SU1387186A1 (en) | Analog signal commutator | |
SU1337896A1 (en) | Information input device | |
SU1529427A1 (en) | Device for time separation of two sampled signals | |
SU1437977A1 (en) | Extractor of clock pulses | |
SU883832A1 (en) | Electroprospecting receiver synchronization device | |
SU1231518A1 (en) | Timebase amplifier with conductive recoupling of input and output circuits | |
SU1626343A1 (en) | Pulse burst generator | |
SU1424042A1 (en) | Device for receiving information with time-separation of channels | |
SU1372599A1 (en) | Apparatus for shaping pulse trains | |
SU1171743A1 (en) | Device for automatic guiding of telescope | |
SU1425750A1 (en) | Device for receiving information with time distribution of channels | |
SU1203569A1 (en) | Device for reception and transmission of information | |
SU1702181A1 (en) | Displacement measuring device | |
JPH0448286B2 (en) |