RU155556U1 - Устройство вычисления фазы пассивных помех - Google Patents

Abstract

Устройство вычисления фазы пассивных помех, содержащее блок оценивания фазы, блок комплексного умножения, блок задержки и синхрогенератор, при этом выходы блока комплексного умножения соединены с входами блока задержки, выходы которого соединены с первыми входами блока комплексного умножения, выход синхрогенератора соединен с синхровходами блока оценивания фазы, блока комплексного умножения и блока задержки, отличающееся тем, что введены первый умножитель, первый функциональный преобразователь, второй умножитель, второй функциональный преобразователь, первый блок памяти, комплексный сумматор, дополнительный вычислитель фазы, второй блок памяти, дополнительный блок оценивания фазы, третий и четвертый функциональные преобразователи, дополнительный блок комплексного умножения и дополнительный блок задержки, при этом выход блока оценивания фазы соединен с первым входом первого умножителя, второй вход которого соединен с выходом первого блока памяти, выход первого умножителя соединен с входом первого функционального преобразователя, выходы которого соединены с первыми входами комплексного сумматора, выходы комплексного сумматора соединены с входами дополнительного вычислителя фазы, выход которого соединен с объединенными первым входом второго умножителя и входом четвертого функционального преобразователя, второй вход второго умножителя соединен с выходом второго блока памяти, выход второго умножителя соединен с входом второго функционального преобразователя, выходы которого соединены со вторыми входами блока комплексного умножения, выход дополнительного блока оценивания фазы соединен с �

Description

Устройство относится к вычислительной технике и предназначено для вычисления на основе корреляционного принципа доплеровских сдвигов фазы пассивных помех; может быть использовано в адаптивных устройствах режектирования пассивных помех для вычисления тригонометрических функций (косинуса и синуса) текущих значений доплеровской фазы многочастотных пассивных помех.

Известно устройство вычисления доплеровской фазы пассивных помех, содержащее блок задержки, блок комплексного сопряжения, блок комплексного умножения и первый и второй блоки деления [1]. Однако это устройство имеет низкую точность измерения доплеровской фазы пассивных помех.

Известен также устройство вычисления, содержащее блок задержки, блок комплексного умножения, первый и второй блоки усреднения и первый и второй блоки деления [2], при этом входы блока задержки и блока комплексного умножения соединены между собой, первый выход комплексного умножителя через первый блок усреднения соединен с первым входом первого блока деления, второй выход комплексного умножителя через второй блок усреднения соединен с первым входом второго блока деления. Однако данное устройство имеет низкую точность измерения.

Наиболее близким к заявляемому устройству является измеритель доплеровской фазы пассивных помех [3], выбранный в качестве прототипа, содержащий блок оценивания фазы, первый и второй блоки комплексного умножения, первый и второй блоки задержки, блок комплексного сопряжения, блок усреднения и вычислитель фазы. Однако данное устройство обладает низкой точностью измерения текущего значения доплеровской фазы пассивных помех.

Задачей, решаемой в заявляемом устройстве, является повышение точности измерения текущего значения доплеровской фазы многочастотных пассивных помех за счет применения совместной обработки частотных компонент многочастотных пассивных помех.

Для решения поставленной задачи в устройство вычисления фазы пассивных помех, содержащее блок оценивания фазы, блок комплексного умножения, блок задержки и синхрогенератор, введены первый и второй умножители, первый, второй, третий и четвертый функциональные преобразователи, первый и второй блоки памяти, комплексный сумматор, дополнительный вычислитель фазы, дополнительный блок оценивания фазы, дополнительный блок комплексного умножения и дополнительный блок задержки.

Дополнительные блоки, введенные в предлагаемое устройство, являются известными. Так, соединенные вместе в блоке оценивания фазы блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения и вычислитель фазы позволяют выделить доплеровский набег фазы за интервал между соседними отсчетами пассивной помехи. Однако неизвестно совместное применение блока комплексного умножения, блока задержки, первого и второго умножителей, первого, второго, третьего и четвертого функциональных преобразователей, первого и второго блоков памяти, комплексного сумматора, дополнительного вычислителя фазы, дополнительного блока оценивания фазы, дополнительного блока комплексного умножения и дополнительного блока задержки. Новыми являются связи первого умножителя с блоком оценивания фазы, первым функциональным преобразователем и первым блоком памяти, дополнительного блока оценивания фазы с третьим функциональным преобразователем, первого и третьего функциональных преобразователей с комплексным сумматором, комплексного сумматора с дополнительным вычислителем фазы, дополнительного вычислителя фазы со вторым умножителем и четвертым функциональным преобразователем, второго и четвертого функциональных преобразователей соответственно с блоком комплексного умножения и дополнительным блоком комплексного умножения, что обеспечивает повышение точности измерения текущего значения доплеровской фазы многочастотных пассивных помех. Связи между синхрогенератором и всеми блоками устройства вычисления фазы пассивных помех обеспечивают согласованную обработку частотных компонент многочастотных пассивных помех.

Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является повышение точности измерения текущего значения доплеровской фазы многочастотных пассивных помех.

Заявляемое решение носит технический характер, осуществимо, воспроизводимо и, следовательно, является промышленно применимым.

На фиг. 1 представлена структурная электрическая схема устройства вычисления фазы пассивных помех; на фиг. 2 - блока оценивания фазы; на фиг. 3 - блока задержки; на фиг. 4 - блока комплексного сопряжения; на фиг.5 - блока комплексного умножения; на фиг. 6 - блока усреднения; на фиг. 7 - вычислителя фазы; на фиг. 8 - блока присвоения знака; на фиг. 9 - комплексного сумматора.

Устройство вычисления фазы пассивных помех (фиг. 1) содержит блок 1 оценивания фазы, блок 2 комплексного умножения, блок 3 задержки, первый умножитель 4, первый функциональный преобразователь 5, второй умножитель 6, второй функциональный преобразователь 7, первый блок 8 памяти, комплексный сумматор 9, дополнительный вычислитель фазы 10, второй блок 11 памяти, дополнительный блок 12 оценивания фазы, третий 13 и четвертый 14 функциональные преобразователи, дополнительный блок 15 комплексного умножения, дополнительный блок 16 задержки и синхрогенератор 17, при этом выходы блока 2 комплексного умножения соединены с входами блока 3 задержки, выходы которого соединены с первыми входами блока 2 комплексного умножения, выход блока 1 оценивания фазы соединен с первым входом первого умножителя 4, второй вход которого соединен с выходом первого блока 8 памяти, выход первого умножителя 4 соединен с входом первого функционального преобразователя 5, выходы которого соединены с первыми входами комплексного сумматора 9, выходы комплексного сумматора 9 соединены с входами дополнительного вычислителя фазы 10, выход которого соединен с объединенными первым входом второго умножителя 6 и входом четвертого функционального преобразователя 14, второй вход второго умножителя 6 соединен с выходом второго блока 11 памяти, выход второго умножителя 6 соединен с входом второго функционального преобразователя 7, выходы которого соединены со вторыми входами блока 2 комплексного умножения, выход дополнительного блока 12 оценивания фазы соединен с входом третьего функционального преобразователя 13, выходы которого соединены со вторыми входами комплексного сумматора 9, выходы четвертого функционального преобразователя 14 соединены с первыми входами дополнительного блока 15 комплексного умножения, вторые входы которого соединены с выходами дополнительного блока 16 задержки, входы которого соединены с выходами дополнительного блока 15 комплексного умножения, выход синхрогенератора 17 соединен с синхровходами блока 1 оценивания фазы, блока 2 комплексного умножения, блока 3 задержки, первого умножителя 4, первого функционального преобразователя 5, второго умножителя 6, второго функционального преобразователя 7, первого блока 8 памяти, комплексного сумматора 9, дополнительного вычислителя фазы 10, второго блока 11 памяти, дополнительного блока 12 оценивания фазы, третьего 13 и четвертого 14 функциональных преобразователей, дополнительного блока 15 комплексного умножения и дополнительного блока 16 задержки, причем первыми и вторыми входами устройства вычисления фазы пассивных помех являются соответственно входы блока 1 оценивания фазы и дополнительного блока 12 оценивания фазы, а первыми и вторыми выходами - соответственно выходы блока 2 комплексного умножения и дополнительного блока 15 комплексного умножения.

Блок 1 оценивания фазы и дополнительный блок 12 оценивания фазы (фиг. 2) содержат последовательно соединенные блок 18 задержки, блок 19 комплексного сопряжения, блок 20 комплексного умножения, блок 21 усреднения и вычислитель фазы 22, вторые входы блока 20 комплексного умножения объединены с входами блока 18 задержки и являются входами блоков оценивания фазы, выходами которых являются выходы вычислителей фазы 22.

Блоки 3 и 18 задержки и дополнительный блок 16 задержки (фиг. 3) содержат две цифровые линии задержки 23 на интервал T, входом блоков задержки являются входы цифровых линий задержки 23, выходы которых являются выходами блоков задержки.

Блок 19 комплексного сопряжения (фиг. 4) содержит инвертор 24, первый вход блока комплексного сопряжения является его первым выходом, вторым входом является вход инвертора, выход которого является вторым выходом блока комплексного сопряжения.

Блоки 2 и 20 комплексного умножения и дополнительный блок 15 комплексного умножения (фиг. 5) содержат два канала (I, II), каждый из которых включает первый перемножитель 25, последовательно включенные второй перемножитель 26 и сумматор 27, выход первого перемножителя 25 одного канала соединен со вторым входом сумматора 27 другого канала, а первыми и вторыми входами блока комплексного умножения соответственно являются объединенные между собой первые входы первого и второго перемножителей 25, 26 каждого из каналов, объединенные вторые входы вторых перемножителей 26 и объединенные вторые входы первых перемножителей 25, а выходами блока комплексного умножения являются выходы сумматоров 27 каждого из каналов.

Блок 21 усреднения (фиг. 6) содержит два канала (I, II), каждый из которых состоит из n последовательно включенных цифровых элементов 28 задержки на интервал временной дискретизации и n-1 последовательно включенных сумматоров 29, входами блока усреднения являются объединенные входы первого элемента задержки 28 и первого сумматора 29 каждого канала (I, II), а выход k-го (k=1…n) элемента задержки 28, кроме (n/2)-го, соединен со вторым входом k-го (k=1…n-1) сумматора 29 каждого канала (I, II), выходами блока усреднения служат выходы (n-1)-х сумматоров.

Вычислитель фазы 22 и дополнительный вычислитель фазы 10 (фиг. 7) состоят из последовательно включенных делителя 30, функционального преобразователя 31, модульного блока 32, сумматора 33, блока 34 присвоения знака и первого ключа 35, выход функционального преобразователя 31 соединен с входом второго ключа 36, второй вход сумматора 33 соединен с выходом блока 38 памяти, управляющие входы первого и второго ключей 35, 36 соединены с входом делителя 30, соответствующим входу действительной части комплексного числа, второй вход блока 34 присвоения знака соединен с входом делителя 30, соответствующим входу мнимой части комплексного числа, выходы первого и второго ключей 35, 36 соединены с входами сумматора 37, выход которого является выходом вычислителя фазы, входами вычислителя фазы являются входы делителя 30.

Блок 34 присвоения знака (фиг. 8) содержит блоки 39, 42 умножения, блок 40 памяти и ограничитель 41, причем второй вход блока присвоения знака является первым входом блока 39 умножения, второй вход которого соединен с выходом блока 40 памяти, выход блока 39 умножения соединен с входом ограничителя 41, выход которого соединен с первым входом блока 42 умножения, второй вход которого является первым входом блока присвоения знака, выходом блока присвоения знака служит выход блока 42 умножения.

Комплексный сумматор 10 (фиг. 9) содержит два сумматора 43, первые входы которых являются первыми входами комплексного сумматора, а вторые входы - вторыми входами комплексного сумматора, выходы сумматоров являются выходами комплексного сумматора.

Устройство вычисления фазы пассивных помех работает следующим образом.

Два частотных компонента многочастотной пассивной помехи, значительно превышающих сигнал от цели, раздельно поступают на входы приемников каждого частотного канала, в которых усиливаются, в квадратурных фазовых детекторах переносятся на видеочастоту, а затем подвергаются аналого-цифровому преобразованию (соответствующие блоки на фиг. 1 не показаны). На первые и вторые входы устройства вычисления фазы пассивных помех в каждом элементе разрешения по дальности каждого периода повторения поступают цифровые отсчеты комплексных огибающих соответствующих частотных компонент помехи

,

где

,

- цифровые коды действительной и мнимой частей отсчетов

; j и k - текущие номера соответственно периода повторения и элемента разрешения по дальности, причем

; l - номер частотного компонента, причем l=1, 2; φ_0l - начальная фаза l-го частотного компонента; φ_l - доплеровский сдвиг фазы l-го частотного компонента помехи, равный

φ_l=2πf_дlT=4πν_rf_HlT/c, l=1, 2,

где f_дl=2ν_rf_Hl/c - доплеровская частота помехи; T - период повторения зондирующих импульсов; ν_r - радиальная скорость источника мешающих отражений (пассивной помехи); f_Hl - несущая частота l-го частотного компонента, причем f_н2=rf_н1, r<1; c - скорость распространения радиоволн.

В устройстве вычисления фазы пассивных помех (фиг. 1) отсчеты

и

поступают соответственно на входы блока 1 оценивания фазы и дополнительного блока 12 оценивания фазы (фиг. 2), где в блоках 18 задержки (фиг. 3) задерживаются на период повторения T. После этого в блоках 19 комплексного сопряжения (фиг. 4) путем инвертирования с помощью инвертора 24 знаков проекций y осуществляется комплексное сопряжение задержанных отсчетов

. Далее в блоках 20 комплексного умножения (фиг. 5) в каждом элементе разрешения по дальности реализуется попарное умножение отсчетов в соответствии с алгоритмом вычисления корреляций

, l=1, 2.

С выходов блоков 20 комплексного умножения полученные попарные произведения (корреляции)

поступают в блоки 21 усреднения (фиг. 6), осуществляющие с помощью элементов 28 задержки и сумматоров 29 скользящее вдоль дальности в каждом периоде повторения суммирование корреляций

с n+1 смежных элементов разрешения по дальности временного строба, кроме элемента с номером n/2+1, для чего выходные величины элемента 28 задержки с номером n/2 поступают только на последующий элемент 28 задержки (фиг. 6). При этом на выходах блоков 21 усреднения образуются пропорциональные корреляционным моментам отсчетов, соответствующих каждому частотному компоненту, величины

, l=1, 2,

аргументами которых являются межпериодные доплеровские сдвиги фазы помехи

в j-м периоде повторения l-го частотного компонента (l=1, 2).

Величины

и

в блоках 1 и 12 поступают на соответствующие входы вычислителей фазы 22 (фиг. 7), где на основе блоков 30 деления и арктангенсных функциональных преобразователей 31 вычисляются оценки

, l=1, 2.

Последующие преобразования оценок

зависят от знака величины

. При

открыт второй ключ 36, и оценка

через сумматор 37 непосредственно поступает на выход вычислителя фазы 22. При

открыт первый ключ 35, а второй ключ 36 закрыт. При этом в модульном блоке 32 образуется

, вычитаемый в сумматоре 33 из величины π, поступающей от блока 38 памяти. Полученной разности в блоке 34 присваивается знак величины

.

Блок 34 присвоения знака (фиг. 8) работает следующим образом. На второй вход блока 34 присвоения знака поступает величина

, где в блоке 39 умножения производится ее умножение на постоянный множитель из блока 40 памяти с целью масштабирования и дальнейшего ограничения в ограничителе 41 по уровню ±1. Таким образом, после ограничения величина на выходе ограничителя 41 имеет смысл знака величины

, который, поступая на первый вход блока 42 умножения, присваивается разности

, поступающей с выхода сумматора 33 на первый вход блока 34 присвоения знака, т.е. на второй вход блока 42 умножения.

Рассмотренные операции позволяют в вычислителе фазы 22 сначала найти оценку доплеровского сдвига фазы помехи, находящуюся в интервале [-π/2, π/2], а затем при помощи последующих логических преобразований в блоках 32, 33 и 34 расширить пределы ее однозначного измерения до интервала [-π, π] в соответствии с алгоритмом

l=1, 2.

Первый умножитель 4 (фиг. 1) осуществляет умножение найденной в блоке 1 оценивания фазы 1-го частотного канала оценки

на коэффициент г, хранящийся в первом блоке 8 памяти, что приводит к получению пересчитанной по отношению ко 2-му частотному каналу оценки

.

Данная пересчитанная оценка

и найденная в дополнительном блоке 12 оценивания фазы 2-го частотного канала оценка

подвергаются межканальному усреднению. Так как непосредственное усреднение оценок

и

вследствие цикличности фазовых сдвигов приводит к существенным ошибкам, то усреднению подлежат тригонометрические функции этих оценок. Для этого в первом 5 и третьем 13 косинусно-синусных функциональных преобразователях определяются соответственно величины

,

.

Межканальное усреднение осуществляется в комплексном сумматоре 9 (фиг.9) путем раздельного суммирования действительных и мнимых проекций входных величин, приводящего к вычислению выходной величины

.

В дополнительном вычислителе фазы 10 (фиг. 7) определяется усредненная оценка для 2-го частотного канала:

.

Во втором умножителе 6 данная оценка умножается на хранящийся во втором блоке 11 памяти коэффициент 1/r, что приводит к получению усредненной оценки для 1-го частотного канала:

.

Во втором 7 и четвертом 14 косинусно-синусных функциональных преобразователях определяются соответственно величины

,

.

Блок 2 комплексного умножения совместно с блоком 3 задержки и дополнительный блок 15 комплексного умножения совместно с дополнительным блоком 16 задержки в каждом элементе разрешения по дальности осуществляют рекуррентное накопление оценок межпериодного доплеровского сдвига фазы помехи соответственно для 1-го и 2-го частотных каналов:

,

.

Ввиду однородности помехи по доплеровской скорости в пределах каждого элемента разрешения по дальности и равноточности оценок

и

,

,

что соответствует с точностью до начальной фазы текущей фазе помехи, позволяющей путем двумерного поворота поступающих в каждом частотном канале отсчетов

и

на соответствующую величину, но в противоположном направлении скомпенсировать доплеровские сдвиги фазы помехи.

Исключение отсчетов со среднего элемента с номером n/2+1 при скользящем суммировании в блоке 21 усреднения позволяет при временном совмещении обработки с данным элементом путем соответствующей задержки исходных отсчетов

и

исключить возможность ослабления или подавления сигнала от цели при последующем режектировании помехи за счет его влияния на используемые оценки.

Синхронизация вычислителя доплеровской фазы пассивных помех осуществляется подачей на все блоки заявляемого устройства последовательности синхронизирующих импульсов, вырабатываемых синхронизатором 17 (фиг. 1) с периодом повторения, равным интервалу временной дискретизации t_д, выбираемому из условия требуемой разрешающей способности по дальности.

Достижение технического результата объясняется следующим образом. Погрешность усредненной оценки

в предложенном устройстве характеризуется дисперсией

, l=1, 2,

где r₁=1, r₂=r;

] - коэффициент межпериодной корреляции помехи в l-м частотном канале (l=1, 2);

- нормированная ширина спектра помехи в l-м частотном канале (l=1, 2). Дисперсия оценки

для известного устройства (прототипа)

.

Как видим, дисперсия усредненной оценки

в предложенном устройстве меньше дисперсии в известном устройстве, что соответствует повышению точности оценивания, зависящей от номера частотного канала. Расчеты показывают, что при r=0,95 и β_П=Δf_ПT=0,1 для 1-го частотного канала (l=1) точность оценивания повышается в 2 раза, а для 2-го частотного канала (l=2) - в 2,2 раза.

Таким образом, устройство вычисления фазы пассивных помех позволяет повысить точность оценивания текущего значения доплеровского сдвига фазы многочастотных пассивных помех.

Библиография

1. А.С. 934816 (СССР), МПК G01S 7/36, G01S 13/52. Режекторный фильтр / Д.И. Попов. - Опубл. 27.11.1998. - Изобретения. - 1998. - №33. - С. 407-408.

2. А.С. 1098399 (СССР), МПК G01S 7/36. Устройство адаптивной режекции пассивных помех / Д.И. Попов. - Опубл. 20.12.1998. - Изобретения. - №35. - С. 377-378.

3. А.С. 1136620 (СССР), МПК G01S 7/292. Измеритель параметров пассивных помех / Д.И. Попов, В.В. Гладких. - Опубл. 27.11.1998. - Изобретения. - 1998. - №33. - С. 405.

Claims (1)

1. Устройство вычисления фазы пассивных помех, содержащее блок оценивания фазы, блок комплексного умножения, блок задержки и синхрогенератор, при этом выходы блока комплексного умножения соединены с входами блока задержки, выходы которого соединены с первыми входами блока комплексного умножения, выход синхрогенератора соединен с синхровходами блока оценивания фазы, блока комплексного умножения и блока задержки, отличающееся тем, что введены первый умножитель, первый функциональный преобразователь, второй умножитель, второй функциональный преобразователь, первый блок памяти, комплексный сумматор, дополнительный вычислитель фазы, второй блок памяти, дополнительный блок оценивания фазы, третий и четвертый функциональные преобразователи, дополнительный блок комплексного умножения и дополнительный блок задержки, при этом выход блока оценивания фазы соединен с первым входом первого умножителя, второй вход которого соединен с выходом первого блока памяти, выход первого умножителя соединен с входом первого функционального преобразователя, выходы которого соединены с первыми входами комплексного сумматора, выходы комплексного сумматора соединены с входами дополнительного вычислителя фазы, выход которого соединен с объединенными первым входом второго умножителя и входом четвертого функционального преобразователя, второй вход второго умножителя соединен с выходом второго блока памяти, выход второго умножителя соединен с входом второго функционального преобразователя, выходы которого соединены со вторыми входами блока комплексного умножения, выход дополнительного блока оценивания фазы соединен с входом третьего функционального преобразователя, выходы которого соединены со вторыми входами комплексного сумматора, выходы четвертого функционального преобразователя соединены с первыми входами дополнительного блока комплексного умножения, вторые входы которого соединены с выходами дополнительного блока задержки,

   входы которого соединены с выходами дополнительного блока комплексного умножения, выход синхрогенератора соединен с синхровходами первого умножителя, первого функционального преобразователя, второго умножителя, второго функционального преобразователя, первого блока памяти, комплексного сумматора, дополнительного вычислителя фазы, второго блока памяти, дополнительного блока оценивания фазы, третьего и четвертого функциональных преобразователей, дополнительного блока комплексного умножения и дополнительного блока задержки, причем первыми и вторыми входами устройства вычисления фазы пассивных помех являются соответственно входы блока оценивания фазы и дополнительного блока оценивания фазы, а первыми и вторыми выходами - соответственно выходы блока комплексного умножения и дополнительного блока комплексного умножения.

   

Images