RU148928U1 - COMPUTER SYSTEM WITH IN-CRYSTAL DUPLICATION AND INTERCHANNEL CONTROL - Google Patents
COMPUTER SYSTEM WITH IN-CRYSTAL DUPLICATION AND INTERCHANNEL CONTROL Download PDFInfo
- Publication number
- RU148928U1 RU148928U1 RU2013159274/08U RU2013159274U RU148928U1 RU 148928 U1 RU148928 U1 RU 148928U1 RU 2013159274/08 U RU2013159274/08 U RU 2013159274/08U RU 2013159274 U RU2013159274 U RU 2013159274U RU 148928 U1 RU148928 U1 RU 148928U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- comparison circuit
- switch
- information processing
- Prior art date
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
Вычислительная система с внутрикристальным дублированием и межканальным контролем, отличающаяся тем, что содержит два конфигурируемых процессора, в кристаллах которых синтезированы по два внутренних канала обработки информации, вне кристалла расположены: шесть схем сравнения, семь элементов И, элемент ИЛИ, коммутатор, конфигурационное ПЗУ, устройство загрузки конфигурации, два входа загрузки конфигурации, вход данных, выход данных системы, причем вход данных соединен с входами первого - второго внутренних каналов обработки информации первого - второго конфигурируемых процессоров, выход первого внутреннего канала обработки информации первого конфигурируемого процессора соединен с входом А коммутатора, первым входом первой схемы сравнения, первым входом второй схемы сравнения, первым входом третьей схемы сравнения; выход второго внутреннего канала обработки информации первого конфигурируемого процессора соединен с входом В коммутатора, вторым входом первой схемы сравнения, первым входом четвертой схемы сравнения и первым входом пятой схемы сравнения; выход первого внутреннего канала обработки информации второго конфигурируемого процессора соединен с входом С коммутатора, вторым входом второй схемы сравнения, вторым входом четвертой схемы сравнения и первым входом шестой схемы сравнения; выход второго внутреннего канала обработки информации второго конфигурируемого процессора соединен с входом D коммутатора, вторым входом третьей схемы сравнения, вторым входом пятой схемы сравнения и вторым входом шестой схемы сравнения; инверсный выход первой схемы сравнения соединен с первым входом первогComputing system with on-chip duplication and inter-channel control, characterized in that it contains two configurable processors, in the crystals of which two internal information processing channels are synthesized, located outside the crystal: six comparison circuits, seven AND elements, OR element, switch, configuration ROM, device configuration loading, two configuration loading inputs, data input, system data output, the data input being connected to the inputs of the first to second internal information processing channels the first to the second configurable processors, the output of the first internal information processing channel of the first configurable processor is connected to the input A of the switch, the first input of the first comparison circuit, the first input of the second comparison circuit, the first input of the third comparison circuit; the output of the second internal information processing channel of the first configurable processor is connected to the input B of the switch, the second input of the first comparison circuit, the first input of the fourth comparison circuit and the first input of the fifth comparison circuit; the output of the first internal information processing channel of the second configurable processor is connected to the input C of the switch, the second input of the second comparison circuit, the second input of the fourth comparison circuit and the first input of the sixth comparison circuit; the output of the second internal information processing channel of the second configurable processor is connected to the input D of the switch, the second input of the third comparison circuit, the second input of the fifth comparison circuit and the second input of the sixth comparison circuit; the inverse output of the first comparison circuit is connected to the first input of the first
Description
Полезная модель относится к области вычислительной техники и может быть использована в многоканальных отказоустойчивых вычислительных системах на базе типовых конфигурируемых процессоров.The utility model relates to the field of computer technology and can be used in multi-channel fault tolerant computing systems based on typical configurable processors.
Наиболее близким аналогом предлагаемой полезной модели является отказоустойчивая вычислительная система на конфигурируемых процессорах с внекристальным дублированием и внутрикристальным мажоритированием (пат. РФ №133952). Недостатком известной системы является низкая надежность функционирования, обусловленная отказом всей системы при выходе из строя дешифратора, осуществляющего контроль информации на выходах сигналов об отказе конфигурируемых процессоров.The closest analogue of the proposed utility model is a fault-tolerant computing system on configurable processors with extra-chip duplication and intra-chip majorization (US Pat. RF No. 133952). A disadvantage of the known system is the low reliability of operation due to the failure of the entire system when the decoder fails, which controls the information on the outputs of the failure signals of the configured processors.
Цель полезной модели - повышение надежности и контролепригодности системы за счет внутрикристального дублирования конфигурируемых процессоров и межканального контроля, определяющего работоспособность резервных каналов.The purpose of the utility model is to increase the reliability and controlability of the system due to intra-chip duplication of configurable processors and inter-channel control, which determines the operability of the backup channels.
Сущность полезной модели состоит в следующем.The essence of the utility model is as follows.
Система функционирует в двухканальной конфигурации. В процессе функционирования данные обрабатываются внутренними каналами обработки информации, которые программно синтезированы в кристаллах конфигурируемых процессоров.The system operates in a two-channel configuration. During operation, the data is processed by internal channels of information processing, which are software synthesized in the crystals of configurable processors.
Данные из каналов обработки информации поступают на входы схем сравнения, которые осуществляют поразрядное сравнение результатов обработки данных между собой и в случае их несовпадения выставляют на своих инверсных выходах единичные сигналы. Кроме того, данные с выходов внутренних каналов обработки информации поступают на информационные входы коммутатора.The data from the information processing channels go to the inputs of the comparison circuits, which perform bitwise comparison of the data processing results with each other and, if they do not coincide, put single signals on their inverse outputs. In addition, the data from the outputs of the internal channels of information processing go to the information inputs of the switch.
Сигналы с инверсных выходов схем сравнения с помощью группы элементов И и элемента ИЛИ преобразуются в управляющие сигналы, которые поступают на входы логических условий коммутатора и разрешают или блокируют прохождение данных с соответствующих выходов внутренних каналов обработки информации на выход данных системы.Using the group of AND elements and the OR element, the signals from the inverse outputs of the comparison circuits are converted into control signals that enter the inputs of the logical conditions of the switch and allow or block the passage of data from the corresponding outputs of the internal channels of information processing to the output of the system data.
Вычислительная система с внутрикристальным дублированием содержит (фиг. 1): два конфигурируемых процессора 1-2, в кристаллах которых синтезированы первый 3 - второй 4 внутренние каналы обработки информации (получены путем описания алгоритма обработки данных на одном из языков описания аппаратуры JHDL, AHDL, VHDL или Verilog), вне кристалла располагаются: первая 5 - шестая 10 схема сравнения, первый 11 - седьмой 17 элементы И, элемент ИЛИ 18, коммутатор 19, конфигурационное ПЗУ 20, устройство загрузки конфигурации 21, первый 1.1 - второй 2.1 входы загрузки конфигурации, вход данных 22, выход данных системы 23A computer system with intra-chip duplication contains (Fig. 1): two configurable processors 1-2, in the crystals of which the first 3 -
Назначение отдельных элементов и блоков схемы.The purpose of the individual elements and blocks of the circuit.
Первый 1 - второй 2 конфигурируемые процессоры осуществляют обработку данных по алгоритмам реализованным во внутренних каналах обработки информации.The first 1 -
Первый 3 - второй 4 внутренние каналы обработки информации предназначены для обработки данных по соответствующему алгоритму.The first 3 -
Первая 5 - шестая 10 схемы сравнения осуществляют поразрядное сравнение результатов обработки данных внутренними каналами обработки информации 3, 4 первого 1 и второго 2 конфигурируемых процессоров между собой и формируют единичный сигнал на своих инверсных выходах в случае несовпадения данных.The first 5 - sixth 10 comparison circuits perform bitwise comparison of the data processing results by the internal
Первый 11 - седьмой 17 элементы И формируют сигналы управления коммутатором 19 в зависимости от логических уровней на инверсных выходах первой 5 - шестой 10 схем сравнения.The first 11 - seventh 17 elements And form the control signals of the
Элемент ИЛИ 18 предназначен для инвертирования сигнала на выходе первого 11 элемента И.The
Коммутатор 19 выполняет передачу результатов обработки данных с выходов первого 3, второго 4 внутренних каналов обработки информации первого 1 и второго 2 конфигурируемых процессоров на выход данных системы 23 в зависимости от управляющих сигналов на входах логических условий ЛУ1-ЛУ4.The
Конфигурационное ПЗУ 20 служит для хранения файлов конфигурации, которые загружаются в кристаллы конфигурируемых процессоров и составляют внутренние каналы обработки информации.
Устройство загрузки конфигурации 21 осуществляет загрузку конфигурационного файла в кристаллы первого 1 - второго 2 конфигурируемых процессоров.The
Первый 1.1 - второй 2.1 входы загрузки конфигурации предназначены для загрузки конфигурационного файла из конфигурационного ПЗУ 20 в кристаллы первого 1 - второго 2 конфигурируемых процессоров.The first 1.1 - second 2.1 configuration loading inputs are intended for loading the configuration file from the
Вход данных 22 предназначен для подачи данных на первый 3, второй 4 внутренние каналы обработки информации первого 1 - второго 2 конфигурируемых процессора.Data input 22 is designed to supply data to the first 3, second 4 internal channels of information processing of the first 1 -
Выход данных системы 23 предназначен для передачи обработанной информации потребителям.The data output of the
Вычислительная система с внутрикристальным дублированием и межканальным контролем функционирует следующим образом.Computing system with intracrystalline duplication and interchannel control operates as follows.
В исходном состоянии на входе логических условий ЛУ1 коммутатора 19 - единичный сигнал, а на входах ЛУ2-ЛУ4 нулевой, что разрешает прохождение обработанной информации из первого 3 внутреннего канала обработки информации первого 1 конфигурируемого процессора через вход А коммутатора 19 на выход данных системы 23. Цепи приведения в исходное состояние на фиг. 1 условно не показаны.In the initial state, at the input of the logical conditions LU1 of the
При включении питания файлы конфигурации, которые получены путем описания алгоритма обработки данных внутренними каналами обработки информации на одном из языков описания аппаратуры JHDL, AHDL, VHDL или Verilog поступают с выхода ПЗУ конфигурации 20 на вход устройства загрузки конфигурации 21, которое осуществляет их загрузку через первый 1.1 - второй 2.1 входы загрузки конфигурации в кристаллы первого 1 - второго 2 конфигурируемых процессоров соответственно. Загрузка конфигурационного файла осуществляется так, что в каждом кристалле первого 1 - второго 2 конфигурируемых процессоров размещаются по два одинаковых внутренних канала обработки информации 3-4.When the power is turned on, configuration files that are obtained by describing the data processing algorithm by internal information processing channels in one of the hardware description languages JHDL, AHDL, VHDL, or Verilog are received from the
Информация с входа данных 22 одновременно поступает во внутренние каналы обработки информации 3-4 первого 1 - второго 2 конфигурируемых процессоров. После обработки данных результаты синхронно появляются на выходах внутренних каналов обработки информации 3-4, а следовательно и на выходах первого 1 - второго 2 конфигурируемых процессоров. Цепи синхронизации на фиг. 1 условно не показаны.Information from the data input 22 simultaneously enters the internal channels of information processing 3-4 of the first 1 -
Данные с выхода первого 3 внутреннего канала обработки информации первого конфигурируемого процессора 1 одновременно поступают на вход А коммутатора 19, первый вход первой 5 схемы сравнения, первый вход второй 6 схемы сравнения и первый вход третьей 7 схемы сравнения.Data from the output of the first 3 internal channel of information processing of the first
Данные с выхода второго 4 внутреннего канала обработки информации первого конфигурируемого процессора 1 одновременно поступают на вход В коммутатора 19, второй вход первой 5 схемы сравнения, первый вход четвертой 8 схемы сравнения и первый вход пятой 9 схемы сравнения.Data from the output of the second 4 internal channel of information processing of the first
Данные с выхода первого 3 внутреннего канала обработки информации второго конфигурируемого процессора 2 одновременно поступают на вход С коммутатора 19, второй вход второй 6 схемы сравнения, второй вход четвертой 8 схемы сравнения и первый вход шестой 10 схемы сравнения.Data from the output of the first 3 internal channel of information processing of the second
Данные с выхода второго 4 внутреннего канала обработки информации второго конфигурируемого процессора 2 одновременно поступают на вход Э коммутатора 19, второй вход третьей 7 схемы сравнения, второй вход пятой 9 схемы сравнения и второй вход шестой 10 схемы сравнения.Data from the output of the second 4 internal channel of information processing of the second
Подобное соединение позволяет осуществлять межканальный контроль и определять работоспособность каналов обработки информации.Such a connection allows for inter-channel control and determine the operability of information processing channels.
Единичные сигналы на инверсных выходах первой 5 - шестой 10 схем сравнения установятся только в том случае, если информация, поступающая на их входы с соответствующих внутренних каналов обработки информации различна.Single signals at the inverse outputs of the first 5th – 6th 10 comparison circuits will be established only if the information received at their inputs from the corresponding internal channels of information processing is different.
Сигналы с инверсных выходов первой 5 - шестой 10 схем сравнения поступают на входы первого 11 - четвертого 14 элементов И. Причем, соединения выполнены следующим образом: инверсный выход первой 5 схемы сравнения соединен с первым входом первого 11 элемента И и первым входом второго 12 элемента И; инверсный выход второй 6 схемы сравнения соединен со вторым входом первого 11 элемента И и первым входом третьего 13 элемента И; инверсный выход третьей 7 схемы сравнения соединен с третьим входом первого 11 элемента И и первым входом четвертого 14 элемента И; инверсный выход четвертой 8 схемы сравнения соединен со вторым входом второго 12 элемента И и вторым входом третьего 13 элемента И; инверсный выход пятой 9 схемы сравнения соединен с третьим входом второго 12 элемента И и вторым входом четвертого 14 элемента И; инверсный выход шестой 10 схемы сравнения соединен с третьим входом третьего 13 элемента И и третьим входом четвертого 14 элемента И. Подобное соединение позволяет выявить отказавший внутренний канал обработки информации и подготовить исходные данные для формирования управляющих сигналов на входы логических условий ЛУ1-ЛУ4 коммутатора 19.The signals from the inverse outputs of the first 5th-6th 10 comparison circuits are supplied to the inputs of the first 11th-fourth 14th elements I. Moreover, the connections are made as follows: the inverse output of the first 5th comparison circuit is connected to the first input of the first 11th element And and the first input of the second 12th element And ; the inverse output of the second 6 comparison circuit is connected to the second input of the first 11 AND element and the first input of the third 13 AND element; the inverse output of the third 7 comparison circuit is connected to the third input of the first 11 AND element and the first input of the fourth 14 AND element; the inverse output of the fourth 8 comparison circuit is connected to the second input of the second 12 element And and the second input of the third 13 element And; the inverse output of the fifth 9 comparison circuit is connected to the third input of the second 12 element And and the second input of the fourth 14 element And; the inverse output of the sixth 10 comparison circuit is connected to the third input of the third 13 element And and the third input of the fourth 14 element I. Such a connection allows you to identify a failed internal channel for processing information and prepare the source data for generating control signals to the inputs of the logical conditions LU1-LU4 of the
В случае отказа первого 3 внутреннего канала обработки информации первого 1 конфигурируемого процессора на инверсных выходах первой 5 - третьей 7 схем сравнения появятся единичные сигналы, которые установят на выходе первого 11 элемента И единичное состояние.In the event of a failure of the first 3 internal channels of information processing of the first 1 configurable processor at the inverse outputs of the first 5 - third 7 comparison circuits, single signals will appear that will establish a single state at the output of the first 11 elements.
При отказе второго 4 внутреннего канала обработки информации первого 1 конфигурируемого процессора на инверсных выходах первой 5, четвертой 8 и пятой 9 схем сравнения появятся единичные сигналы, которые установят на выходе второго 12 элемента И единичное состояние.If the second 4 internal channel for processing the information of the first 1 configurable processor fails, single signals will appear at the inverse outputs of the first 5, fourth 8 and fifth 9 comparison circuits, which will set the unit state to the output of the second 12 element AND.
В случае выхода из строя первого 3 внутреннего канала обработки информации второго 2 конфигурируемого процессора на инверсных выходах второй 6, четвертой 8 и шестой 10 схем сравнения появятся единичные сигналы, которые установят на выходе третьего 13 элемента И единичное состояние.In case of failure of the first 3 internal channels of information processing of the second 2 configurable processors at the inverse outputs of the second 6, fourth 8 and sixth 10 comparison circuits, single signals will appear that will establish a single state at the output of the third 13 element.
При отказе второго 4 внутреннего канала обработки информации второго 2 конфигурируемого процессора на инверсных выходах третьей 7, пятой 9 и шестой 10 схем сравнения появятся единичные сигналы, которые установят на выходе четвертого 14 элемента И единичное состояние.In the event of a failure of the second 4 internal channel of information processing of the second 2 configurable processors at the inverse outputs of the third 7, fifth 9 and sixth 10 comparison circuits, single signals will appear that will set the output of the fourth 14 element AND a single state.
На основе сигналов, полученных с выходов первого 11 - четвертого 14 элементов И пятый 15 - седьмой 17 элементы И и элемент ИЛИ 18 формируют управляющие сигналы на входы логических условий ЛУ1-ЛУ4 коммутатора 19.Based on the signals received from the outputs of the first 11 - fourth 14 AND elements of the fifth 15 - seventh 17 AND elements and the
Формирование управляющих воздействий происходит следующим образом.The formation of control actions is as follows.
Сигнал с выхода первого 11 элемента И поступает на вход элемента ИЛИ 18 и через его инверсный выход проходит на вход ЛУ1 коммутатора 19, который при наличии единичного сигнала разрешит прохождение информации с выхода первого 3 внутреннего канала обработки информации первого 1 конфигурируемого процессора через вход А коммутатора 19 на выход данных системы 23.The signal from the output of the first 11 AND element is fed to the input of the
Кроме того, сигнал с выхода первого 11 элемента И поступает на первый вход пятого элемента И 15, на первый вход шестого элемента И 16 и на первый вход седьмого элемента И 17. При этом на остальных входах логических условий ЛУ2-ЛУ4 коммутатора 19 установится нулевой сигнал.In addition, the signal from the output of the first 11 element And goes to the first input of the fifth element And 15, to the first input of the sixth element And 16 and to the first input of the seventh element And 17. In this case, the remaining inputs of the logical conditions LU2-LU4 of the
Сигнал с выхода второго 12 элемента И поступает на инверсный вход пятого 15 элемента И, причем единичный сигнал на его выходе, а, следовательно, и на входе логических условий ЛУ2 разрешит прохождение данных с выхода второго 4 внутреннего канала обработки информации первого 1 конфигурируемого процессора через вход В коммутатора 19 на выход данных системы 23.The signal from the output of the second 12 element And goes to the inverse input of the fifth 15 element And, and a single signal at its output, and, therefore, at the input of logical conditions LU2 will allow the passage of data from the output of the second 4 internal channel of information processing of the first 1 configurable processor through the input In the
Кроме того, сигнал с выхода второго 12 элемента И поступает на второй вход шестого 16 элемента И и на второй вход седьмого 17 элемента И. При этом на остальных входах логических условий ЛУ1, ЛУ3, ЛУ4 коммутатора 19 установится нулевой сигнал.In addition, the signal from the output of the second 12 element And goes to the second input of the sixth 16 of the element And and to the second input of the seventh 17 of the element I. In this case, the remaining inputs of the logical conditions LU1, LU3, LU4 of the
Сигнал с выхода третьего 13 элемента И поступает на инверсный вход шестого 16 элемента И. При наличии единичного сигнала на выходе шестого 16 элемента И, а, следовательно, и на входе логических условий ЛУЗ коммутатора 19 данные с выхода первого 3 внутреннего канала обработки информации второго 2 конфигурируемого процессора поступят через вход С коммутатора 19 на выход данных системы 23.The signal from the output of the third 13th element And goes to the inverse input of the sixth 16th element I. If there is a single signal at the output of the sixth 16th element And, and, therefore, at the input of the logical conditions of the
Кроме того, сигнал с выхода третьего 13 элемента И поступает на третий вход седьмого 17 элемента И. При этом на остальных входах логических условий ЛУ1, ЛУ2, ЛУ4 коммутатора 19 установится нулевой сигнал.In addition, the signal from the output of the third 13th element And goes to the third input of the seventh 17th element I. At the same time, the remaining inputs of the logical conditions LU1, LU2, LU4 of the
Сигнал с выхода четвертого 14 элемента И подается на инверсный вход седьмого 17 элемента И. Установка на выходе седьмого 17 элемента И, а следовательно, и на входе ЛУ4 коммутатора 19 единичного сигнала разрешит прохождение данных с выхода второго 4 внутреннего канала обработки информации второго 2 конфигурируемого процессора через вход D коммутатора 19 на выход данных системы 23. При этом на остальных входах логических условий ЛУ1-ЛУ3 коммутатора 19 установится нулевой сигнал.The signal from the output of the fourth 14th element And is fed to the inverse input of the seventh 17th element I. Setting the output of the seventh 17th element And, and therefore, at the input LU4 of the
Рассмотрим работу системы в случае, когда на выходах первого 3 и второго 4 внутренних каналов обработки информации первого 1 и второго 2 конфигурируемых процессоров установились одинаковые результаты вычислений.Consider the system in the case when the outputs of the first 3 and second 4 internal channels of information processing of the first 1 and second 2 configurable processors have the same calculation results.
В этом случае на инверсных выходах первой 5 - шестой 10 схемы сравнения установятся нулевые сигналы, которые инициируют появление на выходах первого 11 - четвертого элементов И сигналов низкого уровня. При этом нулевой сигнал на выходе первого 11 элемента И закроет пятый 15 - шестой 17 элементы И и установит на их выходах нулевые сигналы, которые, поступив на входы логических условий ЛУ2-ЛУ4 коммутатора 19 запретят прохождение данных через входы B, C и D на выход данных системы 23. В тоже время нулевой сигнал с выхода первого 11 элемента И поступит на вход элемента ИЛИ 18 установит на выходе этого элемента единичный сигнал, а, следовательно и на входе логических условий ЛУ1 коммутатора 19, который разрешит прохождение данных с выхода первого 3 внутреннего канала обработки информации первого 1 конфигурируемого процессора через вход А коммутатора 19 на выход данных системы 23.In this case, at the inverted outputs of the first 5th – 6th 10 comparison circuits, zero signals are established that initiate the appearance of low-level AND elements at the outputs of the first 11–4th. At the same time, the zero signal at the output of the first 11th element And closes the fifth 15th to the sixth 17th elements And and sets the zero signals at their outputs, which, upon entering the logical conditions LU2-LU4 of
Рассмотрим случай, когда первый 3 внутренний канал обработки информации первого 1 конфигурируемого процессора отказал.Consider the case when the first 3 internal channel of information processing of the first 1 configurable processor failed.
В этом случае на инверсных выходах первой 5 - третьей 7 схем сравнения установятся единичные сигналы, что приведет к установке единицы на выходе первого 11 элемента И и нулевого сигнала на выходах второго 12 - четвертого 14 элементов И. Единица на выходе первого 11 элемента И: во-первых, поступит на вход элемента ИЛИ 18, что способствует установке на его инверсном выходе и на входе ЛУ1 коммутатора 19 нулевого сигнала, который запретит прохождение данных из первого 3 внутреннего канала обработки информации первого 1 конфигурируемого процессора через вход А коммутатора 19 на выход данных системы 23; во-вторых, установит на первом входе пятого 15 элемента И единичный сигнал, который совместно с нулевым сигналом на его инверсном входе инициируют установку единицы на выходе пятого 15 элемента И, а, следовательно и на входе ЛУ2 коммутатора 19. Это разрешит прохождение данных с выхода второго 4 внутреннего канала обработки информации первого 1 конфигурируемого процессора через вход В коммутатора 19 на выход данных системы 23. Входы A, C и D коммутатора 19 будут заблокированы нулевыми сигналами на выходах элемента ИЛИ 18, шестого 16 и седьмого 17 элементов И, а, следовательно и на входах ЛУ1, ЛУ3 и ЛУ4 соответственно.In this case, single signals will be set at the inverse outputs of the first 5 - third 7 comparison circuits, which will lead to the installation of a unit at the output of the first 11 AND element and a zero signal at the outputs of the second 12 - fourth 14 AND element. Unit at the output of the first 11 AND element: -first, it will go to the input of the
При отказе других внутренних каналов обработки информации система функционирует аналогично изложенному выше.In case of failure of other internal channels of information processing, the system operates similarly to the above.
Полный отказ системы наступит в случае выхода из строя всех внутренних каналов обработки информации.A complete failure of the system will occur in the event of failure of all internal channels of information processing.
Таким образом, разработанное устройство повышает надежность и контролепригодность системы за счет внутрикристального дублирования конфигурируемых процессоров и межканального контроля, определяющего работоспособность резервных каналов.Thus, the developed device increases the reliability and controllability of the system due to the on-chip duplication of configurable processors and inter-channel control, which determines the operability of the backup channels.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013159274/08U RU148928U1 (en) | 2013-12-30 | 2013-12-30 | COMPUTER SYSTEM WITH IN-CRYSTAL DUPLICATION AND INTERCHANNEL CONTROL |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013159274/08U RU148928U1 (en) | 2013-12-30 | 2013-12-30 | COMPUTER SYSTEM WITH IN-CRYSTAL DUPLICATION AND INTERCHANNEL CONTROL |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU148928U1 true RU148928U1 (en) | 2014-12-20 |
Family
ID=53291479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2013159274/08U RU148928U1 (en) | 2013-12-30 | 2013-12-30 | COMPUTER SYSTEM WITH IN-CRYSTAL DUPLICATION AND INTERCHANNEL CONTROL |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU148928U1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2672135C1 (en) * | 2016-07-11 | 2018-11-12 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия воздушно-космической обороны имени Маршала Советского Союза Г.К. Жукова" Министерства обороны Российской Федерации | Computing system with off-chip majorization and on-chip duplication |
-
2013
- 2013-12-30 RU RU2013159274/08U patent/RU148928U1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2672135C1 (en) * | 2016-07-11 | 2018-11-12 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия воздушно-космической обороны имени Маршала Советского Союза Г.К. Жукова" Министерства обороны Российской Федерации | Computing system with off-chip majorization and on-chip duplication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE439701B (en) | MULTI-CONFIGURATIVE MODULE PROCESSING UNIT | |
| GB1400631A (en) | Programme controlled data processing systems | |
| WO2019076036A1 (en) | Redundant ethernet-based secure computer system | |
| RU148928U1 (en) | COMPUTER SYSTEM WITH IN-CRYSTAL DUPLICATION AND INTERCHANNEL CONTROL | |
| RU141775U1 (en) | COMPUTER SYSTEM ON CONFIGURABLE PROCESSORS WITH INTER-PROCESSOR INFORMATION CONTROL | |
| SU1686449A2 (en) | Addressing device | |
| US10476492B2 (en) | Structures and operations of integrated circuits having network of configurable switches | |
| RU133952U1 (en) | FAULT-RESISTANT COMPUTER SYSTEM ON CONFIGURABLE PROCESSORS WITH NON-CRYSTAL DUPLICATION AND IN-CRYSTAL MAJORIZATION | |
| RU146542U1 (en) | COMPUTER SYSTEM WITH NON-CRYSTAL MAJORITING AND IN-CRYSTAL DUPLICATION | |
| US9267965B2 (en) | Flexible test site synchronization | |
| RU177172U1 (en) | Computing system on configurable processors with interprocess information control | |
| JPS63175913A (en) | Clock supplying system | |
| RU183418U1 (en) | Aircraft computer with configurable processors | |
| CN108009047B (en) | Dual-computer hot standby model and implementation method | |
| US3501743A (en) | Automatic fault correction system for parallel signal channels | |
| RU120256U1 (en) | THREE-CHANNEL FAULT-RESISTANT SYSTEM ON CONFIGURABLE PROCESSORS WITH EXTERNAL AND INTRICRYSTAL RESERVATION | |
| RU2672135C1 (en) | Computing system with off-chip majorization and on-chip duplication | |
| RU177070U1 (en) | RESERVED MULTI-CHANNEL COMPUTER SYSTEM | |
| RU2467372C1 (en) | Device for switching channels of triplex control system | |
| JP2018072967A (en) | Control system | |
| JPH04180114A (en) | Signal distributor | |
| JPS63238633A (en) | Backup system in distributed system | |
| CN114328301A (en) | Peripheral control method and system based on triple modular redundancy | |
| RU2580476C1 (en) | Control signal generating apparatus (embodiment 2) | |
| SU690665A1 (en) | Device for majority selection of signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20150113 |