RU183418U1 - Aircraft computer with configurable processors - Google Patents
Aircraft computer with configurable processors Download PDFInfo
- Publication number
- RU183418U1 RU183418U1 RU2018120034U RU2018120034U RU183418U1 RU 183418 U1 RU183418 U1 RU 183418U1 RU 2018120034 U RU2018120034 U RU 2018120034U RU 2018120034 U RU2018120034 U RU 2018120034U RU 183418 U1 RU183418 U1 RU 183418U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- control
- address
- counter
- Prior art date
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 56
- 230000010365 information processing Effects 0.000 claims abstract description 48
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 24
- 230000007257 malfunction Effects 0.000 claims abstract description 23
- 238000012545 processing Methods 0.000 claims abstract description 18
- 239000013078 crystal Substances 0.000 claims abstract description 16
- 230000000977 initiatory effect Effects 0.000 claims abstract description 12
- 238000012986 modification Methods 0.000 claims description 10
- 230000004048 modification Effects 0.000 claims description 10
- 239000003999 initiator Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 12
- 230000008672 reprogramming Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
Abstract
Полезная модель относится к области автоматики и вычислительной техники и может использоваться в системах цифровой обработки информации и управления техническими объектами, обладающими избыточными аппаратными и программными средствами, разрабатываемыми и/или производимыми с использованием независимых исполнителей и/или технологий, с целью обеспечения повышенной отказоустойчивости.The utility model relates to the field of automation and computer technology and can be used in digital information processing and control systems for technical objects with redundant hardware and software developed and / or produced using independent executors and / or technologies in order to provide increased fault tolerance.
Цель полезной модели - повышение надежности бортового вычислителя воздушного судна за счет управления версионной, временной и структурной избыточности.The purpose of the utility model is to increase the reliability of an aircraft's on-board computer by controlling versioned, temporary, and structural redundancy.
Предлагаемый бортовой вычислитель воздушного судна с управляемой избыточностью содержит два конфигурируемых процессора, в кристаллах которых синтезировано по два внутренних канала обработки информации и по одному элементу сравнения (полученную путем описания логики работы процессора на одном из языков описания аппаратуры JHDL, AHDL, VHDL или Verilog, причем для описания алгоритмов функционирования внутренних каналов обработки информации применяются разные языки программирования), вне кристаллов располагаются две схемы сравнения, восемь элементов И, коммутатор, блок управления и контроля, вход данных системы и выход данных системы. Блок управления и контроля содержит: дешифратор кода неисправности, семь элементов И, пять элементов ИЛИ, генератор синхронизирующих импульсов, постоянно запоминающее устройство (ПЗУ) начального адреса, конфигурационное ПЗУ, ПЗУ коэффициента деления, две памяти контрольных точек, счетчик адреса, счетчик количества повторов кода неисправности, счетчик коэффициента деления, счетчик модификации адреса очередной контрольной точки (КТ), два коммутатора, мультивибратор, схему сравнения, регистр адреса команды-инициатора, регистр кода неисправности, асинхронный регистр, регистр адреса очередной КТ, входы неисправности, управляющие выходы, выходы адресов, выходы загрузки программного обеспечения (ПО) обработки данных, выходы формирования КТ, входы завершения формирования КТ, входы передачи данных, выходы передачи данных.The proposed onboard computer of the aircraft with controlled redundancy contains two configurable processors, in the crystals of which are synthesized two internal information processing channels and one comparison element (obtained by describing the processor logic in one of the hardware description languages JHDL, AHDL, VHDL or Verilog, moreover different programming languages are used to describe the functioning algorithms of the internal channels of information processing), two comparison schemes are located outside the crystals, eight ENTOV And, the switch control unit and control system of the data input and data output system. The control and monitoring unit contains: a fault code decoder, seven AND elements, five OR elements, a synchronizing pulse generator, a starting address storage device (ROM), a configuration ROM, a division coefficient ROM, two control point memory, an address counter, a code number of code repeats malfunctions, division coefficient counter, counter for modifying the address of the next control point (CT), two switches, multivibrator, comparison circuit, address register of the initiating command, code register of failure vnosti asynchronous register, the next address register RT, the fault inputs, control outputs, the outputs of address outputs downloading of software (SW) processing, outputs forming CT inputs completion of the formation of CT, data inputs, data outputs.
Техническим результатом является повышение надежности бортового вычислителя воздушного судна за счет блока управления и контроля, который контролирует функционирование бортового вычислителя, осуществляет формирование КТ и при увеличении возникновения кратных отказов во внутренних каналах обработки информации сокращает интервалы их формирования, а также хранит и интегрирует n-версию ПО в неисправный канал.
Description
Полезная модель относится к области автоматики и вычислительной техники и может использоваться в системах цифровой обработки информации и управления техническими объектами, обладающими избыточными аппаратными и программными средствами, разрабатываемыми и/или производимыми с использованием независимых исполнителей и/или технологий, с целью обеспечения повышенной отказоустойчивости. The utility model relates to the field of automation and computer technology and can be used in digital information processing and control systems for technical objects with redundant hardware and software developed and / or produced using independent executors and / or technologies in order to provide increased fault tolerance.
Наиболее близким аналогом предлагаемой полезной модели является вычислительная система на конфигурируемых процессорах с межпроцессорным контролем информации (пат. РФ №177172). Недостаток данной системы заключается в том, что в случае возникновения неисправностей вследствие воздействия внешних дестабилизирующих факторов и/или ошибок разработчиков программного обеспечения (ПО) во внутренних каналах обработки информации конфигурируемых процессоров, исправный канал будет признан отказавшим. Это может привести к преждевременному исчерпанию системой резервного ресурса.The closest analogue of the proposed utility model is a computer system on configurable processors with interprocessor control of information (US Pat. RF No. 1717172). The disadvantage of this system is that in the event of malfunctions due to the influence of external destabilizing factors and / or errors of software developers in the internal channels of processing information of configurable processors, a working channel will be recognized as failed. This can lead to premature exhaustion of the reserve resource by the system.
Цель полезной модели - повышение надежности бортового вычислителя воздушного судна за счет управления версионной, временной и структурной избыточностями.The purpose of the utility model is to increase the reliability of the aircraft's on-board computer by controlling versioned, temporary, and structural redundancies.
Сущность полезной модели состоит в следующем.The essence of the utility model is as follows.
Система функционирует в двухканальной конфигурации. В процессе функционирования данные обрабатываются внутренними каналами обработки информации, которые программно синтезированы в кристаллах конфигурируемых процессоров. Кроме того, в кристаллах конфигурируемых процессоров синтезировано по одной схеме сравнения, осуществляющие поразрядное сравнение информации между собой.The system operates in a two-channel configuration. During operation, the data is processed by internal channels of information processing, which are software synthesized in the crystals of configurable processors. In addition, in the crystals of configurable processors, a single comparison scheme is synthesized, which performs bitwise comparison of information with each other.
Обработанные данные с первых внутренних каналов обработки информации первого и второго конфигурируемых процессоров поступают на входы данных коммутатора.The processed data from the first internal information processing channels of the first and second configurable processors are fed to the data inputs of the switch.
Управление коммутатором осуществляется таким образом, что при правильном функционировании двух внутренних каналов обработки информации первого конфигурируемого процессора, данные поступают на выход системы через вход А коммутатора, который управляется сигналом, поступающим с прямого входа первой схемы сравнения, синтезированной в первом конфигурируемом процессоре.The switch is controlled in such a way that with the proper functioning of the two internal channels for processing the information of the first configurable processor, the data is output to the system through the input A of the switch, which is controlled by the signal from the direct input of the first comparison circuit synthesized in the first configurable processor.
Блок управления и контроля выполняет контроль функционирования конфигурируемых процессоров, осуществляет формирование контрольных точек (КТ) и восстановление неисправных внутренних каналов обработки информации.The control and monitoring unit monitors the functioning of the configurable processors, generates control points (CT) and restores faulty internal channels of information processing.
КТ - это совокупность информации, периодически записываемая операционной системой на запоминающем устройстве с целью рестарта вычислительного процесса в бортовом вычислителе после сбоев или отказов в оборудовании. Она представляет собой копию всех полей основной памяти, относящихся к данной задаче в определенный момент времени.CT is a set of information periodically recorded by the operating system on a storage device in order to restart the computing process in the on-board computer after equipment failures or failures. It is a copy of all the fields of the main memory related to this task at a certain point in time.
В случае отказа одного из двух внутренних каналов обработки информации первого конфигурируемого процессора, на прямом выходе первой схемы сравнения, синтезированной в первом конфигурируемом процессоре сформируется сигнал низкого уровня, который запретит передачу данных на выход данных системы через вход А коммутатора, а на инверсном выходе сформируется логическая единица, которая поступит на первый вход восьмого элемента И и по совокупности межпроцессорного сравнения результатов обработки информации второй и третьей схемами сравнения позволит сформировать на шестом - седьмом элементах И сигнал о неисправности канала в первом конфигурируемом процессоре, который поступит на третий - четвертый входы неисправностей блока управления и контроля. Первая шестая схема сравнения, синтезированная во втором конфигурируемом процессоре осуществит поразрядное сравнение результатов обработки информации внутренних каналов обработки информации и сформирует управляющий сигнал на своем прямом выходе, который поступит на второй вход восьмого элемента И. В свою очередь, восьмой элемент И сформирует управляющий сигнал на входе логических условий ЛУ2 и разрешит прохождение данных на выход данных системы через вход В коммутатора с первого внутреннего канала обработки информации второго конфигурируемого процессора.In the event of failure of one of the two internal channels for processing information of the first configurable processor, a low-level signal is generated at the direct output of the first comparison circuit synthesized in the first configurable processor, which prohibits the transmission of data to the system data output through the input A of the switch, and a logical output is generated on the inverse output the unit that will go to the first input of the eighth element And, and by the totality of interprocessor comparison of the results of information processing by the second and third circuits Nation will form on the sixth - seventh elements AND a signal about a channel malfunction in the first configurable processor, which will go to the third - fourth inputs of malfunctions of the control and monitoring unit. The first sixth comparison circuit synthesized in the second configurable processor will perform bitwise comparison of the information processing results of the internal information processing channels and will generate a control signal at its direct output, which will be fed to the second input of the eighth element I. In turn, the eighth element And will form a control signal at the input logical conditions LU2 and will allow the passage of data to the output of the system data through the input B of the switch from the first internal channel for processing information of the second conf guriruemogo processor.
Блок управления и контроля зарегистрирует код неисправности, поступивший на третий - четвертый входы неисправностей и осуществит частичную интеграцию n-ой версии ПО, заменив дефектную версию на исправную. В зависимости от количества повторений кратных отказов, блок управления и контроля, выдаст сигнал на изменение интервала времени формирования КТ.The control and monitoring unit will register a fault code received at the third and fourth fault inputs and will partially integrate the nth version of the software, replacing the defective version with a working one. Depending on the number of repetitions of multiple failures, the control and monitoring unit will give a signal to change the time interval for the formation of CT.
В случае возникновения неисправностей во внутренних каналах обработки информации второго конфигурируемого процессора, восстановление функционирования осуществляется аналогичным образом.In case of malfunctions in the internal information processing channels of the second configurable processor, the restoration of functioning is carried out in a similar way.
При несовпадении результатов обработки информации ни в одном из внутренних каналов обоих конфигурируемых процессоров, осуществляется полное перепрограммирование первого 1 и второго 2 конфигурируемых процессоров.If the information processing results do not coincide in any of the internal channels of both configurable processors, the first 1 and second 2 configurable processors are completely reprogrammed.
Бортовой вычислитель будет продолжать функционировать до тех пор, пока останутся исправными пара резервных каналов.The on-board computer will continue to operate as long as a pair of backup channels remain operational.
Бортовой вычислитель воздушного судна на конфигурируемых процессорах содержит (фиг. 1): два конфигурируемых процессора 1-2, в кристаллах которых синтезированы по два внутренних канала обработки информации 4-5, по одной схеме сравнения 6 (получены путем описания логики работы процессора на одном из языков описания аппаратуры JHDL, AHDL, VHDL или Verilog, причем для описания алгоритмов функционирования внутренних каналов обработки информации применяются разные языки программирования), вне кристаллов располагаются блок управления и контроля 3, две схемы сравнения 7-8, восемь элементов И 9-16, коммутатор 17, вход данных системы 18 и выход данных системы 19.The aircraft’s onboard computer on configurable processors contains (Fig. 1): two configurable processors 1-2, in the crystals of which two internal information processing channels 4-5 are synthesized, according to one comparison scheme 6 (obtained by describing the logic of the processor on one of the hardware description languages JHDL, AHDL, VHDL or Verilog, moreover, different programming languages are used to describe the functioning algorithms of internal channels of information processing), control and
Блок управления и контроля содержит (фиг. 2): дешифратор кода неисправности 20, семь элементов И 24, 25, 32, 34, 40, 43, 44, пять элементов ИЛИ 21, 26-29, генератор синхронизирующих импульсов 22, постоянно запоминающее устройство (ПЗУ) начального адреса 33, конфигурационное ПЗУ 39, ПЗУ коэффициента деления 42, две памяти контрольных точек 49, 50, счетчик адреса 37, счетчик количества повторов кода неисправности 38, счетчик коэффициента деления 47, счетчик модификации адреса очередной КТ 48, два коммутатора 45-46, мультивибратор 36, схему сравнения 35, регистр адреса команды-инициатора 23, регистр кода неисправности 30, асинхронный регистр 31, регистр адреса очередной КТ 41, входы неисправности 3.1-3.5, управляющие выходы 1.1-1.4, выходы адресов 2.2 и 2.4, выходы загрузки ПО 2.1 и 2.3, выходы формирования КТ 4.1-4.2, входы завершения формирования КТ 4.3-4.4, информационные входы 5.1-5.2, информационные выходы 6.1-6.2.The control and monitoring unit contains (Fig. 2): decoder of the
Назначение отдельных элементов блоков бортового вычислителя.The purpose of the individual elements of the blocks of the on-board computer.
Первый 1 - второй 2 конфигурируемые процессоры осуществляют обработку данных по алгоритму, реализованному во внутренних каналах обработки информации.The first 1 - second 2 configurable processors carry out data processing according to an algorithm implemented in internal information processing channels.
Блок управления и контроля 3 предназначен для контроля функционирования конфигурируемых процессоров, динамического формирования КТ, в зависимости от количества повторений отказов конфигурируемых процессоров, хранения n-ых версий ПО конфигурируемых процессоров и их загрузки в неисправные каналы конфигурируемых процессоров.The control and
Первый 4 и второй 5 внутренние каналы обработки информации предназначены для обработки данных по соответствующему алгоритму.The first 4 and second 5 internal channels of information processing are designed to process data according to the corresponding algorithm.
Первая 6 схема сравнения первого 1 конфигурируемого процессора осуществляет поразрядное сравнение результатов обработки данных с выходов первого 4 и второго 5 внутренних каналов обработки информации между собой и формирует единичный управляющий сигнал на прямом выходе в случае совпадения, поступающий на вход логических условий ЛУ1 коммутатора 17 и на первый вход первого 9 элемента И и единичный управляющий сигнал на инверсном выходе в случае несовпадения, поступающий на первые входы второго 10, третьего 11 и восьмого 16 элементов И.The first 6 comparison scheme of the first 1 configurable processor performs bitwise comparison of the results of data processing from the outputs of the first 4 and second 5 internal channels of information processing with each other and generates a single control signal at the direct output in case of coincidence, which is input to the logical conditions of LU1 of switch 17 and to the first the input of the first 9 element And and a single control signal at the inverse output in the event of a mismatch coming to the first inputs of the second 10, third 11 and eighth 16 elements I.
Первая 6 схема сравнения второго 2 конфигурируемого процессора осуществляет поразрядное сравнение результатов обработки данных с выходов первого 4 и второго 5 внутренних каналов обработки информации между собой и формирует единичный управляющий сигнал на прямом выходе при совпадении, поступающий на второй вход третьего 11 элемента И и на второй вход восьмого 16 элемента И и единичный управляющий сигнал на инверсном выходе в случае несовпадения, поступающий на вторые входы первого 9 и второго 10 элементов И.The first 6 comparison circuit of the second 2 configurable processors performs bitwise comparison of the results of data processing from the outputs of the first 4 and second 5 internal channels of information processing with each other and generates a single control signal at the direct output when they match, arriving at the second input of the third 11 And element and at the second input the eighth of 16 AND elements and a single control signal at the inverse output in the event of a mismatch coming to the second inputs of the first 9 and second 10 elements I.
Вторая 7 схема сравнения осуществляет поразрядное сравнение результатов обработки данных с выходов первых 4 внутренних каналов обработки информации первого 1 - второго 2 конфигурируемых процессоров между собой и формирует единичный управляющий сигнал на инверсном выходе в случае несовпадения данных и формирует управляющие сигналы на второй вход четвертого 12 элемента И и первый вход шестого 14 элемента И.The second 7 comparison scheme performs bitwise comparison of the data processing results from the outputs of the first 4 internal information processing channels of the first 1 -
Третья 8 схема сравнения выполняет поразрядное сравнение результатов обработки данных с выходов вторых 5 внутренних каналов обработки информации первого 1 - второго 2 конфигурируемых процессоров между собой и формирует единичный сигнал на инверсном выходе в случае несовпадения данных и формирует управляющие сигналы на первый вход пятого 13 и второй вход седьмого 15 элементов И.The third 8 comparison scheme performs bitwise comparison of the results of data processing from the outputs of the second 5 internal information processing channels of the first 1 -
Первый 9 элемент И предназначен для формирования сигнала на первом входе четвертого 12 и втором входе пятого 13 элементов И на основании сигналов, поступающих с прямого выхода первой 6 схемы сравнения первого 1 конфигурируемого процессора и инверсного выхода первой 6 схемы сравнения второго 2 конфигурируемого процессора.The first 9 And element is designed to generate a signal at the first input of the fourth 12 and second input of the fifth 13 And elements based on the signals received from the direct output of the first 6 comparison circuit of the first 1 configurable processor and the inverse output of the first 6 comparison circuit of the second 2 configurable processor.
Второй 10 элемент И предназначен для выдачи сигнала о неисправности двух конфигурируемых процессоров на основании сигналов, поступающих с инверсных выходов первых 6 схем сравнения первого 1 - второго 2 конфигурируемых процессоров на пятый вход неисправности 3.5 блока управления и контроля 3.The second 10 AND element is intended for issuing a malfunction signal for two configurable processors based on the signals from the inverse outputs of the first 6 comparison circuits of the first 1 -
Третий 11 элемент И предназначен для формирования сигнала на втором входе шестого 14 и первом входе седьмого 15 элементов И на основании сигналов, поступающих с инверсного выхода первой 6 схемы сравнения первого 1 конфигурируемого процессора и прямого выхода первой 6 схемы сравнения второго 2 конфигурируемого процессора.The
Четвертый 12 элемент И предназначен для выдачи сигнала о неисправности первого 4 внутреннего канала обработки информации второго 2 конфигурируемого процессора на основании сигналов, поступающих с выхода первого 9 элемента И и инверсного выхода второй 7 схемы сравнения, на первом входе неисправности 3.1 блока управления и контроля 3.The fourth 12th AND element is intended for issuing a malfunction signal for the first 4 internal information processing channel of the second 2 configurable processor based on the signals from the output of the first 9 And element and the inverse output of the second 7 comparison circuit at the first input of the fault 3.1 of the control and
Пятый 13 элемент И предназначен для формирования сигнала о неисправности второго 5 внутреннего канала обработки информации второго 2 конфигурируемого процессора на основании сигналов, поступающих с выхода первого 9 элемента И и инверсного выхода третьей 8 схемы сравнения, на втором входе неисправности 3.2 блока управления и контроля 3.The fifth 13th element And is intended to generate a signal about a malfunction of the second 5 internal channel for processing information of the second 2 configurable processor based on the signals from the output of the first 9 element And and the inverse output of the third 8 comparison circuit, at the second input of the malfunction 3.2 of the control and
Шестой 14 элемент И предназначен для выдачи сигнала о неисправности первого 4 внутреннего канала обработки информации первого 1 конфигурируемого процессора на основании сигналов, поступающих с прямого выхода третьего 11 элемента И и инверсного выхода второй 7 схемы сравнения, на третьем входе неисправности 3.3 блока управления и контроля 3.The sixth 14th And element is intended to provide a signal of a malfunction of the first 4 internal channel for processing information of the first 1 configurable processor based on the signals from the direct output of the third 11 And element and the inverse output of the second 7 comparison circuit, at the third input of the malfunction 3.3 of the control and
Седьмой 15 элемент И предназначен для формирования сигнала о неисправности второго 5 внутреннего канала обработки информации первого 1 конфигурируемого процессора на основании сигналов, поступающих с выхода третьего 11 элемента И и инверсного выхода третьей 8 схемы сравнения, на четвертом входе неисправности 3.4 блока управления и контроля 3.The seventh 15th element And is designed to generate a signal of a malfunction of the second 5 internal channel for processing information of the first 1 configurable processor based on the signals from the output of the third 11 element And and the inverse output of the third 8 comparison circuit, at the fourth input of the fault 3.4 of the control and
Восьмой 16 элемент И формирует управляющий сигнал на вход логических условий ЛУ2 коммутатора 17, на основании сигналов, полученных с инверсного выхода первой 6 схемы сравнения, синтезированной внутри кристалла первого 1 конфигурируемого процессора и прямого выхода второй 6 схемы сравнения, синтезированной внутри кристалла второго 2 конфигурируемого процессора.The eighth 16th element And generates a control signal to the input of the logic conditions LU2 of the switch 17, based on the signals received from the inverse output of the first 6 comparison circuit synthesized inside the crystal of the first 1 configurable processor and the direct output of the second 6 comparison circuit synthesized inside the crystal of the second 2 configurable processor .
Коммутатор 17 осуществляет передачу данных с выходов первых 4 внутренних каналов обработки информации первого 1 и второго 2 конфигурируемых процессоров на выход данных системы 19, в зависимости от управляющих сигналов на входах логических условий ЛУ1 и ЛУ2.The switch 17 transfers data from the outputs of the first 4 internal channels of information processing of the first 1 and second 2 configurable processors to the data output of the
Вход данных бортового вычислителя 18 предназначен для подачи данных на первый 4, второй 5 внутренние каналы обработки информации первого 1 - второго 2 конфигурируемых процессоров.The data input of the on-
Выход данных бортового вычислителя 19 предназначен для передачи обработанной информации потребителям.The data output of the on-
Первый 3.1 - пятый 3.5 входы неисправностей блока управления и контроля 3 предназначены для передачи сигнала о неисправности первого 4 - второго 5 внутренних каналов обработки информации первого 1 - второго 2 конфигурируемых процессоров, поступающих от второго 10, четвертого 12 - седьмого 15 элементов И.The first 3.1 - fifth 3.5 fault inputs of the control and
Первый 1.1 - четвертый 1.4 управляющие выходы блока управления и контроля 3 предназначены для выдачи команды на входы первого 1 - второго 2 конфигурируемых процессоров на загрузку n-ой версии ПО во внутренние каналы обработки информации.The first 1.1 - fourth 1.4 control outputs of the control and
Первый 2.1 и третий 2.3 выходы загрузки ПО блока управления и контроля 3 предназначены для загрузки n-ой версии ПО в первый 1 - второй 2 конфигурируемые процессоры соответственно.The first 2.1 and third 2.3 outputs of the software
Второй 2.2 и четвертый 2.4 выходы адресов блока управления и контроля 3 предназначены для передачи адресов для загрузки ПО на входы первого 1 и второго 2 конфигурируемых процессоров соответственно.The second 2.2 and fourth 2.4 output addresses of the
Первый 4.1 - второй 4.2 выходы формирования КТ блока управления и контроля 3 предназначены для выдачи команды на формирование КТ в первый 1 - второй 2 конфигурируемые процессоры соответственно.The first 4.1 - second 4.2 outputs of CT formation of the control and
Третий 4.3 - четвертый 4.4 входы завершения формирования КТ блока управления и контроля 3 предназначены для получения сигнала о конце формирования КТ с первого 1 - второго 2 конфигурируемых процессоров на первом - втором входах седьмого 44 элемента И блока управления и контроля 3.The third 4.3 - fourth 4.4 inputs of the completion of CT formation of the control and
Первый 5.1 информационный вход блока управления и контроля 3 предназначен для передачи информации вычислительного процесса с первого 1 конфигурируемого процессора на вход данных памяти контрольных точек 49 для ее хранения.The first 5.1 information input of the control and
Второй 5.2 информационный вход блока управления и контроля 3 предназначен для передачи информации вычислительного процесса со второго 2 конфигурируемого процессора на вход данных памяти контрольных точек 50 для ее хранения.The second 5.2 information input of the control and
Первый 6.1 информационный выход блока управления и контроля 3 предназначен для передачи информации вычислительного процесса в первый 1 конфигурируемый процессор с выхода данных памяти контрольных точек 49 блока управления и контроля 3 для рестарта вычислительного процесса.The first 6.1 information output of the control and
Второй 6.2 информационный выход блока управления и контроля 3 предназначен для передачи информации вычислительного процесса во второй 2 конфигурируемый процессор с выхода данных памяти контрольных точек 50 блока управления и контроля 3 для рестарта вычислительного процесса.The second 6.2 information output of the control and
Назначение отдельных элементов блока управления и контроля 3.Appointment of individual elements of the control and
Дешифратор кода неисправности 20 предназначен для формирования управляющих сигналов на входах второго 26 - пятого 29 элементов ИЛИ и выдачи кода неисправности в регистр кода неисправности 30.The
Регистр адреса команды-инициатора 23 предназначен для приема, хранения и выдачи команд-инициаторов на вход ПЗУ начальных адресов 33, на основании сигналов поступающих с первого 3.1 - пятого 3.5 входов блока управления и контроля 3.The address register of the initiating
Регистр кода неисправности 30 предназначен для приема, хранения и выдачи кода соответствующего неисправности первого или второго внутреннего канала обработки информации первого 1 - второго 2 конфигурируемых процессоров на вход схемы сравнения 35.The
Асинхронный регистр 31 предназначен для хранения кода, характеризующего исправное состояние системы и его выдачи на второй вход схемы сравнения 35.
ПЗУ начального адреса 33 предназначено для хранения и выдачи начального адреса n-ой версии ПО конфигурируемого процессора на вход данных счетчика адреса 37, управления вторым 25 и третьим 32 элементами И и синхронизации счетчика адреса 37.The ROM of the
Счетчик адреса 37 предназначен для приема, модификации и выдачи адресов n-ой версии ПО на выходы 2.2 и 2.4 блока управления и контроля 3 через вход А второго 46 коммутатора и на вход конфигурационного ПЗУ 39. Сброс счетчика осуществляется по сигналу, полученному с n-3 разряда при выгрузке ПО конфигурируемого процессора с выхода конфигурационного ПЗУ 39.The address counter 37 is designed to receive, modify and issue addresses of the n-th version of the software to outputs 2.2 and 2.4 of the control and
Счетчик количества повторов кода неисправности 38 выполняет подсчет импульсов, поступающих с инверсного выхода схемы сравнения 35, что соответствует количеству последовательных повторов кода неисправности, выдает количество повторений кода неисправностей на вход ПЗУ коэффициента деления 42 и управляет режимом работы пятого 40 элемента И.The counter of the number of repetitions of the
Конфигурационное ПЗУ 39 служит для хранения n-ых версий ПО конфигурируемого процессора и их выдачи на выходы 2.1 и 2.3 блока управления и контроля 3 через вход А первого 45 коммутатора.The
Регистр адреса очередной КТ 41 предназначен для хранения адреса очередной КТ, в зависимости от полученного значения коэффициента деления, и его выдачи на вход счетчика модификации адреса очередной КТ 48.The address register of the
ПЗУ коэффициента деления 42 предназначено для хранения значений коэффициентов деления, выдачи коэффициента, соответствующего зафиксированному количеству повторений кода неисправностей, в счетчик коэффициента деления 47, регистр адреса очередной КТ 41, а также для формирования управляющего сигнала на первом входе шестого 43 элемента И, синхронизации регистра адреса очередной КТ 41, счетчика модификации адреса очередной КТ 48 и счетчика коэффициента деления 47.The ROM of the
Первый 45 коммутатор осуществляет выгрузку n-ой версии ПО в первый 1 -второй 2 конфигурируемые процессоры, при условии наличия управляющего сигнала на входе логических условий ЛУ1.The first 45 switch unloads the nth version of the software into the first 1-second 2 configurable processors, provided that there is a control signal at the input of logical conditions LU1.
Второй 46 коммутатор осуществляет выдачу адреса, по которому осуществляется запись ПО в первый 1 - второй 2 конфигурируемые процессоры для их перепрограммирования, при условии наличия управляющего сигнала на входе логических условий ЛУ1.The second 46 switch provides the address where software is written to the first 1 - second 2 configurable processors for their reprogramming, provided that there is a control signal at the input of logical conditions LU1.
Счетчик коэффициента деления 47 предназначен для выдачи сигнала о формировании КТ на первый 4.1 - второй 4.2 выходы формирования КТ блока управления и контроля 3 через интервалы времени, которые зависят от загруженного коэффициента деления, а также формирования управляющих сигналов на собственном входе сброса, четвертом входе седьмого 44 элемента И, входе разрешения записи в первой 49 - второй 50 памяти контрольных точек и на входе сброса счетчика модификации адреса очередной КТ 48.The
Счетчик модификации адреса очередной КТ 48 предназначен для выдачи адреса очередной КТ на вход адреса первой 49 - второй 50 памяти контрольных точек.The counter for modifying the address of the
Память контрольных точек 49 осуществляет прием и хранение информации вычислительного процесса с первого 5.1 информационного входа блока управления и контроля 3 при наличии сигнала на входе разрешения записи, поступающего с выхода счетчика коэффициента деления 47, а также выдачу информации вычислительного процесса на первый информационный выход блока управления и контроля с выхода данных памяти.The memory of the control points 49 receives and stores information of the computing process from the first 5.1 information input of the control and
Память контрольных точек 50 осуществляет прием и хранение информации вычислительного процесса с первого 5.2 информационного входа блока управления и контроля 3 при наличии сигнала на входе разрешения записи, поступающего с выхода счетчика коэффициента деления 47, а также выдачу информации вычислительного процесса на первый информационный выход блока управления и контроля с выхода данных памяти.The memory of the control points 50 receives and stores information of the computing process from the first 5.2 information input of the control and
Генератор синхронизирующих импульсов 22 предназначен для синхронизации работы устройства.The
Мультивибратор 36 предназначен для формирования одиночных импульсов на втором входе шестого 43 элемента И.
Первый 21 элемент ИЛИ формирует управляющий сигнал на первом входе первого 24 элемента И, третьем входе второго 25 элемента И, первом входе четвертого 34 элемента И, входах логических условий первого 45 - второго 46 коммутаторов.The first 21 OR element generates a control signal at the first input of the first 24 And element, the third input of the second 25 And element, the first input of the fourth 34 And element, the inputs of the logical conditions of the first 45 - second 46 switches.
Первый 24 элемент И формирует синхронизирующие импульсы на входе разрешения записи регистра кода неисправности 30, при условии наличия одиночного сигнала на выходе первого 21 элемента ИЛИ.The first 24 AND element generates synchronizing pulses at the enable input of the
Второй 25 элемент И предназначен для передачи синхронизирующих импульсов с генератора синхронизирующих импульсов 22 на вход синхронизации регистра адреса команды-инициатора 23, в зависимости от сигналов на своем инверсном первом и прямом третьем входах.The second 25th element And is designed to transmit clock pulses from the
Второй 26 - четвертый 29 элементы ИЛИ предназначены для формирования управляющих сигналов, поступающих от дешифратора кода неисправности 20 и входа 3.5 блока управления и контроля, на управляющих входах 1.1-1.2 и 2.1-2.2 первого 1 и второго 2 конфигурируемых процессоров.The second 26 - fourth 29 elements OR are designed to generate control signals from the decoder of the
Третий 32 элемент И предназначен для передачи синхронизирующих импульсов с генератора синхронизирующих импульсов 22 на входах модификации адреса счетчика адресов 37 и сброса регистра адреса команд-инициаторов 23 в зависимости от сигналов на прямом первом и инверсном третьем входах.The third 32 And element is designed to transmit clock pulses from a
Четвертый 34 элемент И предназначен для выдачи управляющего сигнала на входе разрешения записи счетчика адреса 37 при условии наличия единичных сигналов, поступающих от n-1 разряда с выхода ПО конфигурационного ПЗУ 39 и на выходе первого 21 элемента ИЛИ.The fourth AND
Схема сравнения 35 предназначена для сравнения данных с выходов регистра кода неисправности 30 и асинхронного регистра 31 и формирования единичного сигнала на прямом выходе в случае совпадения данных и на инверсном в случае несовпадения.The
Пятый 40 элемент И формирует управляющий сигнал на входе сброса счетчика количества повторов кода неисправности 38 при условии, что на прямом выходе схемы сравнения 35 будет логическая единица и значение количества повторений кода неисправности на выходе счетчика количества кода неисправности 38 будет больше нуля.The fifth 40th element And generates a control signal at the reset input of the counter for the number of
Шестой 43 элемент И осуществляет передачу одиночных импульсов фиксированной частоты на вход обратного счета делителя с переменным коэффициентом деления 47.The sixth 43th element And transmits single pulses of a fixed frequency to the input of the countdown of the divider with a
Седьмой 44 элемент И предназначен для передачи синхронизирующих импульсов с генератора синхронизирующих импульсов 22 на вход синхронизации счетчика модификации адреса очередной КТ 48 при условии наличия сигнала о формировании КТ с выхода счетчика коэффициента деления 47 на четвертом входе и сигналов о завершении формирования КТ с третьего 4.3 - четвертого входах блока управления и контроля 3 на первом и втором входах соответственно.The seventh 44th element And is designed to transmit synchronizing pulses from the generator of synchronizing
Бортовой вычислитель воздушного судна на конфигурируемых процессорах функционирует следующим образом.The aircraft on-board computer on configurable processors operates as follows.
В исходном состоянии на входе логических условий ЛУ1 коммутатора 17 -единичный сигнал, а на входе ЛУ2 - нулевой. Эта комбинация сигналов разрешает прохождение обработанной информации с выхода первого 4 внутреннего канала обработки информации первого 1 конфигурируемого процессора через вход А коммутатора 17.In the initial state, at the input of the logical conditions LU1 of the switch 17, the signal is unity, and at the input of LU2, it is zero. This combination of signals allows the passage of processed information from the output of the first 4 internal channel of information processing of the first 1 configurable processor through input A of the switch 17.
При включении питания файлы конфигурации, которые получены путем описания архитектуры и логики работы конфигурируемого процессора на одном из языков описания аппаратуры JHDL, AHDL, VHDL или Verilog загружаются в первый 1 - второй 2 конфигурируемые процессоры. Загрузка конфигурационного файла осуществляется так, что в каждом кристалле первого 1 - второго 2 конфигурируемых процессоров размещаются по два одинаковых внутренних канала обработки информации 4-5 и по одной схеме сравнения 6. Цепи загрузки конфигурации и синхронизации вычислительной системы на фиг. 1 условно не показаны.When the power is turned on, configuration files that are obtained by describing the architecture and logic of the configurable processor in one of the hardware description languages JHDL, AHDL, VHDL, or Verilog are loaded into the first 1 - second 2 configurable processors. The configuration file is loaded so that in each chip of the first 1 - second 2 configurable processors, two identical internal information processing channels 4-5 and one
Данные с входа данных вычислителя 18 одновременно поступают во внутренние каналы обработки информации первого 1 и второго 2 конфигурируемых процессоров. Результаты обработки синхронно появляются на выходах первых 4 - вторых 5 внутренних каналов обработки информации, а следовательно, и на входах первой 6 схемы сравнения первого 1 - второго 2 конфигурируемых процессоров, второй 7 и третьей 8 схем сравнения, а также на входах данных А, В коммутатора 17.Data from the input of the data of the
Если в первом 1 конфигурируемом процессоре первый 4 - второй 5 внутренние каналы обработки информации исправны, то на прямом выходе первой 6 схемы сравнения первого 1 конфигурируемого процессора установится единичный сигнал, который также установится на входе логических условий ЛУ1 коммутатора 17. Это разрешит прохождение данных с выхода первого 4 внутреннего канала обработки информации первого 1 конфигурируемого процессора через вход А коммутатора 17 на выход данных вычислителя 19.If the first 4 - second 5 internal channels of information processing are operational in the first 1 configurable processor, then at the direct output of the first 6 of the comparison circuit of the first 1 configurable processor, a single signal will be established, which will also be installed at the input of the logic conditions LU1 of the switch 17. This will allow data to pass from the output the first 4 internal channels of information processing of the first 1 configurable processor through the input A of the switch 17 to the data output of the
В свою очередь, на инверсных выходах первой 6 схемы сравнения первого 1 -второго 2 конфигурируемых процессоров, а также второй 7 - третьей 8 схем сравнения установятся нулевые логические уровни, которые закроют первый 9 - восьмой 16 элементы И и установят на их выходах сигнал низкого уровня. Восьмой 16 элемент И запретит прохождение данных с первого 4 внутреннего канала обработки информации второго 2 конфигурируемого процессора на выход данных вычислителя 19 через вход данных В коммутатора 17, установив на входе логических условий ЛУ2 коммутатора 17 сигнал низкого уровня.In turn, at the inverted outputs of the first 6 comparison circuits of the first 1-second 2 configurable processors, as well as the second 7 - third 8 comparison circuits, zero logic levels are established that close the first 9 - eighth 16 AND elements and set a low level signal on their outputs . The eighth 16 element And will prohibit the passage of data from the first 4 internal channel of information processing of the second 2 configurable processors to the output of the data of the
Одновременно, сигналы низкого уровня с выходов второго 10, четвертого 12 - седьмого 15 элементов И поступят на первый 3.1 - пятый 3.5 входы блока управления и контроля 3 (фиг. 2), которые поступят на входы первого 21 элемента ИЛИ и 23 регистра адреса команд-инициаторов соответственно. Сигналы с первого 3.1 - четвертого 3.4 входов блока управления и контроля 3 поступят на входы дешифратора кода неисправности 20 соответственно. Сигнал с пятого 3.5 входа блока управления и контроля 3 поступит на второй вход четвертого 28 - пятого 29 элементов ИЛИ. Дешифратор кода неисправности 20 выдаст в регистр кода неисправности 30 соответствующий код, который будет сравнен с помощью схемы сравнения 35 с кодом, соответствующим исправному состоянию системы, поступающих с асинхронного регистра 31. Совпадение результатов является основанием исправности конфигурируемых процессоров. Первый 21 элемент ИЛИ запретит выгрузку n-ой версии ПО конфигурируемого процессора, адресов на первый - четвертый 2.1-2.4 выходы блока управления и контроля 3. Схема сравнения 35 блока управления и контроля 3 выдаст с инверсного выхода сигнал низкого уровня на вход прямого счета счетчика количества повторов кода неисправности 38, который на основании нулевого значения выдаст адрес хранения коэффициента деления на вход ПЗУ коэффициента деления 42, характеризующего исправное состояние системы, что позволит ПЗУ коэффициента деления 42 сформировать минимальное значение коэффициента деления, которое поступит на вход данных счетчика коэффициента деления 47. Счетчик коэффициента деления 47, на основании поступившего коэффициента деления, будет осуществлять обратный счет начиная с пятнадцати и при достижении нулевого значения счета, выдаст сигнал на первый 4.1 - второй 4.2 выходы блока управления и контроля 3 о формировании КТ.At the same time, the low-level signals from the outputs of the second 10, fourth 12 - seventh 15 AND elements will go to the first 3.1 - fifth 3.5 inputs of the control and monitoring unit 3 (Fig. 2), which will go to the inputs of the first 21 OR elements and 23 registers of the command address initiators respectively. The signals from the first 3.1 - fourth 3.4 inputs of the control and
При возникновении неисправности в первом 1 конфигурируемом процессоре одного из двух внутренних каналов обработки информации, на прямом входе первой 6 схемы сравнения, синтезированной внутри кристалла, установится нулевой сигнал, а следовательно и на входе логических условий ЛУ1 коммутатора 17 и на входе первого 9 элемента И, который запретит прохождение данных на выход данных вычислителя 19 (фиг. 1) через вход А коммутатора 17.In the event of a malfunction in the first 1 configurable processor of one of the two internal information processing channels, a zero signal will be established at the direct input of the first 6 comparison circuit synthesized inside the crystal, and therefore at the input of logical conditions LU1 of the switch 17 and at the input of the first 9 of the And element, which prohibits the passage of data to the output of the data of the calculator 19 (Fig. 1) through the input A of the switch 17.
На инверсном выходе второй 7 (несовпадение результатов обработки информации между первыми 4 внутренними каналами обработки информации первого 1 и второго 2 конфигурируемых процессоров) - третьей 8 (несовпадение результатов обработки информации между вторыми 5 внутренними каналами обработки информации первого 1 и второго 2 конфигурируемых процессоров) схем сравнения, в зависимости от того в каком из двух внутренних каналов обработки информации первого 1 конфигурируемого процессора возникла неисправность, установится логическая единица, которая на первом входе шестого 14 и втором входе седьмого 15 элементов И установит единичный сигнал. Третий 11 элемент И по результатам сравнения первых 6 схем сравнения, синтезированных внутри кристаллов первого 1 -второго 2 конфигурируемых процессоров, сформирует единичный сигнал на втором входе шестого 14 и первом входе седьмого 15 элементов И, что позволит передать сигнал на входы неисправности 3.3-3.4 блока управления и контроля 3. Восьмой 16 элемент И по сигналам, полученным от инверсного входа первой 6 схемы сравнения первого 1 конфигурируемого процессора и от прямого входа первой 6 схемы сравнения второго 2 конфигурируемого процессора, установит на входе логических условий ЛУ2 коммутатора 17 единичный сигнал. Это разрешит прохождение данных с выхода первого 4 внутреннего канала обработки информации второго 2 конфигурируемого процессора через вход В коммутатора 17 на выход данных системы 19.On the inverted output, the second 7 (mismatch of information processing results between the first 4 internal information processing channels of the first 1 and second 2 configurable processors) - the third 8 (mismatch of information processing results between the second 5 internal information processing channels of the first 1 and second 2 configurable processors) comparison schemes , depending on which of the two internal information processing channels of the first 1 configurable processor a malfunction occurs, the logical unit will be established, to yelling at the first input of the sixth 14 and the second input of the seventh 15 elements And will set a single signal. The third 11th element And according to the results of comparing the first 6 comparison circuits synthesized inside the crystals of the first 1-second 2 configurable processors, it will form a single signal at the second input of the sixth 14 and the first input of the seventh 15 And elements, which will allow to transmit the signal to the fault inputs 3.3-3.4 of the block control and
Полученные сигналы с третьего 3.3 - четвертого 3.4 входов неисправности блока управления и контроля 3 (фиг. 2) одновременно поступят на дешифратор кода неисправности 20, первый 21 элемент ИЛИ и на регистр адреса команд-инициаторов 23. Дешифратор кода неисправности 20 сформирует управляющие сигналы на входах третьего 27, пятого 29 элементов ИЛИ. Если неисправен один внутренний канал обработки информации первого 1 конфигурируемого процессора, то управляющий сигнал на частичное перепрограммирование поступит на второй 1.2 управляющий выход блока управления и контроля 3. Если неисправны оба канала, то управляющий сигнал на полное перепрограммирование первого 1 конфигурируемого процессора поступит на четвертый 1.4 управляющий выход блока управления и контроля 3. На вход регистра кода неисправности 30 поступит код неисправности с дешифратора кода неисправности 20, который будет сравнен с помощью схемы сравнения 35 с кодом, соответствующим исправному состоянию системы, поступающих с асинхронного регистра 31. Несовпадение результатов является основанием о неисправности первого конфигурируемого процессора бортового вычислителя. Схема сравнения 35 блока управления и контроля 3 выдаст с инверсного выхода сигнал на вход прямого счета счетчика количества повторов кода неисправности 38, который на основании посчитанных значений выдаст адрес хранения коэффициента деления на вход ПЗУ коэффициента деления 42, характеризующего неисправное состояние системы, что позволит ПЗУ коэффициента деления 42 сформировать значение коэффициента деления, которое поступит на вход данных счетчика коэффициента деления 47. Счетчик коэффициента деления 47, на основании поступившего коэффициента деления, сократит время обратного счета и будет осуществлять счет начиная с десяти, а при достижении нулевого значения счета, выдаст сигнал на первый 4.1 - второй 4.2 выходы блока управления и контроля 3 о формировании КТ. Изменение интервала формирования КТ зависит от количества возникновения отказов конфигурируемых процессоров. В случае повтора ошибки ПЗУ коэффициента деления 42 сформирует значение коэффициента деления, которое сократит время обратного счета счетчика коэффициента деления 47 и будет осуществлять счет, начиная с пяти. Регистр адреса команды-инициатора 23 блока управления и контроля 3 по полученному сигналу, соответствующего неисправному внутреннему каналу обработки информации первого 1 конфигурируемого процессора, выдаст команду-инициатор на вход ПЗУ начального адреса 33 для выдачи на счетчик начального адреса 37 модифицированный адрес для выгрузки n-ой версии ПО с конфигурационного ПЗУ 39 на выход 2.1 блока управления и контроля 3 и выдачи адреса для интегрирования n-ой версии ПО на выход 2.2 блока управления и контроля 3. После успешного перепрограммирования неисправного внутреннего канала обработки информации первого 1 конфигурируемого процессора, на входах 3.3-3.4 формируются сигналы низкого уровня, которые обнуляют счетчик количества повторов кода неисправности 38 по управляющему сигналу, полученному с прямого выхода схемы сравнения 35, ПЗУ коэффициента деления 42 выдаст значение коэффициента, соответствующее максимальному интервалу формирования КТ. Первый 21 элемент ИЛИ запретит прохождение данных на выходы 2.1,2.2 блока управления и контроля 3 через выходы А первого 45 - второго 46 коммутаторов. Регистр адреса команды-инициатора 23 прекратит выдачу команд-инициаторов на вход ПЗУ начального адреса 33.The received signals from the third 3.3 - fourth 3.4 fault inputs of the control and monitoring unit 3 (Fig. 2) will simultaneously arrive at the decryptor of
В случае обнаружения неисправности в первом 4 - втором 5 внутренних каналов обработки информации второго 2 конфигурируемого процессора, функционирование бортового вычислителя будет восстановлено аналогичным образом.If a malfunction is detected in the first 4 - second 5 internal channels of information processing of the second 2 configurable processors, the functioning of the on-board computer will be restored in a similar way.
Исправное функционирование бортового вычислителя будет продолжаться до тех пор, пока объем кристалла конфигурируемого процессора позволит перепрограммировать внутренние каналы обработки информации.The proper functioning of the on-board computer will continue until the crystal volume of the configurable processor allows reprogramming the internal channels of information processing.
Таким образом, надежность бортового вычислителя воздушного с управляемой избыточностью повышается за счет блока управления и контроля, который контролирует функционирование бортового вычислителя, осуществляет формирование КТ и, при увеличении интенсивности возникновения неисправностей во внутренних каналах обработки информации, сокращает интервалы между их формированием, а также хранит и интегрирует n-версию ПО в неисправный канал.Thus, the reliability of the airborne on-board computer with controlled redundancy is increased by the control and monitoring unit that controls the operation of the on-board computer, generates CT and, with an increase in the rate of occurrence of malfunctions in the internal information processing channels, reduces the intervals between their formation, and also stores and integrates the n-version of the software into a faulty channel.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018120034U RU183418U1 (en) | 2018-05-30 | 2018-05-30 | Aircraft computer with configurable processors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018120034U RU183418U1 (en) | 2018-05-30 | 2018-05-30 | Aircraft computer with configurable processors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU183418U1 true RU183418U1 (en) | 2018-09-21 |
Family
ID=63671333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2018120034U RU183418U1 (en) | 2018-05-30 | 2018-05-30 | Aircraft computer with configurable processors |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU183418U1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2693296C1 (en) * | 2018-11-28 | 2019-07-02 | Федеральное государственное унитарное предприятие "Московское опытно-конструкторское бюро "Марс" (ФГУП МОКБ "Марс") | Method for protection against failures and failures of spacecraft electronic unit caused by external factors, and device for its implementation |
| RU191274U1 (en) * | 2019-04-22 | 2019-07-31 | Общество с ограниченной ответственностью "Авионика-Вист" | ON-BOARD COMPUTER |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070121631A1 (en) * | 2005-11-29 | 2007-05-31 | The Boeing Company | System having an energy efficient network infrastructure for communication between distributed processing nodes |
| US20080250423A1 (en) * | 2007-04-04 | 2008-10-09 | Larry Wayne Bush | Method and apparatus for planning air refueling for aircraft |
| EP2595362A1 (en) * | 2011-11-17 | 2013-05-22 | Flight Focus Pte. Ltd. | Aircraft computer system for executing inflight entertainment and electronic flight bag applications |
| US20150170526A1 (en) * | 2013-12-13 | 2015-06-18 | Sikorsky Aircraft Corporation | Semantics based safe landing area detection for an unmanned vehicle |
| RU160950U1 (en) * | 2015-04-24 | 2016-04-10 | Российская Федерация, от имени которой выступает Министерство промышленности и торговли Российской Федерации (Минпромторг России) | DEVICE FOR MONITORING MALFUNCTIONS OF THE GAS-TURBINE ENGINE AIR BYPASS CONTROL VALVE |
| RU177172U1 (en) * | 2017-10-02 | 2018-02-12 | Федеральное государственное казённое военное образовательное учреждение высшего образования "Военная академия воздушно-космической обороны имени Маршала Советского Союза Г.К. Жукова" Министерства обороны Российской Федерации | Computing system on configurable processors with interprocess information control |
-
2018
- 2018-05-30 RU RU2018120034U patent/RU183418U1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070121631A1 (en) * | 2005-11-29 | 2007-05-31 | The Boeing Company | System having an energy efficient network infrastructure for communication between distributed processing nodes |
| US20080250423A1 (en) * | 2007-04-04 | 2008-10-09 | Larry Wayne Bush | Method and apparatus for planning air refueling for aircraft |
| EP2595362A1 (en) * | 2011-11-17 | 2013-05-22 | Flight Focus Pte. Ltd. | Aircraft computer system for executing inflight entertainment and electronic flight bag applications |
| US20150170526A1 (en) * | 2013-12-13 | 2015-06-18 | Sikorsky Aircraft Corporation | Semantics based safe landing area detection for an unmanned vehicle |
| RU160950U1 (en) * | 2015-04-24 | 2016-04-10 | Российская Федерация, от имени которой выступает Министерство промышленности и торговли Российской Федерации (Минпромторг России) | DEVICE FOR MONITORING MALFUNCTIONS OF THE GAS-TURBINE ENGINE AIR BYPASS CONTROL VALVE |
| RU177172U1 (en) * | 2017-10-02 | 2018-02-12 | Федеральное государственное казённое военное образовательное учреждение высшего образования "Военная академия воздушно-космической обороны имени Маршала Советского Союза Г.К. Жукова" Министерства обороны Российской Федерации | Computing system on configurable processors with interprocess information control |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2693296C1 (en) * | 2018-11-28 | 2019-07-02 | Федеральное государственное унитарное предприятие "Московское опытно-конструкторское бюро "Марс" (ФГУП МОКБ "Марс") | Method for protection against failures and failures of spacecraft electronic unit caused by external factors, and device for its implementation |
| RU191274U1 (en) * | 2019-04-22 | 2019-07-31 | Общество с ограниченной ответственностью "Авионика-Вист" | ON-BOARD COMPUTER |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5515383A (en) | Built-in self-test system and method for self test of an integrated circuit | |
| US3517171A (en) | Self-testing and repairing computer | |
| US5185877A (en) | Protocol for transfer of DMA data | |
| RU183418U1 (en) | Aircraft computer with configurable processors | |
| KR20090120479A (en) | Apparatus and method of page program operation for memory devices with mirror back-up of data | |
| US20070176627A1 (en) | Reprogrammable field programmable gate array with integrated system for mitigating effects of single event upsets | |
| US4866713A (en) | Operational function checking method and device for microprocessors | |
| CN110413456B (en) | Triple redundant data step-by-step voting system and method | |
| RU2527191C1 (en) | Backed-up multichannel computer system | |
| US10769038B2 (en) | Counter circuitry and methods including a master counter providing initialization data and fault detection data and wherein a threshold count difference of a fault detection count is dependent upon the fault detection data | |
| US20050229035A1 (en) | Method for event synchronisation, especially for processors of fault-tolerant systems | |
| WO2018066124A1 (en) | Fault tolerant system | |
| US7917812B2 (en) | Resetting of multiple processors in an electronic device | |
| JP6934346B2 (en) | Computerized and redundant systems | |
| RU2460121C1 (en) | Backed-up dual-processor computer system | |
| RU177172U1 (en) | Computing system on configurable processors with interprocess information control | |
| RU139233U1 (en) | DEVICE FOR MONITORING AND MANAGING RECONFIGURATION OF A THREE-CHANNEL COMPUTING SYSTEM | |
| RU105039U1 (en) | THREE-CHANNEL FAULT-RESISTANT SYSTEM BASED ON CONFIGURABLE PROCESSES | |
| RU2058679C1 (en) | Information system monitoring and backup device | |
| EP0800136B1 (en) | Fault tolerant clock signal source for triplicated data processing system | |
| RU120256U1 (en) | THREE-CHANNEL FAULT-RESISTANT SYSTEM ON CONFIGURABLE PROCESSORS WITH EXTERNAL AND INTRICRYSTAL RESERVATION | |
| RU2672135C1 (en) | Computing system with off-chip majorization and on-chip duplication | |
| RU2653243C1 (en) | Control system of spacecraft | |
| SU1048579A1 (en) | Device for checking counter | |
| RU147249U1 (en) | MEASURING TERMINAL FOR ELECTRICAL PARAMETERS MEASUREMENT SYSTEMS WITH FLEXIBLE DYNAMIC REDISTRIBUTION OF FUNCTIONS BETWEEN TERMINALS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20181021 |