RU120256U1 - THREE-CHANNEL FAULT-RESISTANT SYSTEM ON CONFIGURABLE PROCESSORS WITH EXTERNAL AND INTRICRYSTAL RESERVATION - Google Patents
THREE-CHANNEL FAULT-RESISTANT SYSTEM ON CONFIGURABLE PROCESSORS WITH EXTERNAL AND INTRICRYSTAL RESERVATION Download PDFInfo
- Publication number
- RU120256U1 RU120256U1 RU2011137347/08U RU2011137347U RU120256U1 RU 120256 U1 RU120256 U1 RU 120256U1 RU 2011137347/08 U RU2011137347/08 U RU 2011137347/08U RU 2011137347 U RU2011137347 U RU 2011137347U RU 120256 U1 RU120256 U1 RU 120256U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- switch
- control
- information processing
- Prior art date
Links
Abstract
Трехканальная отказоустойчивая система на конфигурируемых процессорах с вне- и внутрикристальным резервированием, отличающаяся тем, что содержит три конфигурируемых процессора, в кристаллах которых синтезированы по два внутренних канала обработки информации, три средства контроля, три коммутатора, три мажоритарных элемента, конфигурационное ПЗУ, устройство загрузки конфигурации, три входа загрузки конфигурации, вход данных, три выхода данных, вход данных соединен с входами первого и второго внутренних каналов обработки информации первого-третьего конфигурируемых процессоров, выход первого внутреннего канала обработки информации первого конфигурируемого процессора соединен с первым входом первого средства контроля и со входом А первого коммутатора, выход второго внутреннего канала обработки информации первого конфигурируемого процессора соединен со входом В первого коммутатора и вторым входом первого средства контроля, выход первого коммутатора соединен с четвертым входом первого средства контроля, со вторым входом первого мажоритарного элемента, третьим входом второго мажоритарного элемента и третьим входом третьего мажоритарного элемента, первый выход первого средства контроля соединен со вторым входом логических условий первого коммутатора, второй выход первого средства контроля соединен с первым входом логических условий первого коммутатора, выход первого мажоритарного элемента соединен с третьим входом первого средства контроля и с первым выходом данных системы, выход первого внутреннего канала обработки информации второго конфигурируемого процессора соединен с первым входом � Three-channel fault-tolerant system based on configurable processors with out- and on-chip redundancy, characterized in that it contains three configurable processors, in the crystals of which two internal information processing channels are synthesized, three controls, three switches, three majority elements, a configuration ROM, a configuration download device , three inputs for loading the configuration, data input, three data outputs, the data input is connected to the inputs of the first and second internal information processing channels of the first to third configurable processors, the output of the first internal information processing channel of the first configurable processor is connected to the first input of the first control device and to the input And the first switch, the output of the second internal channel of information processing of the first configurable processor is connected to the input B of the first switch and the second input of the first control means, the output of the first switch is connected to the fourth input of the first means VA control, with the second input of the first majority element, the third input of the second majority element and the third input of the third majority element, the first output of the first control means is connected to the second input of the logical conditions of the first switch, the second output of the first control is connected to the first input of the logical conditions of the first switch, the output of the first majority element is connected to the third input of the first control and to the first data output of the system, the output of the first internal information processing channel of the second configurable processor is connected to the first input �
Description
Полезная модель относится к области вычислительной техники и может быть использована в многоканальных отказоустойчивых системах на базе типовых конфигурируемых процессорах.The utility model relates to the field of computer engineering and can be used in multi-channel fault-tolerant systems based on typical configurable processors.
Наиболее близким аналогом предлагаемой полезной модели является трехканальная управляющая система (пат. РФ № 2333529). Недостатком данной системы является то, что при возникновении отказов внутри кристаллов цифровой элементной базы вследствие воздействия различных внешних дестабилизирующих факторов, вычислительный блок будет признан отказавшим, а использование типовых конфигурируемых процессоров с внутрикристальным резервированием позволяет парировать отказы вне- и внутрикристальных элементов и их паечных соединений.The closest analogue of the proposed utility model is a three-channel control system (US Pat. RF No. 2333529). The disadvantage of this system is that in the event of failures inside the digital element base crystals due to various external destabilizing factors, the computing unit will be recognized as failed, and the use of typical configurable processors with intra-chip redundancy allows to parry the failures of extra- and intra-chip elements and their solder joints.
Цель полезной модели - повышение надёжности и контролепригодности системы за счёт применения вне и внутрикристального резервирования конфигурируемых процессоров.The purpose of the utility model is to increase the reliability and controllability of the system due to the use of configurable processors outside and inside the chip.
Сущность полезной модели состоит в следующем.The essence of the utility model is as follows.
Система функционирует в трёхканальной конфигурации. В процессе функционирования данные обрабатываются внутренними каналами обработки информация, которые программно синтезированы в кристаллах конфигурируемых процессоров. Средства контроля осуществляют контроль правильности функционирования внутренних каналов обработки, коммутаторов и мажоритарных элементов, а также в зависимости от результатов контроля формируют управляющие сигналы на коммутаторы.The system operates in a three-channel configuration. In the process of functioning, the data is processed by internal information processing channels, which are software synthesized in the crystals of configurable processors. Control tools monitor the correct functioning of the internal processing channels, switches and majority elements, and also, depending on the results of the control, generate control signals to the switches.
Обработанные данные из исправных каналах обработки информации поступают через коммутаторы на входы мажоритарных элементов и далее на выходы устройства.The processed data from serviceable channels of information processing is transmitted through the switches to the inputs of the majority elements and then to the outputs of the device.
Трехканальная отказоустойчивая система на конфигурируемых процессорах с вне- и внутрикристальным резервированием содержит (фиг.1): три конфигурируемых процессора 1-3, в кристаллах которых синтезированы первый 4 и второй 5 внутренние каналы обработки информации (получены путём описания логики работы канала на одном из языков описания аппаратуры JHDL, AHDL, VHDL или Verilog), первое 6 - третье 8 средства контроля, первый 9 - третий 11 коммутатор, первый 12 - третий 14 мажоритарные элементы, конфигурационное ПЗУ 15, устройство загрузки конфигурации 16, первый 1.1 - третий 3.1 входы загрузки конфигурации, первый 6.1 - четвёртый 6.4 входы первого средства контроля, первый 6.5 - второй 6.6 выходы первого средства контроля, первый 7.1 - четвёртый 7.4 входы второго средства контроля, первый 7.5 - второй 7.6 выходы второго средства контроля, первый 8.1 - четвёртый 8.4 входы третьего средства контроля, первый 8.5 - второй 8.6 выходы третьего средства контроля, вход данных 17, первый 18.1 - третий 18.3 выходы данных.A three-channel fault-tolerant system on configurable processors with on- and off-chip redundancy contains (Fig. 1): three configurable processors 1-3, in the crystals of which the first 4 and second 5 internal channels of information processing are synthesized (obtained by describing the logic of the channel in one of the languages hardware descriptions (JHDL, AHDL, VHDL or Verilog), the first 6 is the third 8 means of control, the first 9 is the third 11 switches, the first 12 is the third 14 major elements, configuration ROM 15, the configuration loading device 16, the first 1.1 - the third 3.1 inputs of the configuration download, the first 6.1 - the fourth 6.4 inputs of the first control, the first 6.5 - the second 6.6 outputs of the first control, the first 7.1 - the fourth 7.4 inputs of the second control, the first 7.5 - the second 7.6 outputs of the second control, the first 8.1 - the fourth 8.4 inputs of the third control, the first 8.5 - second 8.6 outputs of the third control, data input 17, the first 18.1 - third 18.3 data outputs.
Первый 1 - третий 3 конфигурируемые процессоры осуществляют обработку даных по алгоритму, реализованному во внутренних каналах обработки информации.The first 1 - third 3 configurable processors process data according to an algorithm implemented in internal channels of information processing.
Первый 4 и второй 5 внутренние каналы обработки информации предназначены для обработки данных по соответствующему алгоритму.The first 4 and second 5 internal channels of information processing are designed to process data according to the corresponding algorithm.
Первое 6 - третье 8 средства контроля поразрядно сравнивают результаты обработки данных во внутренних каналах обработки информации 4, 5 между собой, с выходов первого 9 - третьего 11 коммутаторов и с выходов внутренних каналов обработки 4 и 5, а также с выходов мажоритарных элементов 12-14 и с выходов внутренних каналов обработки 4 и 5 соответственно. На основании результатов сравнения на первых 6.5, 7.5, 8.5 и вторых 6.6, 7.6, 8.6 формируются управляющие сигналы на входы логических условий ЛУ1 и ЛУ2 первого 9 - третьего 11 коммутаторов.The first 6 - third 8 means of control bit by bit compare the results of data processing in internal channels of information processing 4, 5 with each other, from the outputs of the first 9 - third 11 switches and from the outputs of internal channels of processing 4 and 5, as well as from the outputs of the majority elements 12-14 and from the outputs of the internal processing channels 4 and 5, respectively. Based on the comparison results, the first 6.5, 7.5, 8.5 and second 6.6, 7.6, 8.6 control signals are generated at the inputs of the logical conditions LU1 and LU2 of the first 9 - third 11 switches.
Первый 9 - третий 11 коммутаторы предназначены для передачи результатов обработки данных с выходов первого 4 или второго 5 внутреннего канала обработки информации первого 1 - третьего 3 конфигурируемых процессоров на входы, первого 12 - третьего 14 мажоритарных элементов в зависимости от управляющих сигналов на входах логических условий ЛУ1 и ЛУ2.The first 9 - third 11 switches are designed to transmit the results of data processing from the outputs of the first 4 or second 5 internal data processing channels of the first 1 - third 3 configurable processors to the inputs, of the first 12 - third 14 major elements depending on the control signals at the inputs of logical conditions LU1 and LU2.
Первый 12 - третий 14 мажоритарные элементы осуществляют выборку данных поступающих от конфигурируемых процессоров по схеме 2/3 и передают на выход системы данные, соответствующие большинству из входных. Для реализации данной операции входы мажоритарных элементов соединены следующим образом выход первого 9 коммутатора соединён со вторым входом первого 12 мажоритарного элемента, третьим входом второго 13 мажоритарного элемента и третьим входом третьего 14 мажоритарного элемента; выход второго 10 коммутатора соединён с третьим входом первого 12 мажоритарного элемента, вторым входом второго 13 мажоритарного элемента и первым входом третьего 14 мажоритарного элемента; выход третьего 11 коммутатора соединён с первым входом первого 12 мажоритарного элемента, первым входом второго 13 мажоритарного элемента и вторым входом третьего 14 мажоритарного элемента. Конфигурационное ПЗУ 15 служит для хранения файлов конфигурации, которые загружаются в кристаллы конфигурируемых процессоров и составляют внутренние каналы обработки информации.The first 12 - third 14 majority elements select the data coming from the configurable processors according to the 2/3 scheme and transmit the data corresponding to most of the input to the system output. To implement this operation, the inputs of the majority elements are connected as follows: the output of the first 9 switch is connected to the second input of the first 12 majority element, the third input of the second 13 majority element and the third input of the third 14 majority element; the output of the second 10 switch is connected to the third input of the first 12 majority element, the second input of the second 13 majority element and the first input of the third 14 majority element; the output of the third 11 switch is connected to the first input of the first 12 majority element, the first input of the second 13 majority element and the second input of the third 14 majority element. Configuration ROM 15 is used to store configuration files that are loaded into the crystals of configurable processors and constitute internal channels for processing information.
Устройство загрузки конфигурации 16 осуществляет загрузку конфигурационного файла в первый 1 - третий 3 конфигурируемые процессоры.The configuration loading device 16 downloads the configuration file to the first 1 to third 3 configurable processors.
Первый 1.1 - третий 3.1 входы загрузки конфигурации предназначены для загрузки конфигурационного файла из конфигурационного ПЗУ в кристаллы первого 1 - третьего 3 конфигурируемых процессоров.The first 1.1 - third 3.1 configuration loading inputs are intended for loading the configuration file from the configuration ROM into the crystals of the first 1 - third 3 configurable processors.
Первые входы 6.1, 7.1, 8.1 первого 6 - третьего 8 средств контроля осуществляют приём данных с выходов первых внутренних каналов обработки информации 4 первого 1 - третьего 3 конфигурируемых процессоров соответственно.The first inputs 6.1, 7.1, 8.1 of the first 6 - third 8 control means receive data from the outputs of the first internal information processing channels 4 of the first 1 - third 3 configurable processors, respectively.
Вторые входы 6.2, 7.2, 8.2 первого 6 - третьего 8 средств контроля осуществляют приём данных с выходов вторых внутренних каналов обработки информации 5 первого 1 - третьего 3 конфигурируемых процессоров соответственно.The second inputs 6.2, 7.2, 8.2 of the first 6 - third 8 control means receive data from the outputs of the second internal information processing channels 5 of the first 1 - third 3 configurable processors, respectively.
Третьи входы 6.3, 7.3, 8.3 первого 6 - третьего 8 средств контроля предназначены для приёма информации с первого 18.1 - третьего 18.3 выходов данных соответственно.The third inputs 6.3, 7.3, 8.3 of the first 6 - third 8 control devices are designed to receive information from the first 18.1 - third 18.3 data outputs, respectively.
Четвёртые входы .6.4, 7.4, 8.4 первого 6 - третьего 8 средств контроля предназначены для приёма данных с выходов первого 9 - третьего 11 коммутаторов соответственно.The fourth inputs .6.4, 7.4, 8.4 of the first 6 - third 8 control devices are designed to receive data from the outputs of the first 9 - third 11 switches, respectively.
Первые выходы 6.5, 7.5, 8.5 первого 6 - третьего 8 средств контроля осуществляют передачу управляющих сигналов на входы логических условий ЛУ2 первого 9 - третьего 11 коммутаторов соответственно.The first outputs 6.5, 7.5, 8.5 of the first 6 - third 8 control means transmit control signals to the inputs of logical conditions LU2 of the first 9 - third 11 switches, respectively.
Вторые выходы 6.6, 7.6, 8.6 первого 6 - третьего 8 средств контроля осуществляют передачу управляющих сигналов на входы логических условий ЛУ1 первого 9 - третьего 11 коммутаторов соответственно.The second outputs 6.6, 7.6, 8.6 of the first 6 - third 8 control means transmit control signals to the inputs of logical conditions LU1 of the first 9 - third 11 switches, respectively.
Вход данных 17 предназначен для подачи данных на первый 1 - третий 3 конфигурируемые процессоры.Data input 17 is designed to supply data to the first 1 - third 3 configurable processors.
Первый 18.1 - третий 18.3 выходы данных предназначены для передачи обработанной информации потребителям и на третьи входы 6.3, 7.3, 8.3 первого 6 -третьего 8 средств контроля соответственно.The first 18.1 - third 18.3 data outputs are intended for transmitting processed information to consumers and to the third inputs 6.3, 7.3, 8.3 of the first 6-third 8 means of control, respectively.
Трехканальная отказоустойчивая система на конфигурируемых процессорах с вне- и внутрикристальным резервированием функционирует следующим образом.A three-channel fault-tolerant system on configurable processors with on-chip and on-chip redundancy functions as follows.
В исходном состоянии на вторых выходах 6.6, 7.6, 8.6 первого 6 - третьего 8 средств контроля единичный сигнал, а на первых выходах 6.5, 7.5, 8.5 - нулевой. При включении питания файлы конфигурации, которые получены путём описания логики работы внутреннего канала обработки информации на одном из языков описания аппаратуры ЛГОЬ, AHDL, VHDL или Verilog поступают с выхода ПЗУ конфигурации 15 на вход устройства загрузки конфигурации 16, которое осуществляет их загрузку через первый 1.1 - третий 3.1 входы загрузки конфигурации в первый 1 - третий 3 конфигурируемые процессоры соответственно. Загрузка конфигурационного файла осуществляется таким, что в каждом кристалле первого 1 - третьего 3 конфигурируемых процессоров размещаются по два одинаковых внутренних канала обработки информации 4,5.In the initial state, at the second outputs 6.6, 7.6, 8.6 of the first 6 - third 8 means of control, a single signal, and at the first outputs 6.5, 7.5, 8.5 - zero. When the power is turned on, configuration files that are obtained by describing the logic of the internal information processing channel in one of the hardware description languages LGO, AHDL, VHDL, or Verilog are received from the output of the configuration 15 ROM to the input of the configuration loading device 16, which downloads them through the first 1.1 - the third 3.1 inputs load configuration in the first 1 - third 3 configurable processors, respectively. Downloading the configuration file is such that in each chip of the first 1 - 3 3 configurable processors, two identical internal channels of information processing 4,5 are placed.
Данные с входа 17 одновременно поступают во внутренние каналы обработки информации 4. 5 первого 1 - третьего 3 конфигурируемых процессоров. Результаты обработки синхронно появляются на выходах внутренних каналов обработки информации 4, 5, а следовательно и на выходах конфигурируемых процессоров 1-3. Цепи синхронизации на фиг. 1 условно не показаны.Data from input 17 simultaneously arrives in the internal channels of information processing 4. 5 of the first 1 - third 3 configurable processors. The processing results synchronously appear at the outputs of the internal channels of information processing 4, 5, and therefore at the outputs of configurable processors 1-3. The synchronization circuits of FIG. 1 conventionally not shown.
Результаты обработки данных с выходов первых внутренних каналов обработки информации 4 первого 1 - третьего 3 конфигурируемых процессоров поступают на первые 6.1, 7.1, 8.1 входы первого 6 - третьего 8 средств контроля и на входы А первого 9 - третьего 11 коммутаторов соответственно.The results of data processing from the outputs of the first internal channels of information processing 4 of the first 1 - third 3 configurable processors are fed to the first 6.1, 7.1, 8.1 inputs of the first 6 - third 8 control devices and to inputs A of the first 9 - third 11 switches, respectively.
Одновременно, результаты обработки данных с выходов вторых внутренних каналов обработки информации 5 первого 1 - третьего 3 конфигурируемых процессоров поступают на вторые 6.2, 7.2, 8.2 входы первого 6 - третьего 8 средств контроля и на входы В первого 9 - третьего 11 коммутаторов соответственно.At the same time, the results of data processing from the outputs of the second internal information processing channels 5 of the first 1 - third 3 configurable processors are fed to the second 6.2, 7.2, 8.2 inputs of the first 6 - third 8 control devices and to the inputs of the first 9 - third 11 switches, respectively.
В свою очередь, первое 6 - третье 8 средства контроля осуществляют поразрядное сравнение результатов обработки данных.In turn, the first 6 - third 8 control means carry out bitwise comparison of data processing results.
Если информация на выходах первого 4 и второго 5 внутренних каналов обработки информации первого 1 - третьего 3 конфигурируемых процессоров одинаковая, то на вторых выходах 6.6, 7.6, 8.6 первого б - третьего 8 средств контроля соответственно устанавливается единичный сигнал, который поступает на входы логических условий ЛУ1 первого 9 - третьего 11 коммутаторов. При этом на первых выходах 6.5, 7.5, 8.5 первого 6 - третьего 8 средств контроля устанавливается нулевой сигнал, который поступает на входы логических условий ЛУ2 первого 9 - третьего 11 коммутаторов.If the information at the outputs of the first 4 and second 5 internal channels of information processing of the first 1 - third 3 configurable processors is the same, then at the second outputs 6.6, 7.6, 8.6 of the first b - third 8 control means, respectively, a single signal is set, which is fed to the inputs of logical conditions LU1 the first 9 - third 11 switches. At the same time, at the first outputs 6.5, 7.5, 8.5 of the first 6 - third 8 control means, a zero signal is set, which is fed to the inputs of the logic conditions LU2 of the first 9 - third 11 switches.
Единичный сигнал на входах логических условий ЛУ1 и нулевой сигнал на входах логических условий ЛУ2 первого 9 - третьего 11 коммутаторов разрешит прохождение информации с первых 4 внутренних каналов обработки информации первого 1 - третьего 3 конфигурируемых процессоров через входы А на выходы первого 9 - третьего 11 коммутаторов соответственно.A single signal at the inputs of the logical conditions LU1 and a zero signal at the inputs of the logical conditions LU2 of the first 9 - third 11 switches will allow the passage of information from the first 4 internal channels of information processing of the first 1 - third 3 configurable processors through inputs A to the outputs of the first 9 - third 11 switches, respectively .
В случае несовпадения данных на одном из первых 6.1, 7.1, 8.1 и вторых 6.2, 7.2, 8.2 входах первого 6 - второго 8 средств контроля на первом выходе средства контроля 6.5, 7.5 или 8.5, соответствующего неисправному каналу установится единичный сигнал, а на втором 6.6, 7.6 или 8.6 - нулевые. Такая комбинация разрешит прохождение данных с соответствующего второго 5 внутреннего канала обработки информации через входы В на выходы первого 9, второго 10 или третьего 11 коммутаторов.In case of data mismatch, one of the first 6.1, 7.1, 8.1 and second 6.2, 7.2, 8.2 inputs of the first 6 - second 8 control means at the first output of the control means 6.5, 7.5 or 8.5, corresponding to the faulty channel, a single signal will be established, and on the second 6.6 , 7.6 or 8.6 are zero. Such a combination will allow the passage of data from the corresponding second 5 internal channel of information processing through inputs B to the outputs of the first 9, second 10 or third 11 switches.
Информация с выходов первого 9 - третьего 11 коммутаторов одновременно поступает на четвёртые входы 6.4, 7.4, 8.4 первого 6 - третьего 8 средств контроля и входы первого 12 - третьего 14 мажоритарных элементов. Данная операция позволяет осуществлять контроль исправного состояния первого 9 - третьего 11 коммутаторов.Information from the outputs of the first 9 - third 11 switches simultaneously arrives at the fourth inputs 6.4, 7.4, 8.4 of the first 6 - third 8 controls and the inputs of the first 12 - third 14 major elements. This operation allows you to monitor the health of the first 9 - third 11 switches.
Первое 6 - третье 8 средства контроля осуществляют поразрядное сравнение сигналов на входах первого 9 - третьего 11 коммутаторов и сигналов, полученных с собственных четвёртых входов 6.4, 7.4, 8.4. Если данные на входах коммутатора и четвёртых входах средств контроля одинаковые, то коммутатор признаётся исправным и на первых выходах 6.5, 7.5, 8.5 средств контроля остаются нулевые сигналы, а на вторых выходах 6.6, 7.6, 8.6 средств контроля единичные. В противном случае (при несовпадении сигналов на входах коммутатора и четвёртого входа средств контроля) на первом выходе 6.5, 7.5 или 8.5 соответствующего средства контроля установится единичный сигнал, а на втором выходе 6.6, 7.6 или 8.6 - нулевой. Эти сигналы поступят на входы ЛУ1 и ЛУ2 и тем самым заблокируют вход А соответствующего коммутатора и разрешат прохождение информации со второго 5 внутреннего канала обработки информации соответствующего конфигурируемого процессора через вход В коммутатора на входы мажоритарных элементов. В случае отказа какого либо коммутатора 9, 10 или 11 полностью на двух выходах соответствующего средства контроля устанавливаются нулевые сигналы, которые при поступлении на входы ЛУ1 и ЛУ2 заблокируют неисправный коммутатор.The first 6 - third 8 control means carry out bitwise comparison of signals at the inputs of the first 9 - third 11 switches and signals received from their own fourth inputs 6.4, 7.4, 8.4. If the data at the inputs of the switch and the fourth inputs of the controls are the same, the switch is recognized as serviceable and the first outputs 6.5, 7.5, 8.5 of the controls are zero signals, and the second outputs of 6.6, 7.6, 8.6 are single. Otherwise (if the signals at the inputs of the switch and the fourth input of the control devices do not match), the first output 6.5, 7.5 or 8.5 of the corresponding control means will set a single signal, and at the second output 6.6, 7.6 or 8.6 - zero. These signals will go to the inputs LU1 and LU2 and thereby block the input A of the corresponding switch and allow the information to pass from the second 5 internal channel of the information processing of the corresponding configurable processor through the input B of the switch to the inputs of the majority elements. In the event of a failure of any switch 9, 10 or 11, zero signals are set completely at the two outputs of the corresponding control means, which, upon entering the inputs LU1 and LU2, will block the faulty switch.
Первый 12 - третий 14 мажоритарные элементы, осуществляют поразрядное сравнение информации, полученной с выходов первого 9 - третьего 11 коммутаторов. При этом на выход мажоритарных элементов пройдут те данные, которые зафиксированы на выходах двух из трёх коммутаторов.The first 12 - third 14 majority elements, carry out bitwise comparison of information received from the outputs of the first 9 - third 11 switches. At the same time, the data that are recorded at the outputs of two of the three switches will go to the output of the majority elements.
В свою очередь с выходов первого 12 - третьего 14 мажоритарных элементов данные поступят на первый 18.1 - третий 18.3 выходы данных и на третьи входы 6.3, 7.3, 8.3 первого 6 - третьего 8 средств контроля. Благодаря этому осуществляется контроль исправности первого 12 - третьего 14 мажоритарных элементов.In turn, from the outputs of the first 12 - third 14 majority elements, the data will go to the first 18.1 - third 18.3 data outputs and to the third inputs 6.3, 7.3, 8.3 of the first 6 - third 8 controls. Due to this, the serviceability of the first 12 - third 14 majorities is monitored.
Первое 6 - третье 8 средства контроля производят поразрядное сравнение информации полученной с первого 18.1 - третьего 18.3 выходов данных и информации полученной через четвёртые входы 6.4, 7.4, 8.4 первого 6 - третьего 8 средств контроля соответственно.The first 6 - third 8 control means perform bitwise comparison of the information received from the first 18.1 - third 18.3 data outputs and the information received through the fourth inputs 6.4, 7.4, 8.4 of the first 6 - third 8 control means, respectively.
При совпадении данных на первых 6.5, 7.5, 8.5 и вторых 6.6, 7.6, 8.6 выходах средств контроля сигналы остаются без изменения, т.е. первый 12 - третий 14 мажоритарные элементы признаны исправными. При неисправности одного мажоритарного элемента отказ маскируется и система остаётся исправной.If the data on the first 6.5, 7.5, 8.5 and second 6.6, 7.6, 8.6 outputs of the control means coincide, the signals remain unchanged, i.e. first 12 - third 14 majority elements are recognized as serviceable. In case of a malfunction of one majority element, the failure is masked and the system remains operational.
При возникновении неисправностей система функционирует следующим образом.If a malfunction occurs, the system operates as follows.
Предположим, что при обработке данных отказал первый внутренний канал обработки информации 4 второго конфигурируемого процессора 2. В этом случае второе 7 средство контроля при поразрядном сравнении результатов полученных с первого 4 и второго 5 внутреннего канала обработки информации второго 2 конфигурируемого процессора через первый 7.1 и второй 7.2 входы обнаружат этот отказ. В результате чего, на первом выходе 7.5 второго 7 средства контроля установится единичный сигнал, а на его втором выходе 7.6 - нулевой. Эти сигналы позволят данным с выхода второго 5 внутреннего канала обработки информации второго 2 конфигурируемого процессора через вход В второго 10 коммутатора и через первый 12 - третий 14 мажоритарные элементы поступит на первый 18.1 - третий 18.3 выходы данных.Suppose that when processing data, the first internal information processing channel 4 of the second configurable processor 2 failed. In this case, the second 7 means of control when comparing bitwise the results obtained from the first 4 and second 5 internal information processing channels of the second 2 configurable processor through the first 7.1 and second 7.2 inputs will detect this failure. As a result, at the first output 7.5 of the second 7 control means, a single signal will be established, and at its second output 7.6 - zero. These signals will allow data from the output of the second 5 internal channel for processing information of the second 2 configurable processors through input B of the second 10 of the switch and through the first 12 - third 14 majority elements will go to the first 18.1 - third 18.3 data outputs.
Остальные каналы в случае возникновения неисправности внутренних каналов обработки информации функционируют аналогично.The remaining channels in the event of a malfunction of the internal channels of information processing operate similarly.
В случае отказа одного из коммутаторов система функционирует следующим образом.In the event of a failure of one of the switches, the system operates as follows.
Предположим, что при поразрядном сравнении информации с первого 7.1 и четвёртого 7.4 входов второе средство контроля 7 выявило несовпадение данных. В этом случае на первом выходе 7.5 второго средства контроля 7 установится единичный сигнал, а на втором выходе 7.6. - нулевой. Данная команда разрешит проход данных со второго 5 внутреннего канала обработки информации второго конфигурируемого процессора через вход В второго коммутатора 10, через первый 12 - третий 14 мажоритарные элементы на первый 18.1 - третий 18.3 выходы данных. В случае отказа второго коммутатора 10 полностью на первом 7.5 и втором 7.6 выходах второго 7 средства контроля формируются нулевые сигналы, которые при поступлении на входы логических условий ЛУ1 и ЛУ2 второго 10 коммутатора блокируют его. При этом канал на втором 2 конфигурируемом процессоре признаётся отказавшим. Однако при исправности первого 12 - третьего 14 мажоритарных элементов отказ маскируется и система остаётся исправной.Suppose that when bitwise comparing information from the first 7.1 and fourth 7.4 inputs, the second means of control 7 revealed data mismatch. In this case, at the first output 7.5 of the second control means 7, a single signal will be established, and at the second output 7.6. - zero. This command will allow the passage of data from the second 5 internal channel of information processing of the second configurable processor through input B of the second switch 10, through the first 12 - the third 14 major elements to the first 18.1 - third 18.3 data outputs. In the event of a failure of the second switch 10 completely at the first 7.5 and second 7.6 outputs of the second control means 7, zero signals are generated, which, upon receipt of the logical conditions LU1 and LU2 of the second 10 switches, block it. In this case, the channel on the second 2 configurable processor is recognized as failed. However, when the first 12 - third 14 majorities are in good working order, the failure is masked and the system remains operational.
При отказе коммутаторов в других каналах система функционирует аналогичным образом.If the switches fail in other channels, the system functions in a similar way.
В случае отказа одного из мажоритарных элементов система функционирует следующим образом.In case of failure of one of the majority elements, the system operates as follows.
Предположим, что отказал первый 12 мажоритарный элемент. При этом при поразрядном сравнении информации, полученной с первого 18.1 выхода данных и информации, полученной через четвёртый вход 6.4, первое 6 средство контроля обнаружит неисправность первого 12 мажоритарного элемента. Затем, на первом 6.5 и втором 6.6 выходах первого 6 средства контроля установятся нулевые сигналы, которые заблокируют прохождение данных через первый 9 коммутатор. При отказе второго 13 или третьего 14 мажоритарных элементов сигналами с первых 7.5 или 8.5 и вторых 7.6 или 8.6 второго 7 или третьего 8 средств контроля блокируются второй 10 или третий 11 коммутаторы соответственно.Suppose that the first 12 majority element failed. In this case, when bitwise comparing the information received from the first 18.1 data output and the information received through the fourth input 6.4, the first 6 control means will detect a malfunction of the first 12 majority element. Then, on the first 6.5 and second 6.6 outputs of the first 6 control means, zero signals are established that block the passage of data through the first 9 switch. If the second 13 or third 14 majority elements fail, the second 10 or third 11 switches, respectively, are blocked by signals from the first 7.5 or 8.5 and second 7.6 or 8.6 of the second 7 or third 8 control means, respectively.
Система признаётся полностью отказавшей, если у неё вышло из строя два конфигурируемых процессора или два мажоритарных элемента.A system is recognized as completely failed if it has failed two configurable processors or two majority elements.
Таким образом, разработанное устройство повышает надежность функционирования и контролепригодности многоканальной системы, за счет применения вне и внутрикристального резервирования конфигурируемых процессоров.Thus, the developed device improves the reliability of operation and control of a multi-channel system due to the use of out-of-chip and intra-chip redundancy of configurable processors.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011137347/08U RU120256U1 (en) | 2011-09-09 | 2011-09-09 | THREE-CHANNEL FAULT-RESISTANT SYSTEM ON CONFIGURABLE PROCESSORS WITH EXTERNAL AND INTRICRYSTAL RESERVATION |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011137347/08U RU120256U1 (en) | 2011-09-09 | 2011-09-09 | THREE-CHANNEL FAULT-RESISTANT SYSTEM ON CONFIGURABLE PROCESSORS WITH EXTERNAL AND INTRICRYSTAL RESERVATION |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU120256U1 true RU120256U1 (en) | 2012-09-10 |
Family
ID=46939371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2011137347/08U RU120256U1 (en) | 2011-09-09 | 2011-09-09 | THREE-CHANNEL FAULT-RESISTANT SYSTEM ON CONFIGURABLE PROCESSORS WITH EXTERNAL AND INTRICRYSTAL RESERVATION |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU120256U1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2677390C1 (en) * | 2017-12-14 | 2019-01-16 | Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" | Three-channel control system |
-
2011
- 2011-09-09 RU RU2011137347/08U patent/RU120256U1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2677390C1 (en) * | 2017-12-14 | 2019-01-16 | Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" | Three-channel control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9477559B2 (en) | Control device, control method and recording medium storing program thereof | |
| JP4330547B2 (en) | Information processing system control method, information processing system, information processing system control program, and redundant configuration control device | |
| US10120772B2 (en) | Operation of I/O in a safe system | |
| US9367375B2 (en) | Direct connect algorithm | |
| CN104050061A (en) | Multi-main-control-panel redundant backup system based on PCIe bus | |
| JP6368034B2 (en) | Data processing device | |
| US10298520B2 (en) | Relay apparatus | |
| US9497099B2 (en) | Voting architecture for safety and mission critical systems | |
| US11823759B2 (en) | Testing of fault detection circuit | |
| RU120256U1 (en) | THREE-CHANNEL FAULT-RESISTANT SYSTEM ON CONFIGURABLE PROCESSORS WITH EXTERNAL AND INTRICRYSTAL RESERVATION | |
| CN112445751B (en) | Computer host interface board suitable for multi-mode redundant system | |
| US10621024B2 (en) | Signal pairing for module expansion of a failsafe computing system | |
| RU141775U1 (en) | COMPUTER SYSTEM ON CONFIGURABLE PROCESSORS WITH INTER-PROCESSOR INFORMATION CONTROL | |
| RU146542U1 (en) | COMPUTER SYSTEM WITH NON-CRYSTAL MAJORITING AND IN-CRYSTAL DUPLICATION | |
| US9086963B2 (en) | System and defect position specifying method | |
| JP2010102565A (en) | Duplex controller | |
| RU133952U1 (en) | FAULT-RESISTANT COMPUTER SYSTEM ON CONFIGURABLE PROCESSORS WITH NON-CRYSTAL DUPLICATION AND IN-CRYSTAL MAJORIZATION | |
| RU177172U1 (en) | Computing system on configurable processors with interprocess information control | |
| US9311212B2 (en) | Task based voting for fault-tolerant fail safe computer systems | |
| RU148928U1 (en) | COMPUTER SYSTEM WITH IN-CRYSTAL DUPLICATION AND INTERCHANNEL CONTROL | |
| US10621031B2 (en) | Daisy-chain of safety systems | |
| WO2020090034A1 (en) | Processing device | |
| CN110825666A (en) | Fault switching method and system based on ARINC659 protocol | |
| KR20160072503A (en) | Apparatus and method for detecting failure in ECU | |
| RU2672135C1 (en) | Computing system with off-chip majorization and on-chip duplication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20120910 |