RU140340U1

RU140340U1 - Радиопередающая система кв диапазона

Info

Publication number: RU140340U1
Application number: RU2013135219/07U
Authority: RU
Inventors: Дмитрий Николаевич Марченко; Юрий Алексеевич Попов; Антон Викторович Суровцев
Original assignee: Открытое акционерное общество "Омский научно-исследовательский институт приборостроения" (ОАО "ОНИИП")
Priority date: 2013-07-26
Filing date: 2013-07-26
Publication date: 2014-05-10

Abstract

Радиопередающее устройство КВ диапазона, содержащее первый цифровой сигнальный процессор, на аналоговые входы которого поступают информационные сигналы ИНФ, цифровой повышающий преобразователь частоты с управляемыми входным цифровым фильтром и цифровым гетеродином, подключенный портом управления к порту последовательного интерфейса первого сигнального процессора, блок опорных частот, подключенный первым и вторым выходами опорных частот к соответствующим входам первого сигнального процессора и повышающего преобразователя частоты, селективный перестраиваемый усилитель, усилитель мощности, содержащий предварительный усилитель и несколько объединенных сумматорами оконечных усилителей, фильтр гармоник, датчик контроля падающей и отраженной мощности и антенно-согласующее устройство, последовательно соединенные между собой и подключенные между выходом повышающего преобразователя частоты и входом антенно-согласующего устройства, выход которого является выходом ВЧ, двухканальный усилитель сигналов ошибки, включенный между первым и вторым сигнальными выходами датчика контроля мощности и входом регулирования усиления усилителя мощности, и контроллер местного и дистанционного управления, на соответствующие порты параллельного или последовательного интерфейсов которого поступают сигналы ДУ, подключенный к входам управления первого сигнального процессора, селективного усилителя, фильтра гармоник, антенно-согласующего устройства и усилителя сигналов ошибки, отличающееся тем, что в него введены цифровой понижающий преобразователь частоты с управляемым цифровым гетеродином, подключенный ана

Description

Полезная модель относится к технике радиосвязи и обеспечивает передачу информации в традиционных телефонных и телеграфных режимах и в режимах с использованием сигналов, вводимых на промежуточной частоте.

Наиболее близкой к предлагаемому устройству является передающая система KB диапазона [1], схема которой приведена на фиг.1.

Система содержит цифровой сигнальный процессор 3, на аналоговые входы которого поступают информационные сигналы ИНФ, цифровой повышающий преобразователь частоты 2 с управляемыми входным цифровым фильтром и цифровым гетеродином, подключенный сигнальным входом и портом управления соответственно к цифровому выходу и порту последовательного интерфейса сигнального процессора, блок опорных частот 1, подключенный первым и вторым выходами опорных частот к соответствующим входам сигнального процессора 3 и цифрового повышающего преобразователя частоты 2, селективный усилитель 4, усилитель мощности 6, содержащий предварительный усилитель и несколько объединенных сумматорами оконечных усилителей, фильтр гармоник 5, датчик контроля падающей и отраженной мощности 9, последовательно соединенные между собой и подключенные между выходом повышающего преобразователя частоты 2 и входом антенно-согласующего устройства 8, выход которого является выходом ВЧ, двухканальный усилитель сигналов ошибки 10, включенный между сигнальными выходами датчика контроля мощности и входом регулирования усиления усилителя мощности, и контроллер местного и дистанционного управления 7, на соответствующие порты параллельного или последовательного интерфейсов которого поступают сигналы ДУ, подключенный к входам управления сигнального процессора, селективного усилителя, фильтра гармоник, антенно-согласующего устройства и усилителя сигналов ошибки.

Система обеспечивает передачу информации в узкополосных и широкополосных режимах с амплитудной, в том числе однополосной, частотной или фазовой модуляцией.

В режиме с однополосной модуляцией в связи с широким его использованием для высокоскоростной передачи данных, когда передаваемая информация, предварительно распределенная по большому количеству низкоскоростных телеграфных каналов с тональными поднесущими, переносится на радиочастоту в однополосном модуляторе радиопередатчика, достаточно высокие требования предъявляются к линейности передающего тракта, определяющей уровень интермодуляционных искажений группового сигнала, т.е. взаимные помехи в парциальных каналах. Выполнение этих требований при наличии в усилителе мощности системы нескольких объединенных сумматорами экономичных двухтактных оконечных усилителей во многих случаях невозможно без воздействия на форму усиливаемого сигнала.

Задачей полезной модели является повышение линейности передающего тракта системы путем внесения в усиливаемый сигнал компенсирующих предыскажений.

Поставленная задача достигается тем, что в систему, содержащую первый цифровой сигнальный процессор, на аналоговые входы которого поступают информационные сигналы ИНФ, цифровой повышающий преобразователь частоты с управляемыми входным цифровым фильтром и цифровым гетеродином, подключенный портом управления к порту последовательного интерфейса первого сигнального процессора, блок опорных частот, подключенный первым и вторым выходами опорных частот к соответствующим входам первого сигнального процессора и повышающего преобразователя частоты, селективный перестраиваемый усилитель, усилитель мощности, содержащий предварительный усилитель и несколько объединенных сумматорами оконечных усилителей, фильтр гармоник, датчик контроля падающей и отраженной мощности, включенные последовательно между выходом повышающего преобразователя частоты и входом антенно-согласующего устройства, выход которого является выходом ВЧ, двухканальный усилитель сигналов ошибки, включенный между первым и вторым сигнальными выходами датчика контроля мощности и входом регулирования усиления усилителя мощности, и контроллер местного и дистанционного управления, на соответствующие порты параллельного или последовательного интерфейсов которого поступают сигналы ДУ, подключенный к входам управления первого сигнального процессора, селективного усилителя, фильтра гармоник, антенно-согласующего устройства и усилителя сигналов ошибки, введены цифровой понижающий преобразователь частоты с управляемым цифровым гетеродином, подключенный аналоговым входом к выходу усилителя мощности, подключенный портом управления к порту последовательного интерфейса первого сигнального процессора и подключенный входом синхронизации к соответствующему выходу блока опорных частот, оперативное запоминающее устройство, второй цифровой сигнальный процессор, подключенный входом синхронизации и портом управления соответственно ко второму выходу блока опорных частот и порту последовательного интерфейса первого сигнального процессора, подключенный цифровыми входами к выходам понижающего преобразователя частоты и первого сигнального процессора и подключенный цифровыми выходами к входу повышающего преобразователя частоты и входу/выходу оперативного запоминающего устройства.

Структурная схема предлагаемого устройства представлена на фиг.2.

Передающее устройство содержит первый цифровой сигнальный процессор 3, на аналоговые входы которого поступают информационные сигналы ИНФ, цифровой повышающий преобразователь частоты 2, подключенный портом управления к первому сигнальному процессору 3, селективный усилитель 4, усилитель мощности 6, фильтр гармоник 5, датчик контроля мощности 9, последовательно соединенные между собой и подключенные между выходом повышающего преобразователя частоты 2 и входом антенно-согласующего устройства 8, выход которого является выходом ВЧ, двухканальный усилитель сигналов ошибки 10, включенный между сигнальными выходами датчика контроля мощности 9 и входом регулирования усиления усилителя мощности 6, понижающий преобразователь частоты 13, подключенный аналоговым входом к выходу усилителя мощности 6 и подключенный портом управления к первому сигнальному процессору 3, оперативное запоминающее устройство 11, второй сигнальный процессор 12, подключенный цифровыми входами к выходам понижающего преобразователя частоты 13 и первого сигнального процессора 3, подключенный цифровыми выходами к входу повышающего преобразователя частоты 2 и входу/выходу оперативного запоминающего устройства 11 и подключенный портом управления к порту последовательного интерфейса первого сигнального процессора 3, блок опорных частот 1, подключенный соответствующими выходами к входам повышающего 2 и понижающего 13 преобразователей частоты и к входам первого 3 и второго 12 сигнальных процессоров, и контроллер местного и дистанционного управления 7, на соответствующие порты параллельного или последовательного интерфейсов которого поступают сигналы ДУ, подключенный к входам управления сигнальных процессоров 3 и 12, селективного усилителя 6, фильтра гармоник 5, антенно-согласующего устройства 8 и усилителя сигналов ошибки 10.

Понижающий преобразователь частоты 13, содержащий преобразователь «аналог-цифра», цифровой модулятор, цифровой гетеродин с программируемой частотой и цифровой фильтр нижних частот, может быть выполнен, например, на двух микросхемах - AD9248 и AD6620 (ф. Analog Devices).

В качестве оперативного запоминающего устройства может быть использована микросхема MT46V16M16 (ф. Micron).

Второй сигнальный процессор 12 может быть выполнен на той же микросхеме ADSP-BF537 (ф. Analog Devices), что и первый сигнальный процессор 3.

Рабочая частота, уровень мощности, вид и параметры модуляции в сигналах на клемме ВЫХОД ВЧ задаются командами, выдаваемыми с передней панели контроллера 7 или командами, поступающими в него через клеммы ДУ. Преобразованные в контроллере 7 команды в соответствующих форматах поступают в управляемые составные части передающего устройства:

- частотные команды - в первый сигнальный процессор 3 и через него в повышающий 2 и понижающий 13 преобразователи частоты, селективный усилитель 4, фильтр гармоник 5 и антенно-согласующее устройство 8;

- команды уровня мощности - в усилитель сигналов ошибки 10;

- команды вида и параметров модуляции - в первый сигнальный процессор 3 и через него во второй сигнальный процессор 12.

В зависимости от установленного вида модуляции на вход повышающего преобразователя частоты 2 с выхода второго сигнального процессора 12 выдается информационный сигнал, сформированный в первом сигнальном процессоре 3, или в исходном виде или с коррекцией по результатам контроля линейности по выходу усилителя мощности 6.

Для контроля линейности кратковременно излучается тестовый сигнал в виде последовательности радиоимпульсов со скругленными фронтами, на протяжении которого второй сигнальный процессор 12 производит набор в оперативное запоминающее устройство 11 отсчетов синфазных квадратур сигналов с выходов первого сигнального процессора 3 и понижающего преобразователя частоты 13.

Из каждого из полученных массивов отсчетов для дальнейшего анализа отбирается по одинаковому количеству отсчетов одного знака, соответствующих амплитудам несущего колебания на переднем фронте тестового импульса, включая максимальную для данного массива амплитуду. Временные интервалы между отбираемыми отсчетами в обоих массивах одинаковы.

Отсчеты амплитуд несущего колебания в тестовом сигнале используются для вычисления скорректированных значений отсчетов рабочего сигнала по формулам:

,

;

,

, при s_т<0 знаки в первом и перед вторым и третьим слагаемыми меняются на противоположные, значение к соответствует неравенству s_k<|s_т|<s_k+1.

В формулах использованы обозначения:

s_т - текущий отсчеты рабочего сигнала на выходе первого сигнального процессора 3;

- скорректированный текущий отсчет рабочего сигнала на выходе второго сигнального процессора 12;

s_i, S_i - отсчеты амплитуд в тестовом сигнале на выходах первого сигнального процессора 3 и понижающего преобразователя частоты 13, соответственно. Отсчеты нумеруются в порядке их возрастания, т.е. s₁; S₁ - минимальные значения, a s_N, S_N - максимальные, причем

.

Применение описанных изменений структуры передающей системы и процедуры коррекции отсчетов рабочего сигнала позволяют снизить интермодуляционные искажения, оцениваемые относительным уровнем комбинационных составляющих при двухчастотном сигнале в тракте. Эта оценка снизится с минус 22-26 дБ до минус 32-35 дБ.

Источники информации

1. ПАТЕНТ на полезную модель №120299 «Передающая система KB диапазона». ОАО «ОНИИП»

Claims

Радиопередающее устройство КВ диапазона, содержащее первый цифровой сигнальный процессор, на аналоговые входы которого поступают информационные сигналы ИНФ, цифровой повышающий преобразователь частоты с управляемыми входным цифровым фильтром и цифровым гетеродином, подключенный портом управления к порту последовательного интерфейса первого сигнального процессора, блок опорных частот, подключенный первым и вторым выходами опорных частот к соответствующим входам первого сигнального процессора и повышающего преобразователя частоты, селективный перестраиваемый усилитель, усилитель мощности, содержащий предварительный усилитель и несколько объединенных сумматорами оконечных усилителей, фильтр гармоник, датчик контроля падающей и отраженной мощности и антенно-согласующее устройство, последовательно соединенные между собой и подключенные между выходом повышающего преобразователя частоты и входом антенно-согласующего устройства, выход которого является выходом ВЧ, двухканальный усилитель сигналов ошибки, включенный между первым и вторым сигнальными выходами датчика контроля мощности и входом регулирования усиления усилителя мощности, и контроллер местного и дистанционного управления, на соответствующие порты параллельного или последовательного интерфейсов которого поступают сигналы ДУ, подключенный к входам управления первого сигнального процессора, селективного усилителя, фильтра гармоник, антенно-согласующего устройства и усилителя сигналов ошибки, отличающееся тем, что в него введены цифровой понижающий преобразователь частоты с управляемым цифровым гетеродином, подключенный аналоговым входом к выходу усилителя мощности и подключенный входом синхронизации к второму выходу блока опорных частот, оперативное запоминающее устройство, второй цифровой сигнальный процессор, подключенный входом синхронизации и портом управления соответственно к первому выходу блока опорных частот и порту последовательного интерфейса первого сигнального процессора, подключенный цифровыми входами к цифровым выходам понижающего преобразователя частоты и первого сигнального процессора и подключенный цифровыми выходами к входу повышающего преобразователя частоты и входу/выходу оперативного запоминающего устройства.