RU1385875C - Device for controlling on-line memory with data saving at de-energization - Google Patents
Device for controlling on-line memory with data saving at de-energization Download PDFInfo
- Publication number
- RU1385875C RU1385875C SU4116811A RU1385875C RU 1385875 C RU1385875 C RU 1385875C SU 4116811 A SU4116811 A SU 4116811A RU 1385875 C RU1385875 C RU 1385875C
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- switch
- buffer amplifier
- memory
- Prior art date
Links
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано в устройствах управления ОЗУ и СОЗУ, в которых используется подключение резервного источника питания через контакт выборки кристалла. The invention relates to computer technology and can be used in control devices for RAM and RAM, which use the connection of a backup power source through the contact sample crystal.
Цель изобретения - повышение надежности устройства. The purpose of the invention is to increase the reliability of the device.
Устройство содержит пороговый элемент, три элемента ИЛИ-НЕ, элемент НЕ, буферный усилитель, переключатель, резистор, элемент задержки и два диода. The device contains a threshold element, three OR-NOT elements, an NOT element, a buffer amplifier, a switch, a resistor, a delay element, and two diodes.
Уровень напряжения основного источника питания отслеживает пороговый элемент. При допустимых значениях напряжения на выходе порогового элемента вырабатывается уровень "лог. 1", при отказе основного источника питания - уровень "лог. 0", который подготавливает триггер, построенный на первом и втором элементах ИЛИ-НЕ. Переключение триггера происходит при наличии "лог. 1" на входе "Запрос памяти" устройства, что означает окончание циклов работы памяти. Использование сигнала "Запрос памяти" для блокировки сигнала "Защита памяти" защищает накопитель от возможного прерывания сигнала и разрушения хранимой информации.The voltage level of the main power source is monitored by a threshold element. With acceptable voltage values at the output of the threshold element, the level of “log. 1” is generated, in case of failure of the main power source, the level is “log. 0”, which prepares a trigger built on the first and second elements OR-NOT. Trigger switching occurs when there is a “log. 1” at the input “Memory request” of the device, which means the end of the memory cycles. Using the “Memory request” signal to block the “Memory protection” signal protects the drive from a possible signal interruption and destruction of stored information.
При отключении цепи переменного тока вырабатывается сигнал "Машинное прерывание", прохождение которого на вход третьего элемента ИЛИ-НЕ задерживается элементом задержки на время, необходимое для выполнения вычислительным устройством подпрограммы выключения питания. When the AC circuit is disconnected, a "Machine Interrupt" signal is generated, the passage of which to the input of the third element is NOT delayed by the delay element for the time required for the computing device to execute the power-off routine.
При уровне "лог.1" на управляющем входе буферного усилителя выход его переходит в высокоомное состояние, что предотвращает прохождение через данный элемент тока от резервного источника питания. Сигнал "Защита памяти" поступает на переключатель и подключает резервный источник питания к выводам СЕ накопителя. At the level of “log.1” at the control input of the buffer amplifier, its output goes into a high-resistance state, which prevents the passage of current through this element from the backup power source. The “Memory Protection” signal is applied to the switch and connects the backup power source to the CE terminals of the drive.
Резистор обеспечивает заряд паразитных емкостей накопителя во время переключения буферного усилителя и переключателя, что предотвращает провалы сигналы и защищает от ложных обращений к накопителю.The resistor charges the parasitic capacitance of the drive during switching of the buffer amplifier and switch, which prevents signal failures and protects against false access to the drive.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4116811 RU1385875C (en) | 1986-06-30 | 1986-06-30 | Device for controlling on-line memory with data saving at de-energization |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4116811 RU1385875C (en) | 1986-06-30 | 1986-06-30 | Device for controlling on-line memory with data saving at de-energization |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1385875C true RU1385875C (en) | 1994-10-30 |
Family
ID=30440510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4116811 RU1385875C (en) | 1986-06-30 | 1986-06-30 | Device for controlling on-line memory with data saving at de-energization |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1385875C (en) |
-
1986
- 1986-06-30 RU SU4116811 patent/RU1385875C/en active
Non-Patent Citations (2)
Title |
---|
Авторское свидетельство СССР N 1173448, кл. G 11C 29/00, 1983. * |
Электроника, 1981, N 2, с.50-54, рис.3 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960039047A (en) | Morse-gated protected 3-pin power switch with isolated input reset signal level | |
KR900008610B1 (en) | Information process | |
KR880700515A (en) | Motor control circuit protection device and method | |
US4317056A (en) | Voltage monitoring and indicating circuit | |
JP2862591B2 (en) | Inrush current prevention circuit | |
US20030067343A1 (en) | Ac transfer switch using semiconductor devices | |
RU1385875C (en) | Device for controlling on-line memory with data saving at de-energization | |
CN109194110A (en) | The charging of heavy-duty motor drive control device and electrifying timing sequence circuit | |
KR910007128A (en) | Programmable Logic Integrated Circuits, Power Supplies and Power Supply Methods | |
US3949271A (en) | Transient absorber circuit for regulated power supplies | |
JPS6316314A (en) | Interface device for no-break power unit | |
KR970016889A (en) | Computer system protection device and method thereof in suspend mode | |
KR910007226A (en) | Driving circuit | |
KR900006841A (en) | Power failure detection and power drop detection circuit for computer control system | |
KR910008724Y1 (en) | Control circuit for chip select of real time clock | |
KR880000768Y1 (en) | Power circuit | |
JP2515950Y2 (en) | Backup power supply voltage drop detection circuit | |
KR950002023B1 (en) | Circuit for backup cmos memory | |
JPH0428093A (en) | Battery circuit for semiconductor memory device | |
JPS60150318A (en) | Electronic switch | |
JP3555772B2 (en) | Load abnormality detection circuit | |
SU842975A1 (en) | Storage device with saving information at power supply disconnection | |
SU983611A1 (en) | Device for checking magnetic cores | |
KR840001277Y1 (en) | Charge control circuit | |
SU1629864A1 (en) | Device for checking dc supply discharge |