RU1385875C - Device for controlling on-line memory with data saving at de-energization - Google Patents

Device for controlling on-line memory with data saving at de-energization Download PDF

Info

Publication number
RU1385875C
RU1385875C SU4116811A RU1385875C RU 1385875 C RU1385875 C RU 1385875C SU 4116811 A SU4116811 A SU 4116811A RU 1385875 C RU1385875 C RU 1385875C
Authority
RU
Russia
Prior art keywords
input
output
switch
buffer amplifier
memory
Prior art date
Application number
Other languages
Russian (ru)
Inventor
В.А. Попов
Т.Н. Татарникова
Original Assignee
Научно-Исследовательский Институт Приборостроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институт Приборостроения filed Critical Научно-Исследовательский Институт Приборостроения
Priority to SU4116811 priority Critical patent/RU1385875C/en
Application granted granted Critical
Publication of RU1385875C publication Critical patent/RU1385875C/en

Links

Abstract

FIELD: computer technology. SUBSTANCE: device has threshold element, three OR-NOT gates, NOT gate, buffer amplifier, switch, resistor, delay element and two diodes. EFFECT: improved reliability of the device. 1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано в устройствах управления ОЗУ и СОЗУ, в которых используется подключение резервного источника питания через контакт выборки кристалла. The invention relates to computer technology and can be used in control devices for RAM and RAM, which use the connection of a backup power source through the contact sample crystal.

Цель изобретения - повышение надежности устройства. The purpose of the invention is to increase the reliability of the device.

Устройство содержит пороговый элемент, три элемента ИЛИ-НЕ, элемент НЕ, буферный усилитель, переключатель, резистор, элемент задержки и два диода. The device contains a threshold element, three OR-NOT elements, an NOT element, a buffer amplifier, a switch, a resistor, a delay element, and two diodes.

Уровень напряжения основного источника питания отслеживает пороговый элемент. При допустимых значениях напряжения на выходе порогового элемента вырабатывается уровень "лог. 1", при отказе основного источника питания - уровень "лог. 0", который подготавливает триггер, построенный на первом и втором элементах ИЛИ-НЕ. Переключение триггера происходит при наличии "лог. 1" на входе "Запрос памяти" устройства, что означает окончание циклов работы памяти. Использование сигнала "Запрос памяти" для блокировки сигнала "Защита памяти" защищает накопитель от возможного прерывания сигнала

Figure 00000001
и разрушения хранимой информации.The voltage level of the main power source is monitored by a threshold element. With acceptable voltage values at the output of the threshold element, the level of “log. 1” is generated, in case of failure of the main power source, the level is “log. 0”, which prepares a trigger built on the first and second elements OR-NOT. Trigger switching occurs when there is a “log. 1” at the input “Memory request” of the device, which means the end of the memory cycles. Using the “Memory request” signal to block the “Memory protection” signal protects the drive from a possible signal interruption
Figure 00000001
and destruction of stored information.

При отключении цепи переменного тока вырабатывается сигнал "Машинное прерывание", прохождение которого на вход третьего элемента ИЛИ-НЕ задерживается элементом задержки на время, необходимое для выполнения вычислительным устройством подпрограммы выключения питания. When the AC circuit is disconnected, a "Machine Interrupt" signal is generated, the passage of which to the input of the third element is NOT delayed by the delay element for the time required for the computing device to execute the power-off routine.

При уровне "лог.1" на управляющем входе буферного усилителя выход его переходит в высокоомное состояние, что предотвращает прохождение через данный элемент тока от резервного источника питания. Сигнал "Защита памяти" поступает на переключатель и подключает резервный источник питания к выводам СЕ накопителя. At the level of “log.1” at the control input of the buffer amplifier, its output goes into a high-resistance state, which prevents the passage of current through this element from the backup power source. The “Memory Protection” signal is applied to the switch and connects the backup power source to the CE terminals of the drive.

Резистор обеспечивает заряд паразитных емкостей накопителя во время переключения буферного усилителя и переключателя, что предотвращает провалы сигналы

Figure 00000002
и защищает от ложных обращений к накопителю.The resistor charges the parasitic capacitance of the drive during switching of the buffer amplifier and switch, which prevents signal failures
Figure 00000002
and protects against false access to the drive.

Claims (1)

УСТРОЙСТВО УПРАВЛЕНИЯ ОПЕРАТИВНОЙ ПАМЯТЬЮ С СОХРАНЕНИЕМ ДАННЫХ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее первый и второй ограничительные элементы на диодах, аноды которых являются входами соответственно основного и резервного питания устройства, нагрузочный элемент на резисторе, первый вход которого подключен к катодам диодов первого и второго разделительных элементов, к входу переключателя и к первому входу порогового элемента, второй вход которого подключен к аноду диода первого разделительного элемента, выход порогового элемента подключен к первому входу первого элемента ИЛИ - НЕ, второй вход которого подключен к выходу второго элемента ИЛИ - НЕ, первый вход которого является входом запроса памяти устройства, выход первого элемента ИЛИ - НЕ подключен к первому входу третьего элемента ИЛИ - НЕ, второй вход которого подключен к выходу элемента задержки, вход которого является входом прерывания устройства, выход и управляющий вход переключателя являются соответственно выходом разрешения обращения к памяти и выходом сигнала защиты памяти, элемент НЕ, отличающееся тем, что, с целью повышения надежности устройства, оно содержит буферный усилитель, информационный вход которого является входом обращения к памяти, управляющий вход буферного усилителя подключен к управляющему входу переключателя и к выходу элемента НЕ, вход которого подключен к выходу третьего элемента ИЛИ - Не, выход буферного усилителя подключен к второму выводу резистора нагрузочного элемента и к выходу переключателя. OPERATIVE MEMORY CONTROL DEVICE WITH SAVING DATA WHEN POWER OFF, containing the first and second limiting elements on the diodes, the anodes of which are inputs of the main and backup power supply of the device, a load element on the resistor, the first input of which is connected to the cathodes of the diodes of the first and second separation elements, to the input of the switch and the first input of the threshold element, the second input of which is connected to the anode of the diode of the first separation element, the output of the threshold element is connected is mapped to the first input of the first OR element, NOT, the second input of which is connected to the output of the second element OR, NOT, the first input of which is the input of the device memory request, the output of the first OR element, is NOT connected to the first input of the third element, OR, NOT, the second input of which connected to the output of the delay element, the input of which is the interrupt input of the device, the output and the control input of the switch are the output of the memory access enable signal and the output of the memory protection signal, the element is NOT, characterized in that, with In order to increase the reliability of the device, it contains a buffer amplifier, the information input of which is a memory access input, the control input of the buffer amplifier is connected to the control input of the switch and to the output of the element NOT, the input of which is connected to the output of the third element OR - Not, the output of the buffer amplifier is connected to the second output of the resistor of the load element and to the output of the switch.
SU4116811 1986-06-30 1986-06-30 Device for controlling on-line memory with data saving at de-energization RU1385875C (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4116811 RU1385875C (en) 1986-06-30 1986-06-30 Device for controlling on-line memory with data saving at de-energization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4116811 RU1385875C (en) 1986-06-30 1986-06-30 Device for controlling on-line memory with data saving at de-energization

Publications (1)

Publication Number Publication Date
RU1385875C true RU1385875C (en) 1994-10-30

Family

ID=30440510

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4116811 RU1385875C (en) 1986-06-30 1986-06-30 Device for controlling on-line memory with data saving at de-energization

Country Status (1)

Country Link
RU (1) RU1385875C (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 1173448, кл. G 11C 29/00, 1983. *
Электроника, 1981, N 2, с.50-54, рис.3 *

Similar Documents

Publication Publication Date Title
KR960039047A (en) Morse-gated protected 3-pin power switch with isolated input reset signal level
KR900008610B1 (en) Information process
KR880700515A (en) Motor control circuit protection device and method
US4317056A (en) Voltage monitoring and indicating circuit
JP2862591B2 (en) Inrush current prevention circuit
US20030067343A1 (en) Ac transfer switch using semiconductor devices
RU1385875C (en) Device for controlling on-line memory with data saving at de-energization
CN109194110A (en) The charging of heavy-duty motor drive control device and electrifying timing sequence circuit
KR910007128A (en) Programmable Logic Integrated Circuits, Power Supplies and Power Supply Methods
US3949271A (en) Transient absorber circuit for regulated power supplies
JPS6316314A (en) Interface device for no-break power unit
KR970016889A (en) Computer system protection device and method thereof in suspend mode
KR910007226A (en) Driving circuit
KR900006841A (en) Power failure detection and power drop detection circuit for computer control system
KR910008724Y1 (en) Control circuit for chip select of real time clock
KR880000768Y1 (en) Power circuit
JP2515950Y2 (en) Backup power supply voltage drop detection circuit
KR950002023B1 (en) Circuit for backup cmos memory
JPH0428093A (en) Battery circuit for semiconductor memory device
JPS60150318A (en) Electronic switch
JP3555772B2 (en) Load abnormality detection circuit
SU842975A1 (en) Storage device with saving information at power supply disconnection
SU983611A1 (en) Device for checking magnetic cores
KR840001277Y1 (en) Charge control circuit
SU1629864A1 (en) Device for checking dc supply discharge