RU11361U1 - Устройство сортировки - Google Patents

Устройство сортировки Download PDF

Info

Publication number
RU11361U1
RU11361U1 RU99104215/20U RU99104215U RU11361U1 RU 11361 U1 RU11361 U1 RU 11361U1 RU 99104215/20 U RU99104215/20 U RU 99104215/20U RU 99104215 U RU99104215 U RU 99104215U RU 11361 U1 RU11361 U1 RU 11361U1
Authority
RU
Russia
Prior art keywords
group
comparator
output
input
parallel
Prior art date
Application number
RU99104215/20U
Other languages
English (en)
Inventor
Ю.А. Кропотов
О.Е. Карасев
Д.Е. Володин
Original Assignee
Муромский институт Владимирского государственного университета
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Муромский институт Владимирского государственного университета filed Critical Муромский институт Владимирского государственного университета
Priority to RU99104215/20U priority Critical patent/RU11361U1/ru
Application granted granted Critical
Publication of RU11361U1 publication Critical patent/RU11361U1/ru

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Abstract

Устройство сортировки, содержащее первую группу параллельно соединенных компараторов, входы которых являются входами устройства, а выходы являются входами второй группы параллельно соединенных компараторов, выходы которых являются входами третьей группы параллельно соединенных компараторов, выходы которых являются входами четвертой группы параллельно соединенных компараторов, выходы которых являются входами пятой группы параллельно соединенных компараторов и второй группы элементов задержки, выходы которых являются входами шестой группы параллельно соединенных компараторов и третьей группы элементов задержки, выходы которых являются входами седьмой группы параллельно соединенных компараторов и четвертой группы элементов задержки, выходы которых являются выходами устройства, а также первую группу последовательно соединенных элементов задержки, в которой вход первого элемента задержки является управляющим входом устройства и управляющими входами первой группы параллельно соединенных компараторов, а выходы элементов задержки первой группы подключаются к входам остальных групп параллельно соединенных компараторов, отличающееся тем, что оно содержит первую группу параллельно соединенных компараторов, в которой первый выход первого компаратора первой группы является первым входом первого компаратора второй группы, второй выход первого компаратора первой группы является вторым входом пятого компаратора второй группы, первый выход второго компаратора первой группы является первым входом второго компаратора второй группы, второй выход второго компаратора первой группы является первым

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах цифровой обработки изображений.
В частности, предлагаемое устройство можно использовать, например, для медианной фильтрации изображений с целью подавления шума.
Известно «Устройство для обработки изображений объектов, авторы В.В. Грицык, А.Ю. Луцык и P.M. Паленичка, описанное в патенте SU 1226500 кл. G 06 К 9/36, опубликованное в 1986 году, в котором используется алгоритм параллельной обменной сортировки, основанный на попарной параллельной перестановке чисел сортируемой последовательности. Для этого служат компараторы, каждый из которых имеет два информационных входа, управляющий вход и два информационных выхода, и элеп/1енты задержки, каждый из которых имеет один вход и один выход. При этом предложенное устройство реализует метод «пузырьковой сортировки и для девяти элементов выполняет свои функции с задержкой равной девяти. В предлагаемом устройстве путем изменения процесса сортировки время задержки сокращается до семи. Данная система является наиболее близким аналогом предлагаемой.
В заявке Л.В. Петрова, М.В. Гукасовой и Г.В. Сакварелидзе «Устройство обработки изображений, опубликованной в 1991 году №1621058 кл. G06 К 9/36, и являющейся продолжением вышеописанной заявки, с целью упрощения устройства из блока сортировки исключаются компараторы и элементы задержки, а выполнение функции обеспечивается введением блоков памяти, выполненных в виде ПЗУ. Данный подход не обеспечивает увеличения быстродействия сортировки, т.е. предлагаемого технического результата.
Цель изобретения - повышение быстродействия устройства.
На фиг.1 представлена схема конкретной реализации предлагаемого устройства; на фиг.2 - вариант представления устройства сетью сортировки.
Устройство содержит входы 1-10, управляющий вход 11, первую группу последовательно соединенных элементов задержки 12, первую группу параллельно соединенных компараторов 13, вторую группу параллельно соединенных компараторов 14, третью группу параллельно соединенных компараторов 15, четвертую группу параллельно соединенных компараторов 16, пятую группу параллельно соединенных компараторов 17, шестую группу
параллельно соединенных компараторов 18, седьмую группу параллельно соединенных компараторов 19; вторую группу элементов задержки 20, третью группу элементов задержки 21; четвертую группу элементов задержки 22.
Устройство работает следующим образом.
Устройство осуществляет параллельно-последовательную сортировку входной последовательности двоичных чисел, например, элементов изображения.
Исходная последовательность подается на входы 1-10. Если требуется отсортировать число элементов меньше десяти, то на соответствующие входы 110 подается нулевой потенциал.
На управляющий вход 11 поступает сигнал установки групп компараторов 13-19 в начальное состояние перед сравнением каждой новой пары чисел. Этот сигнал может быть выработан, например, компаратором, который осуществляет сравнение кода количества тактовых импульсов и кода количества разрядов элементов входного изображения для подачи кодов элементов сортируемой последовательности на входы 1-10. Время задержки элемента задержки 12 равно времени задержки элементов задержки 20-22, которое в свою очередь определяется временем задержки компараторов 13-19.
Для доказательства работоспособности устройства сортировки его схематично можно представить в виде сети сортировки показанной на фиг.2. В этой сети числа поступают слева, а компараторные модули изображены вертикальными соединениями между двумя прямыми. Существует теорема, с помощью которой можно доказать, что предлагаемое устройство полностью выполняет возложенную на него функцию сортировки.
Теорема. Если сеть с п входами сортирует в неубывающем порядке все 2 последовательностей из нулей и единиц, то она будет сортировать в неубывающем порядке любую последовательность п чисел.
Доказательство. Если /jfxj -любая монотонная функция, для которой f(x)(y) при , и если данная сеть преобразует {Xi,...,Xn} в {у-1,...,Уп} , то как не трудно видеть, эта сеть преобразует {f(xi),...,f(Xn)} в {1(у),...,1(у„)} . Если при некотором / , то рассмотрим монотонную функцию f, которая для всех чисел у/ принимает значение О, а для всех чисел у, - значение 1. Эта функция определяет последовательность нулей и единиц {f(x),...,f(Xn)}, которая не сортируется данной
сетью. Следовательно, если все последовательности нулей и единиц поддаются сортировке, то будем иметь для всех 1 л . Что и требовалось доказать.
Из теоремы следует, что если на сеть, представленную на фиг.2, будут поступать двоичные коды чисел от О до 2 -1 (в нашем случае ), то легко убедится, что все 1024 последовательности будут отсортированы. Следовательно, возможна сортировка любой последовательности десяти чисел.

Claims (1)

  1. Устройство сортировки, содержащее первую группу параллельно соединенных компараторов, входы которых являются входами устройства, а выходы являются входами второй группы параллельно соединенных компараторов, выходы которых являются входами третьей группы параллельно соединенных компараторов, выходы которых являются входами четвертой группы параллельно соединенных компараторов, выходы которых являются входами пятой группы параллельно соединенных компараторов и второй группы элементов задержки, выходы которых являются входами шестой группы параллельно соединенных компараторов и третьей группы элементов задержки, выходы которых являются входами седьмой группы параллельно соединенных компараторов и четвертой группы элементов задержки, выходы которых являются выходами устройства, а также первую группу последовательно соединенных элементов задержки, в которой вход первого элемента задержки является управляющим входом устройства и управляющими входами первой группы параллельно соединенных компараторов, а выходы элементов задержки первой группы подключаются к входам остальных групп параллельно соединенных компараторов, отличающееся тем, что оно содержит первую группу параллельно соединенных компараторов, в которой первый выход первого компаратора первой группы является первым входом первого компаратора второй группы, второй выход первого компаратора первой группы является вторым входом пятого компаратора второй группы, первый выход второго компаратора первой группы является первым входом второго компаратора второй группы, второй выход второго компаратора первой группы является первым входом третьего компаратора второй группы, первый выход третьего компаратора первой группы является вторым входом второго компаратора второй группы, второй выход третьего компаратора первой группы является вторым входом третьего компаратора второй группы, первый выход четвертого компаратора первой группы является первым входом четвертого компаратора второй группы, второй выход четвертого компаратора первой группы является вторым входом первого компаратора второй группы, первый выход пятого компаратора первой группы является первым входом пятого компаратора второй группы, второй выход пятого компаратора первой группы является вторым входом четвертого компаратора второй группы, вторую группу параллельно соединенных компараторов, в которой первый выход первого компаратора второй группы является вторым входом первого компаратора третьей группы, второй выход первого компаратора второй группы является первым входом пятого компаратора третьей группы, первый выход второго компаратора второй группы является первым входом второго компаратора третьей группы, второй выход второго компаратора второй группы является вторым входом третьего компаратора третьей группы, первый выход третьего компаратора второй группы является первым входом третьего компаратора третьей группы, второй выход третьего компаратора второй группы является вторым входом четвертого компаратора третьей группы, первый выход четвертого компаратора второй группы является вторым входом второго компаратора третьей группы, второй выход четвертого компаратора второй группы является вторым входом пятого компаратора третьей группы, первый выход пятого компаратора второй группы является первым входом первого компаратора третьей группы, второй выход пятого компаратора второй группы является первым входом четвертого компаратора третьей группы, третью группу параллельно соединенных компараторов, в которой первый выход первого компаратора третьей группы является первым входом первого компаратора четвертой группы, второй выход первого компаратора третьей группы является первым входом второго компаратора четвертой группы, первый выход второго компаратора третьей группы является вторым входом первого компаратора четвертой группы, второй выход второго компаратора третьей группы является вторым входом четвертого компаратора четвертой группы, первый выход третьего компаратора третьей группы является первым входом третьего компаратора четвертой группы, второй выход третьего компаратора третьей группы является вторым входом второго компаратора четвертой группы, первый выход четвертого компаратора третьей группы является первым входом четвертого компаратора четвертой группы, второй выход четвертого компаратора третьей группы является первым входом пятого компаратора четвертой группы, первый выход пятого компаратора третьей группы является вторым входом третьего компаратора четвертой группы, второй выход пятого компаратора третьей группы является вторым входом пятого компаратора четвертой группы, четвертую группу параллельно соединенных компараторов, в которой первый выход первого компаратора четвертой группы является входом первого элемента задержки второй группы элементов задержки, выход которого является входом первого элемента задержки третьей группы элементов задержки, выход которого является входом первого элемента задержки четвертой группы элементов задержки, выход которого является выходом устройства, второй выход первого компаратора четвертой группы является первым входом первого компаратора пятой группы, первый выход второго компаратора четвертой группы является первым входом второго компаратора пятой группы, второй выход второго компаратора четвертой группы является первым входом третьего компаратора пятой группы, первый выход третьего компаратора четвертой группы является вторым входом первого компаратора пятой группы, второй выход третьего компаратора четвертой группы является вторым входом четвертого компаратора пятой группы, первый выход четвертого компаратора четвертой группы является вторым входом второго компаратора пятой группы, второй выход четвертого компаратора четвертой группы является первым входом четвертого компаратора пятой группы, первый выход пятого компаратора четвертой группы является вторым входом третьего компаратора пятой группы, второй выход пятого компаратора четвертой группы является входом второго элемента задержки второй группы элементов задержки, выход которого является входом второго элемента задержки третьей группы элементов задержки, выход которого является входом четвертого элемента задержки четвертой группы элементов задержки, выход которого является выходом устройства, пятую группу параллельно соединенных компараторов, в которой первый выход первого компаратора пятой группы является вторым входом второго компаратора шестой группы, второй выход первого компаратора пятой группы является вторым входом первого компаратора шестой группы, первый выход второго компаратора пятой группы является первым входом второго компаратора шестой группы, второй выход второго компаратора пятой группы является первым входом первого компаратора шестой группы, первый выход третьего компаратора пятой группы является первым входом третьего компаратора шестой группы, второй выход третьего компаратора пятой группы является первым входом четвертого компаратора шестой группы, первый выход четвертого компаратора пятой группы является вторым входом третьего компаратора шестой группы, второй выход четвертого компаратора пятой группы является вторым входом четвертого компаратора шестой группы, шестую группу параллельно соединенных компараторов, в которой первый выход первого компаратора шестой группы является первым входом первого компаратора седьмой группы, второй выход первого компаратора шестой группы является первым входом второго компаратора седьмой группы, первый выход второго компаратора шестой группы является входом второго элемента задержки четвертой группы элементов задержки, выход которого является выходом устройства, второй выход второго компаратора шестой группы является вторым входом первого компаратора седьмой группы, первый выход третьего компаратора шестой группы является вторым входом второго компаратора седьмой группы, второй выход третьего компаратора шестой группы является вторым входом третьего компаратора седьмой группы, первый выход четвертого компаратора шестой группы является первым входом третьего компаратора седьмой группы, второй выход четвертого компаратора шестой группы является входом третьего элемента задержки четвертой группы элементов задержки, выход которого является выходом устройства, седьмую группу параллельно соединенных компараторов, в которой выходы компараторов являются выходами устройства.
    Figure 00000001
RU99104215/20U 1999-03-03 1999-03-03 Устройство сортировки RU11361U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU99104215/20U RU11361U1 (ru) 1999-03-03 1999-03-03 Устройство сортировки

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU99104215/20U RU11361U1 (ru) 1999-03-03 1999-03-03 Устройство сортировки

Publications (1)

Publication Number Publication Date
RU11361U1 true RU11361U1 (ru) 1999-09-16

Family

ID=48272862

Family Applications (1)

Application Number Title Priority Date Filing Date
RU99104215/20U RU11361U1 (ru) 1999-03-03 1999-03-03 Устройство сортировки

Country Status (1)

Country Link
RU (1) RU11361U1 (ru)

Similar Documents

Publication Publication Date Title
US4513440A (en) Hardware median filter
US20210349692A1 (en) Multiplier and multiplication method
KR100203907B1 (ko) 병렬 데이타 비트 카운터
US10970041B2 (en) Analog sorter
KR960042416A (ko) 최대값 선택회로
CN111008691B (zh) 一种权值和激活值都二值化的卷积神经网络加速器架构
CA1286732C (en) Rank-order filter
RU11361U1 (ru) Устройство сортировки
Sasao A Transformation of Multiple-Valued Input Two-Valued Output Functions and its Application to Simplification of Exclusive-or Sum-of-Products Expressions.
CN112949834B (zh) 一种概率计算脉冲式神经网络计算单元和架构
US3277462A (en) Parallel-parallel encoding system
JPH06253134A (ja) 画像処理装置
US11475288B2 (en) Sorting networks using unary processing
CN113988279A (zh) 一种支持负值激励的存算阵列输出电流读出方法及系统
KR930002999B1 (ko) 랭크필터
CN109766074B (zh) 一种数据排序电路及排序方法
Kim et al. Two-step spike encoding scheme and architecture for highly sparse spiking-neural-network
JP2533909B2 (ja) ディジタルデ―タのソ―ティング方法およびその回路構成
RU2024056C1 (ru) Устройство для сглаживания импульсной помехи
Frías-Velázquez et al. Bit-plane stack filter algorithm for focal plane processors
Kayala et al. Pipelined Shapiro sorting for image applications
CN116450565A (zh) 存内计算芯片及系统
CN115545190B (zh) 一种基于概率计算的脉冲神经网络及其实现方法
RU2754122C1 (ru) Быстродействующий накапливающий сумматор по модулю произвольного натурального числа
US20080079483A1 (en) Circuit and device for processing digital data