PT95412A

PT95412A - Medidor electronico de watt-hora e diveresos processo relacionados com o mesmo

Info

Publication number: PT95412A
Application number: PT9541290A
Authority: PT
Inventors: Warren Ralph Germer; Maurice Joseph Ouellette; Mehrdad Negahban-Hagh; Betram White
Original assignee: Gen Electric
Priority date: 1989-09-25
Filing date: 1990-09-25
Publication date: 1992-05-29
Also published as: EP0420545A2; JP2000298148A; JP2000304778A; EP0644433A1; EP0644431A1; EP0420545B1; EP0420545A3; ES2094747T3; JPH03120477A; EP0645636A1; JP2000304781A; BR9004756A; JP2000298147A; DE69029313D1

Description

-2- 71 173 11MEG0249/2S6/£51

Antecedentes do invento 0 presente invento refere-se a medidores de watt-hora electrónicos e mais particularmente a técnicas e aparelhos em relação aos mesmos para configurarem num medidor para monitorizar o consumo de energia eléctrica em vários e tipos de redes de serviço e, além disso, a um tal medidor que contém aparelhos para melhorarem a precisão da medição da energia eléctrica. é bem conhecido que existem, hoje em dia, vários tipos diferentes de redes ou serviços de distribuição eléctrica em utilização comum. Estas disposições proporcionam energia a uma instalação utilização na forma des 1. um serviço em estrela de trl's fases de quatro condutores? 2. um delta de tr@s fases de trtis condutores? 3. uma rede de tr'§s condutores? 4. um serviço em delta de tr@s fases de quatro condutores? 5. um serviço de fase única de trt§s condutores? 6. um serviço de fase única de dois condutores.

Historicamente a monitorização do consumo de energia eléctrica por uma carga que está ligada a esses serviços, foi feita por diversos tipos de medidores de watt-hora tipo indução, indicados especificamente para serem ligados a estes tipos de serviços. Os medidores devem ser configurados de modo a serem ligados apropriadamente a cada dos diferentes tipos de serviços. Infelizmente, duas variantes de cada tipo de medidor básico são requiridas, diferindo principalmente pelo seu regime nominal de corrente de escala completa. 0 chamado medidor de watt-hora autónomo, de uso comum hoje em dia, tem um regime nominal de corrente de escala completa de 200 ampéres. 0 segundo tipo de medidor, usado habitualmente, denominado medidor de transformador de corrente nominal (utilizado com transformadores de correntes externa para escalonarem para baixo as suas grandes cargas de corrente) e tem um regime nominal de corrente de escala completa de 20 ampéres. No desenvolvimento histórico dos medidores tipo 11ΜΕ00249/226/251 electromecSnieo ou de indução os medidores autónomos e de transformador de corrente nominal enrolados com constantes de watt-hora ligeiramente diferentes (watt-hora por rotação de disco). Além disso, os dois tipos diferentes de medidores nao podem ser fornecidos justamente apenas para o factor de escala do sensor de corrente no medidor, que é utilizado para detectar correntes de linha. Assim, pode ser visto que existe uma necessidade de um medidor de watt-hora que possa ser configurado para acomodar os vários tipos de redes de distrihuição ou serviços eléctricos.

Os registadores electrónicos estão em uso comum, hoje em dia, com os medidores de watt do tipo indução.

Tipicamente, os medidoras de watt-hora do tipo de indução contam um iniciador de impulso que detecta a rotação do disco de medidor e proporciona impulsos proporcionais ao consumo de energia ao registador. Estes registadores electrónicos são tipicamente utilizados para a medição da procura de kilowatt e/ou tempo de utilização de consumo de energia. Para acumular os dados representativos deste tipos de consumo, é usualmente requirida uma base de tempo. Esta base de tempo é utilizada para temporização de intervalo de tipicamente 5, 15, 30, ou 60 minutos para o cálculo da procura de kilowatt e para manter a informação de tempo e data no instante da uti 1 izaçsão dos medidores.

Sempre que é empregue um registador electrónico com um medidor de tipo de indução, genericamente, uma voltagem de fase é alimentada ao registador para proporcionar quer potência para o funcionamento do registador, quer também a frequência de linha para a base de tempo. Se essa voltagem de fase particular falha, o registador cessará o funcionamento. No entanto, em medidores tipo de indução polifásicos podem ser fornecidas até duas outras voltagens de fase ao medidor. Se a voltagem de fase que alimenta a base de tempo de 80Hz para o registador falha, o disco de medidor continuará a rodar devido ás outras duas fases activas, mas o registador electrónico não funcionará normalmente, mesmo se ali-

-4- mentado. Assim, pode ser visto que existe uma necessidade de se ser capas de -fornecer a base de tempo de -frequência de linha para um registador electrónico a partir de um medidor, se qualquer uma voltagem de -fase está disponível na entrada de voltagem do medidor.

J

I

Para os medidores de tipo de indução, particularmente do tipo de transformador de corrente nominal, tem sido a prática de muitos anos proporcionar "lêmpadas de vaso" para indicarem o potencial, ou a presença de voltagem em cada uma das entradas de potencial do medidor. Tipicamente estas lâmpadas de vaso são alimentadas por um enrolamento secundário em cada bobina de potencial do medidor, e indicam que o fluxo está a ser fornecido para o disco de medidor. Estas 1 «impadas de vaso podem também ser utilizadas para indicarem a presença de cada uma das voltagens de base na entrada para o medidor» Em medidores de watt-hora anteriores estas lâmpadas de vaso foram primeiro lâmpadas de bolbo incandescente (uma por entrada de voltagem) e mais recentemente estes medidores utilizam díodos emissores de luz. Cada um destes dispositivos consome potência significativa, tem vida limitada, emite luz (um alvo para o vandalismo) e é difícil de ser vista em condições de iluminação altas. Espera-se, tipicamente, que os leitores de medidor verifiquem cada uma das lâmpadas em cada leitura mensal e relatem qualquer problema, se uma lâmpada não está a funcionar. Assim, -pode ser visto que um problema nunca será identificado, a não ser que um leitor de medidor, ou qualquer outra pessoa com conhecimentos, esteja presente no momento na perda de potencial de qualquer das entradas para o medidor» Neste contexto, pode ser visto que existe uma necessidade de assegurar a integridade dos circuitos potenciais num medidor electrónico para baixo para um nível, pelo menos, comparável ao dos medidores tipo watt-hora de indução, apesar de superarem a maioria dos inconvenientes do medidor de tipo de indução»

Na medição de electricidade, as companhias de serviços públicos de electricidade, verificaram historicamente ser desejável medir, adicionalmente ao total de kilowatt-hora (volt- 71 173 11ΗΕ00249/ΞΒ&/25 ί -••ampere reais), o -facto»- de potência.

KVA ou volt-ampere reactivos, A medição dos vali-ampere reactivos tipicamente tem sido conseguida utilizando um segundo medidor, em conjugação com o medidor de kilowatt-hora convencional» A partir dos volt-amperes reactivos e dos volt-amperes reais, as quantidades tais como o factor potência e o KVA podem ser calculados» Este segundo medidor para a medição dos volta amperes reactivos, é actualmente um medidor de watt-hora ligado com transformadores de deslocamento de •fase nos circuitos de voltagem» As mudanças de 902 de fase da voltagem resultam numa medição chamada Var (volt-ampere reactivos). As mudanças de fase de voltagem de SOS resultam numa medição diferente geralmente chamada Q ou horas Q» Q ê de facto uma medição reactiva e pode ser bem desenvolvida a partir do facto de que os deslocamento de fase de 602 pode ser prontamente conseguido por fase cruzada das ligações de voltagem de medidor para um circuito polifásico no medidor eliminando assim a necessidade de transformadores de deslocamento de fase como é necessário para a medição de Var» 0 requisito de proporcionar um segundo medidor para fazer estas medições reactivas é caro peio simples facto cie que o segundo medidor deve ser empregue.

Assim pode ser visto que existe uma necessidade para proporcionar um medidor único que seja capaz de medir tanto kilowatt-hora como volt-ampere reactivos sem transformadores de deslocamento de fase externos ou a necessidade de fazer ligações especiais.

Para uma descrição detalhada no campo da medição de electricidade e em particular para informação detalhada pertencendo aos vários tipos de redes de serviços e distribuição de electricidade e aos tipos de medidores utilizados para executarem a medição de kilowatt-hora, horas Var e horas Q, ê feita referência ao Handbook for Electricity Metering, 8â edição publicada pelo Edison Electric Institute.

As companhias de serviços públicos de electricidade têm como expectativa níveis muito altos de segurança no equipamento de me- 71 173 11ΜΕ00849/88β/85 ί dição que eles compram aos -fabricantes» No equipamento de medição electrónico em particular, é importante ser capas: de dizer se uma parte do equipamento é boa ou -falha sem necessidade de executar procedimentos de teste complexos ou demorados ou remover o equipamento da instalação. Assim, pode ser visto que existe uma necessidade de se ser capaz de rápida e -facilmente veri-ficar o •funcionamento adequado dos elementos chaves ou circuitos num medidor electrónico sem procedimentos de teste complexos ou demorados, e sem se ter de remover o equipamento do local de serviço » Ad ic iona\lmente, existe uma necessidade de conseguir esta segurança e capacidade de teste com uma solução de baixo custo, a qual não reduza, substancialmente, a segurança do equipamento de medição, devido ao aumento da complexidade dos circuitos adicionais.

Os medidores electrónicos utilizam amplificadores analógicos, tais como os utilizados nos conversores de analógico para digital, e conversores de corrente para voltagem, assim como, noutros tipos de circuitos e componentes, os quais podem introduzir voltagens desfasadas de corrente continua DC em todo o medidor, contribuindo para a imprecisão na medição da potência. Por exemplo uma voltagem de erro de desfasamento de corrente contínua DC típica pode tipicamente ser de um milivolt ou, no pior dos casos, tão grande como 30 milivolt, numa única pastilha de circuito integrado de baixo custo, para um medidor de watt-hora completo, o qual é construído a partir de um processo CMOS. Foram desenvolvidas técnicas para reduzirem este desfasamento de corrente contínua em amplificadores de pastilha única de alto rendimento do tipo atrás referida, mas as mesmas não são consideradas apropriadas para muitos dos amplificadores necessários para implementarem um medidor electrónico, tal como o contemplado pelo presente inventa. é possível construir meios de calibração adequados no medidor electrónico que ajusta o efeito do desfasamento de corrente continua DC na altura em que o medidor é calibrado. No entanto, estes desfasamentos podem ter tendência a aumentar com o tempo e, mais significativamente, com a temperatura, causando assim altera-

71 173 11ΜΕ00Ε49/S26/251 ções na precisão da medidar electrónico. A precisão do medidor em relação ao tempo e á temperatura são tanto importantes para os serviços públicos elêctricos, como têm limites especificados nas normas nacionais» Além disso, pode ser visto que é desejável proporcionar meios para compensarem a acumulação de desfasamentos de corrente contínua num medidor electrónico, e que se adaptem a qualquer mudanças no desfasamento de corrente contínua DC que podem ocorrer durante a vida do medidor.

Objectivos e sumário do invento é um objectivo do invento proporcionar um medidor de watt· -hora electrónico tendo capacidades operativas aperfeiçoadas. É um objectivo adicional do invento proporcionar um medidor de watt-hora electrónico que proporcione a capacidade para configurar digitalmente um medidor para medir o fluxo de energia eléctrica em qualquer um de uma pluralidade de serviços eléctricôs diferentes. é um outro objectivo do invento proporcionar um medidor de watt-hora electrónico capaz de medir a energia real tal como watt-hora e adicionalmente ser capaz de medir selectivamente diferentes componentes de energia reactiva. É ainda um ob jectivo ad ic iona1 do i nvento proporcionar um medidor de watt-hora electrónico com capacidade automática de gama de comutação que sabe ajusta á entrada de corrente proporcionada ao medidor através de urna gama preferida para conseguir alta precisão através de uma gama dinâmica larga de correntes de entrada para reduzir assim o número de regimes nominais de corrente requiridos. é um outro objectivo do invento proporcionar um medidor de watt-hora electrónico, para proporcionar uma linha de frequência de base de tempo para um registador electrónico desde que qualquer uma das fases de voltagem numa disposição polifâsica esteja disponível na entrada de voltagem do medidor. 71 173 11ME0Q249/226/251

Ο é um objectivo ad i c i o na 1. d o 1 n ve n t o p r opor cio nar um med i d or de watt-hora electrónico para monitorizar os sinais de entrada de potencial de voltagem para o medidor e proporcionar um sinal de saída para um registador de electrónico ainda que indicativo da falha de um ou mais sinais de entrada de entrada de voltagem potencial para o medidor»

J é um outro objectivo do invento proporcionar um medidor de watt-hora electrónico, tendo capacidades de autoverificação iniciadas manualmente, para teste dos circuitos críticos dentro do med i d or electrónico, e p rop orci onar s i na i s d e sa íd a para os vâr i os indicadores e para um registador electrónico indicativo de uma falha no medidor. É um objectivo adicional do invento proporcionar um medidor electrónico capaz de compensar a acumulação de voltagens de desfasamento de corrente continua DC num medidor, e que se adapta também automaticamente a quaisquer alterações dos desfasamentos de corrente :>nt nua DC que podem ocorrer durante a vida do medidor»

I

Num outro aspecto, o invento proporciona um medidor electrónico que pode ser configurado digitalmente para medir energia eléctrica em serviços ou circuitos de fase única de dois ou tris condutores ou serviços ou circuitos polifâsicos de tris ou quatro condutores, tais como os geralmente proporcionados pelos serviços públicos de electricidade« 0 medidor é configurado para ser ligado quer a redes de condução de energia monofásicas, quer polifásicas. ú utilizado um multiplexador de corrente para combinar os sinais das correntes de linha individuais em cada fase, e é utilizado um muliiplexador de voltagem para combinar os sinais de voltagem de linha individuais para cada fase» Como cada fase (corrente e voltagem) é amostrada pelo seu respectivo muitiplexador , os sinais de saída analógicos de corrente e voltagem dos respectivos multiplexadores são alimentados a conversores de analógico para digital correspondentes, para conversão de cada sinal analógico multiplexado para um sinal digital equivalente» Os sinais e saída de voltagem e corrente dos 71. 173 11.HE00E43/2S&/S5Í respsct i vos muitiplexadores são , de -facto, amostras de voltagem e corrente as quais podem ser convertidas nos respectivos c o n ver sor es d e a na 1. óg i c o p ar a d i g i t a 1.

J

Cada amostra analógica é convertida numa palavra digital num registador no conversor analógico para digital, a qual é trans-ferida para um processador de sinal digital, tal como um microcomputador» Estas amostras digitais são representativas da corrente e voltagem, respectivamente, e são multiplicadas em conjunto num processador de sinal digital, e integradas no tempo para derivarem uma medição de energia» é mantida uma base de tempo de precisão no medidor electrónico, e é utilizada para gerar diversos sinais de temporização, para a multiplexação dos sinais de entrada de voltagem de -fase e corrente de linha, através dos mult ip lexadores de corrente e voltagem, bem como dos tempos de amostragem para •fazerem as conversões de analógico para digital, para a voltagem e corrente, È utilizado um descodi-ficador de selecçâc de tipo de

med i d or par a con fi g urar o medidor, p ara medir e ner g ia em q ua1q uer um das redes ou serviços de distribuição de potíineia mencionadas atrás» Os sinais de saída do descodi-f icador de selecção de tipo são proporcionados a um controlador de multiplexador que descodifica os sinais, para proporcionar a fase adequada dos sinais de relógio para o multiplexador de voltagem, para assim controlar os tempos de amostragem das várias entradas de voltagem de fase para o medidor» A sequência, pela qual os vários sinais de entrada de voltagem de fase, está directamente dependente de como o medidor foi configurado para o tipo de serviço a ser medido.

Como cada amostra de corrente e voltagem é convertida para um equivalente digital, é transferida para o processador de sinal digital, no qual estas amostrais são armazenadas em respectivos registadores de corrente e voltagem» No fim de cada conversão o processador de sinal digital multiplica então as amostras em conjunto, para derivar uma medição da pot©ncia instantânea que é somada às medições anteriores e acumulada no processador. A acumu- 71 173 11ME00S49/SS6/S51 — ί Ο— lação de produtos comparadas com um valor de limiar, ou constante, armazenado no processador de sinal digitai, o qual corresponde ao configuração de medidor» Quando o valor acumulado dos tipo de produtos é igual ao valor de limiar seleccionado, o processador de sinal digital dá saída a um impulso representaiivo da medição de watt-hora para um registador electrónico» Quando o impulso de valor do watt-hora é enviado para o registador electrónico limiar é subtraído do valor acumulado» 0 medidor de watt-hora electrónico proporciona também um sinal ao processador de sinal digital para notificar o processador para calcular ou VAR ou Q„ Dependendo da selecção do medidor para funcionar como medidor VAR ou um medidor de Q, o processador de sinal digital entrará numa subrotina após o seu cálculo de watt-hora & calcula quer valores de Var quer valores de Q e faz sair impulsos proporcionais a estes valores para o registador.

Os valores de limiar para Var e Q são também estabelecidos automaticamente pelo processador de sinal digital, dependendo do tipo de configuração de medidor.

Num outro aspecto do invento um medidor de watt-hora electrónico proporciona uma configuração de variação automática que escalona os sinais de corrente de entrada a serem medidos, de modo que os níveis de sinal mínimos serão mais comparáveis aproximadamente aos níveis de sinais grandes através de uma gama larga de correntes de entrada proporcionadas ao medidor. Assim, a gama total, através- da qual os circuitos de medição de corrente devem operar, ê reduzida. No início de cada conversão de analógico para digital, da corrente a grandeza da corrente é testada para se ver se a mesma cai acima ou abaixo de uma gama especifiçada. Dependendo da grandeza da corrente, a característica de selecção de gama comuta automaticamente para uma gama quer de corrente baixa quer de corrente alta. 0 conversor de analógico para digital converte então a corrente num valor digital para transferencia para o processador de sinal digital. 0 estado da selecção de gama alta/baixa é armazenado numa memória de selecção de gama, o qual -11- 71 173 11ME00S49/SS6/251 proporciona um sinal para o processador de sinal digital em conjunto com a amostra de corrente digitalizada, de modo que o processador de sinal digital pode indicar em que gama a amostra •foi tomada. Com esta informação é então permitido ao processador de sinal digital converter as amostras tomadas numa escala para uma outra escala, para combinar quantidades de corrente para utilização na derivação de medições de energia.

Num outro aspecto do invento um medidor electrónico monitoriza continuamente todas as entradas de voltagem base para o medidor. Estas voltagens de base são constantemente monitorizadas num descod i ficador de voltagem de fase, que conti nuament e proporciona um sinal de temporização de βΟ hertz para um registador electrónico como uma base de tempo para o registador. 0 descodi-Picador de voltagem de -fase assegura que o sinal de base de tempo de 60 hertz será continuamente fornecido ao registador electrónico desde que qualquer uma das voltagens de fase esteja presente. Isto é, duas voltagens na rede polifásica podem-se perder e o sinal de base de tempo podia ainda estar presente para o registador electrónico. De acordo com um outro aspecto do invento é associado um temporizador está associado no medidor de watt-hora electrónico, com cada sinal de entrada de fase de voltagem fornecido ao medidor» Estes temporizadores são cada um deles accionados por um sinal de relógio de temporização, o qual está sincronizado com cada um das voltagem de fase. Cada um destes temporizadores fará sair um impulso no fim de um período de retardo prescrito» No fim de cada amostra de conversão de voltagem de analógico para digital, um deseodificador de voltagem testa para ver se a grandeza da voltagem convertida está num valor mínimo prescrito» Se a voltagem de fase de entrada amostrada está no valor prescrito ou acima do mesmo, o respectivo temporizador para essa fase é restabelecido e assim, o temporizador não fica fora de tempo» No entanto, no instante do teste se a voltagem de fase de testada está ausente ou abaixo do valor prescrito o temporizador para essa respectiva fase, faz sair um impulso que á transferido para um registador electrónico, para indicar ao regis-

71 173 11ME00S49/386/851 -12“ tador que essa fase particular falhou no medidor.

Num outro aspecto do invento o medidor eleetrónico incorpora um processo de teste de funcionamento dos circuitos críticos, que faz parte do medidor eleetrónico. Um teste destes circuitos pode ser iniciado manualmente. 0 processador de sinal digital, o conversor de voltagem A-D e o conversor de corrente A-D são testados em relação ao funcionamento correcto, aplicando entradas constantes conhecidas e monitorizando os impulsos de saída de watt-hora do processador de sinal digital. Se estes sinais de saída nlo são recebidos dentro de uma janela de tempo prescrita o medidor do presente invento gera um sinal DSP de falha de teste que ê então fornecido a um registador eleetrónico para exibição ou para um indicador, para indicar que existiu uma falha no processador de sinal digital. Adicionalmente, são proporcionados meios para teste de cada um dos sensores de entrada de corrente de linha. Um sinal de falha de teste de corrente ê gerado e enviado para o registador eleetrónico e para um indicador, para indicar que existiu uma falha num dos dispositivos detectores de corrente, que proporciona corrente de entrada para o medidor. Além do mais, são proporcionados meios no presente invento para combinarem o sinal DSP de falha de teste, o sinal de falha de teste de corrente e o sinal de falha de voltagem atrás referido para gerarem um sinal de falha de rede, que pode ser enviado para o indicador externo ou para um registador eleetrónico para indicar que existiu uma falha na rede»

Como um aspecto adicional do invento é empregue um processo no processador de sinal digital para compensar os efeitos da voltagens desfasadas de corrente contínua DC que ocorrem nos vários circuitos, dos circuitos de conversão de voltagem de analógico para digital do medidor eleetrónico. Para realizar esta compensação, a soma de todas as amostras de voltagem (isto é, as conversões A-D) são tomadas e acumuladas num número fixo de cicios de voltagem de entrada (por exemplo, 80 Hertz) » A soma resultante destas amostras de voltagem é então dividida pelo número de amostras de voltagem tomados durante todas as conversões de analó-

71 Í73 11ME00S49/ΕΕ6/E51 -13- gico para digital realizadas num número fixo de ciclos. Esta divisão resulta num valor desfasado de corrente continua DC médio para cada uma das amostras de voltagem anteriores, que é então subtraído de cada amostra de voltagem subsequente. 0 factor de correcção íou valor de compensaOSo de desfasamento) é actualizado após cada número fixo de ciclos» 0 objectivo atrás referido e outros objectivos e características e vantagens do presente invento serão agora evidentes a partir da descriç-So seguinte lida em conjungação com os desenhos anexos, em que referencias numéricas semelhantes designam, os mesmos elementos.

Breve descrição dos desenhos A figura í é um diagrama de blocos simplificado de um medidor electrónico do presente invento. A figura S é um diagrama de blocos que representa os vários sinais de temporização e voltagens de referência aplicados na rea1i zação do invent o» A figurai 3 é um diagrama lógico de blocos detalhado de um medidor de watt-hora electrónico de acordo com uma concretização do invento.

As figuras 4-18 são diagramas de temporização representado as relações de temporização entre vários sinais e são úteis para a compreensão da construção e funcionamento do medidor de watt-hora electrónico do inventa» A figura 17 é um esquema lógico de um teste lógico de voltagem e da rede para testar o funcionamento do medidor electrónico de acordo com urna concretização do invento. A figura 18 é um diagrama esquemático simplificado de um circuito de selecção de gama, para escalonar automaticamente a corrente de entrada aplicada a uma medidor electrónico, incluindo meios para notificarem um processador de sinal digital, de gama da corrente se1eco ionada »

As figurais 19-24 são diagramas de fluxo de programa represen— -14- 71 173 11ΜΕ00349/2S6/Ε51 tando o -funcionamento do processador de sinal digital para processamento de dados de medidor e realização das operações de um medidor electrónico de acordo com uma concretização do invento. A -figura E5 é um diagrama de bloco esquemático de um circuito de teste de corrente de linha para gerar sinais de teste de -falha durante uma operação de alta ou verificação.

Descr ição da concret i zaçSo pre-fer ida É feita agora referencia à figura 1 que é um diagrama de blocos principal um medidor de watt-hora electrónico mostrado, genericamente, em 10 de acordo com o presente invento. 0 medidor 10 está ligado a um seviço ou rede de distribuição de energia e recebe entradas de voltagem de fase e entradas de correntes de linha, que após terem sido escalonadas e isoladas são fornecidas á entrada de dois conversores de voltagem e corrente da analógico para digital (A-D) ÍS para converterem as entradas de voltagem e corrente de linha em palavras de saída digitais que são fornecidas ao processador de sinal digital (DSF‘) Í4» Um gerador de relógio 16 gera uma pluralidade de impulsos de temporização a partir de um oscilador de precisão e fornece estes impulsos de temporização aos vários blocos do medidor para controlar ais operações do medidor e do processador 14. Um circuito lógico de selecção de tipo de medidor 18 é utilizado para proporcionar diversos sinais de temporização para os conversores A-D 1.E e para o processador de sina1 d igi t a1 14, p ar a contraiar o f u nc i onament o d o mesmo de acordo com a configuração do medidor seleccionada pelo circuito lógico de selecção 18 para corresponder ao tipo particular de rede de serviço de energia à qual o medidor é ligado. 0 circuito lógico de selecção de tipo de medidor 18 proporciona também sinais de controlo para um circuito lógico de autoverificação de medidor £0 em conjunto com as saídas dos conversores A-D IS para efectuarem selectivamente a geração de sinais de teste de falha representativos das várias condições operativas existentes no medidor. Estes sinais de teste de falha são fornecidos a uma pluralidade de indicadores E4 para mostrarem instantaneamente o estado do , medidor e também a um registador electrónico EE, tal

71 173 11ΜΕ00249/226/251 -15“ como um registador de procura ou registador de tempo de uso» 0 registador electrénico pode ser programado para monitorizar estes sinais de teste de -falha e apresentar o estado destes sinais, por exemplo no mostrador de cristal líquido para utilização por um leitor de medidor na análise do estado do medidor» Os conversores A-D 12 proporcionam também palavras digitais ou sinais proporcionais às voltagens de fase e às correntes de linha para a •entrada do circuito lógico de autoverificação do medidor 20 e para um circuito de selecção de gama automático 26» 0 circuito lógico de autover i-fi cação 20 monitoriza os sinais proporcionais às entradas de voltagem de fase, para verificar continuamente a condição dos sensores de voltagem e redes de isolamento que alimentam as voltagens para a entrada do conversor A-D de voltagem. 0 circuito de selecção de gama automática 26 monitoriza continuamente sinais proporcionais às entradas de corrente de linha para os conversores A-D e cada período de conversão de analógico para digital, das correntes de entrada, proporcionará um sinal ao processador de sinal digital 14, notificando da gama selecc:ionada da corrente de entrada» 0 processador de sinal digital, em resposta a um sinal de reposição ou de inicio a partir do gerador de relógio 16 1© periodicamente as saídas dos conversores A-D 12» As saídas dos conversores A-D são lidas pelo processador no final de cada amostra de conversão A-D das voltagens de fase entrada e correntes de linha.

Assim, as amostras fornecidas ao processador 14 são sinais representativos dos valores de voltagem e corrente instantâneos fornecidos ao medidor» Estas amostras de voltagem e corrente são periodicamente multiplicadas no processador 14 e integradas num período de tempo para gerarem impulsos de saída designados por impulsos WH OUT e VAR/Q GUI para o registador electrónico 22» Q impulso WH OUT ou VAR/Q OUT é gerado sempre que o valor integrado atinge um nível de limiar prescrito, para o cálculo apropriado Cisto é WH e Var/Q) » Existe um valor de limiar armazenado no processador de sinal digital como uma constante para cada um dos -16- 71 173 11ΗΕ00849/2Η6/851 vários tipos de medidor seleccionados pelo circuito lógico de selecção de tipo de medidor 18. Na presente concretização existem seis tipos diferentes de medidores como serão descritos subsequentemente, que podem ser seleccionados pelo circuito lógico 18. Assim, o processador de sinal 14 armazena uma constante de limiar para cada um dos vários tipos de medidores. A velocidade dos impulsos WH OUT E VAR/Q OUT do registador 22 é determinada pelo valor de limiar para o tipo particular de medidor seleccionado pelo circuito lógico 18. Uma descrição mais detalhada de como os impulsos WH e VAR/W são gerados será descrito sub sequent ement e. ê feita agora referencia è\ figura 8» Os sinais de temporização básicos para controlarem a sequência das operações do invento são gerados peto gerador de relógio 16 como mostrado na figura £. 0 gerador de relógio é composto por oito osciladores de precisão 28, que proporcionam um sinal de 4,97 MHz designado por MCLK para o processador de sinal digital (DSP) 14 e para um gerador de relógio A--D 30. Q gerador de relógio 30 divide o sinal de relógio de 4,97 li Hz para baixo, para um sinal de 207 KHz designado por ADCLK. 0 sinal ADCLK é fornecido aos conversores de gama seleccionada a ser descrita. Os de base de tempo de de temporização de digital, para analógico do medidor e para uma para controlo das suas operações de uma maneira sinais ADCLK são também aplicadas a um gerador tempo 32 que gera uma pluralidade de sinais saída designados por FCCLK, RESET, V SAMPLE e I SAliPLEAs relações de temporização destes sinais, conjuntamente com o sinal ADCLK serão, subsequentemente, descritas em ligação com a desc:rição de funcionamento detalhada do invento. A figura 2 mostra também uma referencia de voltagem de precisão 34 para gerar uma pluralidade de referencias de voltagem par a u t i1i zação no med i d or elec t r ά n i c o do pr ese n te i nven to. A maneira pela qual estas referencias são aplicadas será, subsequentemente, descrita na descrição de funcionamento detalhada do invento em ligação com a figura 3. É agora feita referencia à figura 3, a qual é um diagrama es- 71 173 11ΜΕ00249/226/251

-17-quemâtico l.óg ico detalhado do medidor electrónico do presente invento. No entanto, antes de proceder â descrição detalhada de funcionamento do invento críi-se ser primeiro vantajoso descrever as f unç ões b ás i c as e a f i na1i dad e d os vâr i as elementos 1óg i c os e circuito que realiza o medidor. 0 medidor da figura 3 está representado como recebendo trífs entradas de voltagem de fase (fase í-fase 3) de um serviço de d i s t r i bu i çSo de po t 'Dm:: i a po 1 i f ás i co nos c j. r c u i t o de esc a 1 onamen t o de voltagem e isolamento 36 associado com cada uma das entradas de voltagem de fase individuais. Os circuitos de escalonamento de voltagem e isolamento 36 proporcionam isolamento elêctrico das linhas de energia e escalonam para baixo as várias voltagens de linha| por exemplo a partir de 120 volt através de 480 volt para baixo para aproximadamente 1,6 volt para entrada num multiplexador de voltagem (VMUX) 38. As entradas de voltagem designadas por VSA até VSC são muitiplexadas pelo VMUX 38 para proporcionarem um sinal de saída multiplexado para um comutador de permissão de autoverificação CSW 40). A multiplexagem dos sinais de voltagem VSA até VSC através do VMUX 38 é controlada pela temporização de trDs impulsas de relógio, VACLK, VBLK; VCCLK, que são aplicados ao VMUX 38 a partir do controlo de multiplexador (controlo MUX 42). A maneira pela qual o VMUX é controlado por estas últimos sinais de relógio será subsequentemente descrita.

Os sinais de voltagem de multiplexação são passados através de SW 40 e aplicados à entrada de um conversor de voltagem de analógico para digital (conversor A-D 18'). Cada sinal de fase de voltagem VSA até de VSC, à medida que o mesmo ê passado através do VMUX 38 e SW 40, é convertido durante um tempo de amostra quando controlado por um sinal V SAMPLE aplicado ao conversor A-D para gerar assim, sinais de saída digitais na forma de uma palavra digital, mostrada como os bits DV0-DVN na saída do conversor 12'. A palavra de saída do conversor A-D 12' é aplicada directamente como uma entrada ao processador de sinal digital 14 (DSP) e também â entrada de um circuito de descodificação de entrada de voltagem 44.

71 173 1ÍME00249/226/S51 _1 ΟΟ descod i f icador de entrada de voltagem 44 monitoriza continuamente cada amostra de voltagem digital na saída do conversor A-D. Desde que a grandeza da palavra digital, quando representada par DVO-DVN, esteja acima de uma grandeza ou limiar-prescrito, um sinal de saída VI IN do descodificador 44 permanecerá num estado binário í na entrada dos circuito de teste de voltagem e -frequência de linha 30'' . 0 circuito 20'' -forma uma parte do circuito lógico de autoveri-ficação de medidor S0 como descrito anteriormente em ligação com a -figura 1 = é agora -feita referência ao canto esquerdo de fundo da figura 3 em que ê mostrado que as três correntes de linha (linha 1-linha 3) são fornecidos a três circuitos de escalonamento de corrente e isolamento 48» Na concretização preferida, os circuitos de escalonamento de corrente e isolamento 46 fornecem cada um isolamento elêctrico da linha de potência e escalonam as correntes de linha parai baixo para aproximadamente 2 miliampere máximo para entrada no muitiplexador de corrente (IMUX 48)„ As correntes de entrada típicas para os circuitos de escalonamento 46 podem ser até 200 amperes para medidores autónomos e até 20 ampere para medidores com transformador. Os três -sinais de teste de corrente? 11A---1TT são fornecidos ao circuito 1 ógico de autoteste 20'. Durante a operação de autoverificação estes sinais são monitorizados para teste de uma falha em quaisquer dos circuitos de escalonamento de corrente e isolamento 46,

Os sinais de corrente ISA até ISO sSo fornecidos para a saída do IMUX 48 e são muitiplexados através do mesmo de um modo similar ao VMUX 33 por três sinais de relógio, IACLK, IBCL..K E ICCLK de um relógio de fase de corrente 50, 0 relógio de fase de corrente é sincronizado por o sinal I SAMPLE a partir do gerador de base de tempo 32 para ciclagem apropriada dos sinais de relógio

IACLK--ICCLK para controlo da mui t ip lexação dois sinais ISA-ISC através do IMUX 48 para fornecer assim um sinal de entrada multiplexado e Ι.ΪΝ à entrada do circuito de controlo de ganho comutado 52, 0 controlo de ganho comutado 52 compreende uma parte 71 173 11ΜΕ00249/336/251

-1 do selector de gama automático 36 e fornece automaticamente um sinal de corrente IIN escalonado para baixo ou. escalonado para cima à entrada de um conversor de corrente para voltagem 54. 0 sinal de corrente do controlo de ganho comutado 53 é convertido para um sinal de voltagem proporcional à grandeza de IIN no conversor de corrente para voltagem 54. Este sinal de voltagem proporcional ê passado directamente ao conversar de corrente de analógico para digital (A-B) 12'' através do ajustamento de ganho 56 e de um comutador de teste de voltagem de autoverificação 58. A saída do ajustador de ganho 56 é uma voltagem proporcional â entrada de corrente IIN e ê indicado como IOUT. Este sinal J.OUT é aplicado como uma entrada a um selector de gama 60, que forma também uma parte do selector de gama automático 26 descrito anter iormente. 0 selector de gama 60 recebe sinais de? relógio 1 3AMPLE e ADCCLK do gerador de base de tempo 33 e monitoriza o sinal IOUT para assim fornecer um sinal de controlo indicado por EN16 para o DSP* 14 e para o controlo de ganho comutado. Os detalhes do circuito de selecçSo de gama 60 serio suhsequentemente descritos. No entanto, por agora, é suficiente dizer que esse circuito monitoriza continuamente a grandeza do sinal IOUT e como a grandeza desse sinal muda, o sinal de controlo EN16 obrigará o controlo de ganho comutado 53 a escalonar a corrente de entrada IIN para o nível adequada para entrar no conversor de corrente p ar a vo11 ag em 54. Como anterior me n t e me nc i o nad o, o f i m d est e escalonamento é escalonar para cima os níveis de sinal pequenos e a corrente de entrada IIN para serem mais ajustadamente comparáveis aos sinais grandes, reduzindo assim a gama total através da qual o conversor de corrente A-D IS' deve operar. 0 sinal EN16 do selector de gama 60 é um sinal binário que comuta entre um binário 0 e um binário 1. Este sinal é monitorizado pelo DSP 14 e é utilizado pelo DSP para indicação de qual o escalonamento que está a ser aplicado à corrente de entrada e IIN para fazer os cálculos adequados, quando computar os valores de watt-hora e de hora Var/Q» de en-

Conversor de corrente A-D 12 '' recebe também sinais 71 173 11ME00S49/286/251 -ΕΟ- trada similares ao conversor de voltagem A-D ÍE' e sinais de amostra proporcionais aos sinais de corrente de entrada mu.lt iplexados ISA-ISO, para proporcionar assim na sua saída palavras digitais correspondendo em grandeza às amostras respectivas da corrente de entrada analógica. Estas palavras digitais são fornecidas numa pluralidade de linhas á entrada do DSP 14 i nd 1 c ad as c orno as s i na i s D10--DIN. Como a n t er i or me n t e mencionado, o DSP 14 serve para multiplicar a voltagem digital respectiva e as amostras de corrente em conjunto para derivarem a energia instantânea no instante de cada -amostra. A amostra digital DVO-DVN e DIO-DIN é sincronizada no DSP 14 no instante da geração do sinal RESET a partir do gerador de base tempo 3E (ver figura 2) . 0 sinal de alta frequência MCLK do oscilador 28 é também fornecido como o relógio mestre básico para a entrada ao DSP 14. 0 MCLK permite ao DSP 14 operar a uma frequência muito alta, em comparação com o restante do medidor. Esta sincronização de alta frequência, que é atribuída ao sinal MCLK, permite ao DSP processar uma quantidade vasta de dados entre amostras de analógico para digital, como será descrito subsequentemente.

Referindo ainda a figura 3, o circuito lógica de selecção de tipo de medidor, como descrito anteriormente em ligação com a •figura 1 é mostrado como compreendendo uma selecção de tipo 62, um descodificador de selecção de tipo 64 um descodificador de limiar 66 e o controlo de MUX 42 atrás mencionado. Como mencionado anteriormente quando o medidor é ligado às voltagens de fase adequadas e às correntes de linha para o tipo particular de serviço a ser monitorizado, o medidor do presente invento pode ser configurado para medir energia em dois ou três circuitos de fase de condutor único ou três ou quatro circuito de condutor polifásico. A maneira pela qual o medidor do presente invento pode ser configurado para a medição de energia eléctrica dos seis circuitos diferentes atrás referidos, ê melhor mostrada referindo a Tabela í seguinte. 71 173 11ME00S49/SS6/251

TABEL BIT3

DE

3CRIÇÃO

[PO DE MEDIDOR

BITE ΒΪΤ1 BIT 0 DESCRIÇÃO DE TIPO PELA APLICAÇÃO 0 0 1 MEDIDOR DE 3 ELEMENTOS PARA SERVIÇO EM ESTRELA DE TRÊS FASES DE QUATRO CONDUTORES TIPO 0 1 0 MEDIDOR DE E ELEMENTOS PARA SERVIÇO EM ESTRELA DE TRÊS FASES DE QUATRO CONDUTORES TI PO £ o 1 I MEDIDOR DE E ELEMENTOS PARA SERVIÇO DELTA DE TRÊS FASES E TRÊS CONDUTORES OU REDE DE TRÊS CONDUTORES tipo ; 1 0 0 MEDIDOR DE E ELEMENTOS PARA SERVIÇO DELTA DE TRÊS FASES E TRÊS CONDUTORES TIPO 1 1 0 MEDIDOR DE 1 ELEMENTO PARA SERVIÇO DE FASE ÚNICA DE DOIS CONDUTORES TIPO

MEDIDOR AUTÓNOMO

1 MEDIDOR DE CORRENTE NOMINAL A Tabela 1 mostra

71 173 11ME00S49/S26/S51 bit 1, bit 2 e bit 3» Estes bits correspondem aos bits U - 3 como mostrado na saída do seleccionador de tipo 62 da -figura 3. Como mostrado na -figura 3, o seleccionador de tipo 62 contêm quatro conjuntos de ligações terminais que podem ser ligados com pontes para estabelecimento de várias configurações de bit binárias para entrada no descodi-ficador de selecção de tipo 64 ligando apenas as π Por exemplo quando cular de terminais de entio o Bit 3 é na ausência de uma pontes através das várias ligações terminais uma ponte é ligada através dum conjunto parti ponte tais como mostrados para o Bit 3, considerado ser um binário 1, enquanto que ponte, o bit será um binário 0. Como se pode ver da Tabela 1 o mesmo toma três bit binário únicos Bits 0-2, para definir os seis tipos diferentes de medidores por aplicação» Adicionalmente, um quarto bit 3, é requirido para definir se o medidor particular é um medidor autónomo ou um medidor de transformador de corrente nominal como mostrado na segunda metade da Tabela 1. Para configurar o tipo de medidor para uma aplicação particular (isto é, serviço) pode ser visto que é apenas necessário ligar as pontes apropriadas no selector de tipo 62 para se conseguir a configuração desejada» Por exemplo, como mostrado na Tabela 1 se o medidor é para ser configurado como um medidor tipo 1 para um serviço em estrela de quatro condutores de três fases, o bit 0 terá uma ponte ligada através do seus dois terminais, enquanto que os bits 1 - £ serão deixados abertos» Adicionalmente, se é assumido que o medidor tipo 1 é um medidor autónomo, então as ligações terminais do bit 3 serão de modo semelhante, deixadas abertas» Por observação da Tabela 1 em ligação com as pontes de selecção de tipo no selector de tipo 62 pode se ver como os vários outros tipos de medidores 2 a 6 podem ser seleccionados» 0 requisito para se ser capas de distinguir entre um medidor-autónomo e um medidor de transformador de corrente nominal como estabelecido pelo Bit 3 do seleccionador de tipo 62 aparece a p ar t i r d a e vo l ução d o« medidores de -hora do tipc i nduçãc atrás mencionados, em que os medidores de transformador de corrente nominal -funcionam, geralmente, a uma certa velocidade de 71 173 11ME00S49/826/251 c/'

-23- projecto numa corrente de teste de S,5 amperes (fora de uma escala total, de £0 amperes) e os medidores autónomos funcionam á mesma velocidade numa corrente de teste de 30 amperes (tora de uma escala total de 200 amperes) » Idealmente no presente invento, o medidor electrónico é projectado para emular exactamente os medidores de watt-hora do tipo indução existentes proporcionado impulsos de saída de watt-hora a partir do D3P 14 a uma velocidade exactamente 12 vezes a velocidade do disco de medidor de watt-hora de indução equivalente» Assim, pode se ver que o DSP, para ser capaz de distinguir entre um medidor autónomo e um medidor de transformador de corrente nominal deve ser notificado da grandeza da corrente de entrada fornecida ao medidor, para estabelecer o limiar adequado no DSP 14 para gerar os impulsos de saída de watt-hora a uma velocidade adequada para essa corrente de entrada particular» A maneira pela qual o DSP 14 distingue os medidores de transformador de corrente nominal e autónomos será descrita sutasequentemente»

Referindo ainda a figura 3, os bits 0-3 são aplicados ao descodificador de selecção de tipo quatro, em que os mesmos são descodifiçados para quatro bits de saída de selecção de tipo binário indicados por TSB0 através de TSB3» 0 descodificador de selecção de tipo 64 descodifica os bits 0-3 para fornecer os bits seleccionados de tipo adequado TSB0 - T8B8 ao controlo de MUX 42 para descodificação no mesmo para efectuar as geração adequada dos sinais de relógio VACI...K-VCCLK para o VMUX 38» 0 controlo MUX 42 recebe também o sinais de relógio de corrente IACLK-ICCLK do relógio de corrente de fase 50. 0 controlo MUX 48 utiliza estes últimos sinais em conjungação com a descodificação dos sinais TSB0 a TSB2 para controlar a sequenciação das geração dos sinais VACLK a VCCLK que são aplicados ao VMUX 38» 0 controlo MUX 42 descodifica também os sinais TSB0 a TSB8 para gerar dois sinais ENB e EMC que são aplicados como entradas ao circuito de teste de voltagem e fre- 71 173 11ΜΕ00249/226/231

-24-qu'ê'ncia de linha 201 ! . Adiciona 1 mente dependendo do tipo da configuração de medidor o controlo MUX 42 fornece também um sinal di vi di dο ρ or do is (s2) para o D8P 14.

Referindo ainda a figura 3, os sinais TSBO a TSB2 incluindo o sinal TSB3 são também fornecidos como entradas ao circuito lógico de descodificação de limiar 66= Este circuito lógico descodifica estes taits de entrada para gerar assim tr£?s taits identificadores de limiar THO, TH1 e THE que são aplicados corno entradas ao DSP 14. Como será descrito subsequentemente, o DSP descodifica estes bits para fazer uma determinação de qual limiar utilizar para o tipo particular de medidor a ser configurado. Adicionalmente, o descodificador de limiar 66 descodifica os bits TSBO - TSB2 para fornecer dois sinais ENIB e ENIC para os circuitos lógicos de autoteste de corrente e de DSP 20 para informar que o circuito lógico das entradas de corrente utilizado para o tipo de configuração de medidor a ser testado. É feita agora rsíerincia ao comutador de autoverificação 63 da figura 3. 0 comutador de autoverificação 63 é um comutador de botão de premir que ê activado manualmente, por exemplo, por um leitor do medidor ou por um técnico de teste, para aplicar um sinal de terra ao circuito lógico de permissão de autoverificação 70. Quando o comutador de; autover if icação é fechado, o sinal de relógio FCCLK do gerador de base de tempo 3-2 permite que o circuito de permissão de autoverificação 70 gere o sinal de saída de permissão de autoverificação mostrado como SELFCHKEN. Como referido atrás o medidor do presente invento tem a capacidade de executar uma autoverificação do funcionamento dos vários circuitos críticos no medidor. Assim quando o sinal SELFCHKEN é gerado, o sinal é aplicado ao circuita de autoteste da corrente e DSP 20·' ao circuito de comutação de teste de conversor A-D, ao comutador de teste de conversor A-B 53, ao comutador de teste de conversor A-B 40 aos circuitos de isolamento 46 e ao circuito lógico de descodi ficação de limiar 66. 0 circuito de autoteste de corrente e DSP 20·' inclui circuitos lógicos para monitorização dos estados dos sinais de

71 173 11ΜΕ00849/2Ηβ/251 -25- teste de corrente ITA-ITC. Durante o período de autover if icação , que é quando o SELFCHKEN é elevado se um dos sinais ITA-1TC se eleva (para um binário í) , o sinal IVC TEST é gerado como uma indicação de que um dos circuitos de escalonamento e isolamento 46 falhou. Este sinal IVC TEST é fornecido corno uma entrada para o circuito lógico de teste de voltagem e frequência de linha £0'' no topo da figura. 3 e é combinada aí com os sinais DSP TEST e VI.OUT para gerar o sinal SYSTEM FAIL da saída do circuito de teste de voltagem e frequência de linha £0' ' .

Referindo de novo o circuito lógico de autoteste de corrente e DSP 20', notar-se-á que um outro sinal de saída a partir desse circuito lógico é o sinal DSP TEST, que é também aplicado ao circuito de teste de voltagem e frequência de linha 80' '. Este sinal ê também gerado durante o período de permissão de autoverificação em resposta ao impulsos WH OUT que são aplicados ao circuito lógico de teste 80·' a partir da saída do DSP 14. 0 circuito lógico de autoteste DSP 20' inclui um contador temporizador que inicia a contagem durante a recepção de um primeiro impulso WH OUT a partir do DSP 14, É permitido a este temporizador começar a contagem durante o período do sinal SELFCHKEN. Se o DSP 14 não gerou um segundo sinal WH OUT dentro de um período de janela especificado antes do temporizador sair de tempo, o sinal DSP TEST será gerado como uma indicação de que o DSP 14 gerou um sinal de falha. Como descrito anteriormente o sinal DSP TEST é combinado com os sinais IVC TEST e VIOUT no circuito lógico de teste de voltagem e frequência de linha 20·'·' para gerar o sinal SYSTEM FAIL. Também este sinal. DSP TEST pode ser fornecido a um registador electrónico 22 ou ao indicadores 84 como uma indicação de uma falha de DSP.

Referindo ainda a figura 3, é agora feita referência a um comutador de selecção VAR/Gi 78. Como ilustrado este comutador de selecção á um comutador de passagem única de pólo único, que quando fechado aplica um sinal de terra ou 0 lógico ao gerador de relógio Var 74 e ao DSP 14. 0 gerador de relógio Var 74 recebe também um sinal de entrada de relógio o sinal IACLK a partir do

-εβ~ relógio de fase de corrente 50. A saída do gerador de relógio Var 74 é um sinal indicado por VARCLK que é aplicado como uma outra entrada para o DSP 14. 0 estado do VARCLK ê mostrado pelo DSP e o seu estado, no instante de amostragem, dirige o DSP para calcular quer horas Var ou horas Q. 0 sinal. VARCLK é um sinal binário que variai de acordo com o estado do comutador • de selecção Var/Q 72. 0 funcionamento do gerador de reló :g i o Var 70 e a maneir * «3. p 0 1 cã Cji Uâ I VARCLK ê mod ifi c ad o de ac or dc * com o estado do comutador / i.M tornar-se r-ão evidentes na descri ção que ;.e segue. έ agora feita referencia de novo ao circuito de teste de voltagem e frequi?ncia de linha 20 ' ' . 0 sinal, gera um sinal de saída ds ! 60 Hertz designado por LFOUT que é i Fornecido ao registador electrónico 82 como um impulso de manutenção de tempo para esse registador. 0 sinal LFOUT pode também ser aplicado a um dos indicadores 24 para indicar a presença do sinal de entrada de 60 hertz para o medidor. 0 sinal LFOUT ê também aplicado a um contador de divisão por 32 (s32> 78 que gera um sinal de saída OFFCLK em cada 32 ciclos do sinal LFOUT. 0 sinal OFFCLK â aplicado como uma outra entrada ao DSP 14 e é utilizado pelo processador como um indicador para obrigar o mesmo a entrar na subrotina de desfasamento de corrente contínua DC para executar a compensação de desfasamento de corrente contínua DC, anteriormente referida.

Antes de proceder a uma descrição detalhada adicional do invento cr£r~se primeiro como vantajoso proporcionar uma descrição geral e breve do funcionamento do inventa. Para esta descrição, assumir-se-á que o medidor foi configurado como um tipo 1 para ligação a um serviço em estrela de quatro condutores como mostrado na Tabela 1. Para adaptar o medidor electrónico do invento a medição deste tipo de serviço requere-se a utilização de todas as trf?s entradas de corrente e todas as tres entradas de voltagem. Referindo ainda a figura 3, as entradas de corrente e voltagem VSA monitoriza, a fase devem ser tais que ISA monitoriza a linhí 1, etc. o VMUX 38 e o IMUX 48 devem ser operados de modo que VSA é amostrado simultaneamente com ISA, VSB com ISB e VSC com ISC» Cada par de amostras (por exemplo, ISA e VSA) é convertido em palavras

71 173 11ΜΕ00249/2Ε6/251 -27“ digitais nos respectivos conversores A---D 12y e 12·'"', multiplicados no DSP, somados e acumulados no mesmo para derivarem um cálculo da energia.

No DSP a multiplicação de cada conjunto de entradas de corrente e voltagem (VSAISA, VSBISB, VSCISC) calcula a c o n tr i buição d a energi a para cada fase, par a c ad a amos t ra t omada pelos respectivos conversores A-D. 0 VMUX e o IMUX são controlados pelos sinais VACLK até VCCLK e IACLK até ICCL.K para amostrarem sequencialmente cada fase. Amostrando sequencialmente cada fase, e adicionando os produtos resultantes da multiplicação das amostras de corrente e voltagem para um acumulador comum DSP 14 soma em conjunto a contribuição de energia de cada fase. A acumulação de todas as amostras de potência no tempo integra a potência em energia. Quando o acumulador iguala ou excede o valor estabelecido do limiar assim atrás referido para o tipo de medidor seleccionado, o impulso de saída (WH OUT) é gerado e o valor do limiar para o tipo de medidor ê subtraído do acumulador„ 0 impulso WH OUT que é gerado é proporcional a um quanto de energia que flui no circuita estrela de quatro condutores a ser medido no presente exemplo.

Para cada um dos seis tipos de medidor descritos atrás e como mostrado na Tabela 1 os esquemas de amostragem apropriados e os correspondentes valores de limiar foram estabelecidos. A Tabela 2 seguinte mostra a sequência de amostragem que é empregue para os vários tipos de medidores. IâSILA_2

SEQUÊNCIA DE AMOSTRAGEM

VMUX IMUX

SEQUÊNCIA TIPO DE MEDIDOR ESTADO 12 3 4 5 6

1 VSA VSA/2 VSA VSA/2 VSA/8 VSA ISA 2 VSB VSA S* VSA/2 VSA/2 1* I SB 71 Í73 11ME00249/2S6/S5'

Jt &3ΒΓ

TABELA 5 (CONT.) SEQUÊNCIA DE AMOSTRAGEM

SEQUÊNCIA

TIPO DE MEDIDOR I-MUx

ESTADO

3 VSC vsc/s VSC VSC S# 4 VSA VSA/S VSA VSA/2 VSA/g 5 VSB VSA A § VSA/S vsa /e 6 l IQP VSC/E VSC VSC s# 1 VSA VSA/2 VSA VSA/S vsa/2 j—*1 w VSB VSC B* VSA/S VSA/2 9 VSC VSC./2 VSC VSC S# 10 VSA VSA/S VSA VSA/S VSA/2 11 VSB VSC jí* VSA/S VSA/g 9 VSC VSC/E VSC VSC §# VSA 5# VSA

VSa a §A s# isc

ISA

ISB

ISC

ISA

ISB τ or·

ISA

ISB

ISC wíri dosg templo VSA) (por exemplo ISA) seleccionada pelo IMUX 48* Na Tabela P 5 · iQl3,y~«··c::^λ{ que existe um zero para certas entradas de voltagem e da tais como as mostradas para os tipos de medidor 3, 5 s

Os doze estados de sequ§?neia mostrados r©pree;(a. . ~ ~· ~ i rt as

amostras sequenciais, em que a quantidade (por e,, seleccionada pelo VMUX 3S ê multiplicada pela quantid-"V corrente e b

Suando estes tipos de medidor sSo configurados, as respectivas voltam» de fase e correntes de linha como mostradas na Tabela 2 «.g desligadas, sendo assim os correspondentes sinais de entrada de voltagem e de corrente para o medidor considerados como zero, A maneira pela qual o invento lida com a amostragem das entradas zero será descrito subsequentemente»

Referindo a Tabela S, cada um dos estados sequenciais i representa uma amostrai das entradas respectivas de voltagem e corrente para as fases mostradas í por exemplo, VSA, ISA, etc»)» Integrado através de 1E amostras sequenciais pode ser mostrado que 71 173 11 ME00S49/226/35 i -PQ- como sumarizado na Tabela Também mostrados na Tabela li--watt 5 F a velocidade de OUT)| e o valor de limiar cada potência integrada por amostras é, 3 seguintes para cada tipo de medidor = 3 são W, a potência por amostra por mi impulso de saída desejada (isto ê WH correspondente para cada tipo de medidor dado em mili-watt por impulso. Como mencionado atrás estes valores de limiar são

Apesar de cada será notado qu.e armazenados como constantes na memória do DSF* 14. tipo de medidor ter o seu. próprio valor de limiar, t ipos comum. 1 i m i ar os tipos de medidor 3 e 4 compartilham o mesmo limiar, e os de medidor 5 e 6 de modo semelhante compartilham um limiar Assim o DSP apenas necessita de armazenar trtls valores de separados, isto á, valores separados para os tipos de medidor 1 e 2, um valor separado para os tipos de medidor 3 e 4, e um outro valor para os tipos de medidor 5 e 6. TABELA 3

LIMIAR

TIPO DE MILIWATT IMPULSO/SEB MILIWATT

MEDIDOR EQUAÇSQ DE POTÊNCIA (NOTA 1) (NOTA E) /IMPULSO 1 1/3(VSAISA + VSBISB + VSCISC) U 3 480 15/9 26759 s 1/3(VSAISA + VSAISB + VSCÍSB + VSCISC) 0,320 20/9 i nnnn 1 vJ uuU O p o i» u £ £ 1/3(VSAISA + VSCISC) 0,320 ifV’3 17840 4 1/3(VSAISA + VSAISB i- VSCISC) 0,320 15/9 17840 S 2 ez 1/3(VSAISA + VSAISB) 0 ; 1 60 30/9 4460 2 2 0,160 6 1/3(VSAISA) 30/9 4460 71 173

11ME00E49/S26/E5I —3ϋ-

Nota Is patine ia média por amostra à voltagem nominal <í,6 V) e corrente cie teste (300 micro-ampere) » Factor de potência unitário.

Nota Es velocidade de impulso de saída para as condições da Nota 1. 0 valor de limiar para caída, um dos limiares da Tabela 3 é calculado como se segues limiar 1.ES mw/amostras x (W/3,45x3,45)x í7280/8f amostr as/seg undo - W/F x 92315 mw/impulso

Ondes W = à patineis média por amostra na condiçlo de teste F = velocidade de impulso de saída 17280 amostras /segundo = velocidade de amostra 3,45 voltagem de rs-fsr^ncia de escala, total para cada conversor

Se W for na escalai total na corrente e a escala total na voltagem então 12S mW seria adicionado ao acumulador DSP para cada amostra. G termo UI/<3,45 x 3,45) determinai qual a porção de toda a escala e é representada por cada amostra e por sua ves qual a porção de 188 que será adicionada, ao acumulador DSP para a amostra. 0 termo 2F é requirido devido aos dois estados internos do DSP serem requiridos para gerarem um impulso de saída.

Os valores de limiar dados na. Tabela 3 são para medidor autónomos. Para se obter a mesma velocidade de impulso de saída, F, numa corrente de teste de 250 micro-ampere em ves dos 300 micro-ampere utilizados para a Tabela 3, (ver notas 1 e 8) envolve a redução simples do limiar pela relação das correntes de teste, por 5/6 (0,83325). Além disso como explicado atrás em ligação com a Tabe 1.a í o quarto b i t de seiecção de tipo (TSB3) que é ut i 1 ri. zado para medidores seleccionados autónomos ou de transformador de corrente nominal, necessitam apenas de efectuar uma redução no valor de limiar por um factor de 5/6 quando é seleccionado um medidor de transformador de corrente nominal. 71 173 11ΜΕ00249/226/S51

Continuando agora com a descrição detalhada adicional, do invento, é agora -feita referência â -figura 4» A -figura 4 é um diagrama de temporização básico representando as relações de temporização entre as vários sinais de temporização gerados, pelos gerador de relógio 16 como mostrado na fig ura Sn 0 sinal ADCLK do gerador de relógio A-D '30 é um sinal de relógio de 2:07 KHz que é dividido para baixo no gerador de base de tempo 32 para gerar os sinais de saída respectivos RESET, V SAMPLE, I SAMPLE, e FCCLK. Notar-se-á que um sinal RESET ocorre em cada 12 impulsas ADCLK» 0 intervalo entre os impulsos RESET representa uns ciclo ou como descrito atrás em relação com a Tabela 2, um estado de sequência. Notar-se-á também que o período de tempo entre os impulsos RESET representa um instante de conversão A-D, e o instante quando cada amostra A-D é tomada e convertida» Na -figura 4, para -fins ilustrativos e explicativos, os sinais VACLK-VCCLK e XACLK-1CCLK são mostrados como gerados sequencialmente como descrito atrás p ar a um med i d or tipo 1 (ver Tabela 2) para medição de energia para um serviço estrela de quatro condutores» As entradas de voltagem e corrente para os conversores A-D 12' s 12·'·' a partir do VMUX 3S e do IMUX 43 são amostradas durante cada um dos instantes de impulso vSAMPLE e ISAMPLE como mostrado na -figura 4« Este é o tempo de aquisição de entrada para cada um dos respectivos conversores A-D» Quando VSAMPLE e ISAMPLE estão ambos no estados binários 1, os-si na is VACLK e IACLK são aplicados aos respectivos muitiplexadores para comutarem os respectivos sinais VSA e ISA de entrada de voltagem e corrente através de VMUX e IMUX sob o controlo do controlo de MUX 42 como mostrado na -figura 3« Esta amostragem ou tomada de uma conversão A-D dos sinais de entrada VSA e ISA é mostrada como a -fase de amostragem A (0 A) na -figura 4» De uma maneira similar, como a geração de cada sinal VSAMPLE e ISAMPLE as fases 0 B e 0 0 são amostradas sequencialmente. Como se pode ver na -figura 4 os sinais VACLK e IACLK são sinais de 17,23 KHz com um quadro completo de tempo levando aproximadamente 174 microsegundos mostrado como uma -frequência geral de 5,76 KHz» Assim, pode-se ver que cada amostra leva, aproximadamente 58 segundos» No fim de cada -32- 71 173 11ΜΕ00249/226/251 ciclo de conversão A-B, as saídas dos conversores A-D 12' e 18'' (BVQ-BVN s DÍO-DIN) 5 são lidos no DSP 14 (temporizados no tempo de reposição) como novos valores de corrente e voltagem mostrados como I.ADC e VADC na figura 4» A maneira pela qual o DSP 14 processa estes valores será subsequentemente descrita»

Como me nci onado a t r âs , a mu11 i plexação dos si na is de e ní r ada de voltagem VSA-VSC através do VMUX 33 da -figura 3 é controlada por uma sequenciação dos sinais VACLK-VCCLK a partir do controlo de MUX 42. A sequência das ocorrências dos sinais VACLK-VCCLK é determinada por uma descodificação no circuito de descodificação de tipo de controlo de MUX 42 dos bits seleccionados de tipo TSB0--TSB2. A sequência ou tempos de geração dos sinais VACLK-VCCLK depende do tipo de medidor que foi configurado no presente invento»

As figuras 5-10 são diagramas de temporização das operações do circuito de descodifieador de tipo de controlo de MUX para os t i p os d e med i dor 1--6 a t r às me nc i o nad os. A figura 5, por exemplo, ê um diagrama de temporização de um med idor tipo 1 como atras descri xo e noxar—se—á que a temporização é similar á acabada de descrever em ligação com a figura 4. Para se conseguir a geração sequencial dos sinais VACLK-VCCLK como mos t r ad o na f i g u.r a 5 ρ ar a mu 11 i p 1 exar seq ue nc i a l me n t e os s i na i s VSA-VSC através do VMUX 38 (figura 3) os bits seleccionados de tipo TSB0-TSB8 devem ter os estados mostrados na figura 5. Os estados de TSB0-TSB2 correspondem ao medidor tipo 1 corno descrito a t rás em li gação com a Tab ela 1. Ad i c i o na1me nte no tar-se-á referindo a Tabela 2 que a amostragem sequencial dos sinais VSA-VSC pelos sinais VACLK-VCCLK corresponde ao estados de sequência como descrito atrás em ligação com a Tabela 2. Estes doze estados de sequência são como estio numerados acima da linha VSAMPLE na figura 5 e nas figuras 6 a 10. Notar-se-á também nas figuras 5 a 10 que a temporização sequencial dos sinais IACLK--1CCLK não é a 11 er ad a . Como *»e pode ver na figura 3 o único sinal de entrada para o relógio de fase de corrente 50 é o sinal

71 173 1ÍME00249/228/251 -33- ISAHPLE que ocorre simultaneamente com o sinal VSAMPLE aplicada ao controlo MUX 4S. Não existem sinais de controlo de entrada e não é requirida qualquer descodificação no relógio de -fase de corrente 50. Assim o mesmo apenas gera os sinais IACLK-ICCLK sequencialmente como mostrado em cada um dos diagramas de temporização das -Figuras 5 a 10»

Referindo ainda a figura 5, pode ser visto que durante o estado de sequlncia i, os sinais de entrada VSA e ISA (VA e IA são s i mu11 aneament e amos t r ados pelos r espec t i vos conversor es A—D, quando controlados pelos estados dos sinais IACLK-ICCLK aplicados ao IMUX 43 e aos VACLK-VCCLK aplicados ao VMUX 38» De uma maneira, similar durante os estados de sequência S e 3, VSB E ISB e VSC-ISO são amos t r ad os seq ue nc i a1me n t e. é agora feita referencia à figura 6 que é um diagrama de temporização para o medidor tipo 3 mostrando a geração dos sinais VACLK-VCCLK do controlo MUX 42» é agora também feita referencia de novo às tabelas 2 e 3 em que será notado que para um medidor tipo 2, as quantidades VSA e V5C devem ser divididas por dois para derivarem o produto adequado no DSP para as amostras VSA e ISA e VSC e ISO. Adicionalmente notar-se-á como mostrado na Tabela 1 que o medidor tipo 2 é um medidor de 2 elementos para um serviço estrela de tri?s fases de quatro condutores, não monitorizando assim o medidor a entrada de fase de voltagem VSB» Esta não monitorização é conseguida como mostrado na figura 6 pela descodificação dos estados dos sinais TSBO a TSB2 no controlo MUX 42» Como mostrado o sinal VBCLK não é gerado para o medidor tipo 2, não sendo assim o sinal VSB multiplexado através do MUX 33» Devi a-se not ar, no e n t a ηí o, q ue o medi dor mo n i tor iza o si na1 de corrente ISB aplicado ao IMUX 48. 0 ISB ê convertido, simultaneamente, com quer o VSA quer o VSC como mostrado na figura 6 * έ significativo neste instante notar que na figura 8 que o descodificador dos sinais TSBO—TSB2 efectua também as geração do sinal s2 da saída do controlo MUX 42, que é aplicado DSP 14. Este último sinal notifica o DSP para dividir certas das amostras VSA e

-34-- V3C por dois para derivar as equações corno mostradas na Tabela 3. é agora feita referencia à figura S que é um diagrama de temporização de um medidor tipo 4= Atíieionalmente, é feita referencia à Tabela 1 que indica também que um medidor tipo 4 é um medidor de dois elementos similar ao tipo 3 excepto que o mesmo é configurado para um serviço delta de trfís fases de quatro condutores. Como mostrado na Tabela S e na figura 3 para este tipo c!e medidor, o sinal de voltagem de entrada VSA é dividido por 3, duas vezes. Uma vez durante o primeiro estado de sequtincia quando VSA s ISA são amostrados, e um segundo instante durante o segundo estado de sequência quando VSA é amosirado com ISB. É feita agora referencia à figura 9 que é um diagrama de temporização de um medidor tipo 5. A temporização para o medidor tipo 5 á similar à mostrada para o medidor tipo 4, excepto como se notará, na Tabela 1, o medidor tipo 5 â um medidor de elemento simples para um serviço de fase única de tris condutores. Neste tipo de serviço existe apenas uma fase de voltagem, VSA para ser monitorizada. No entanto existem duas fases de corrente, e ISA e ISB que são medidas. Como mostrado na figura 9, VSA é dividida por 3 duas vezes, como descrito atrás e mostrado para o medidor tipo 4 na figura 3» Adicionalmente é significativo notar que o sinais de entrada de voltagem e corrente VSC e ISO sio zero em virtude do facto destas duas entradas para o medidor estarem desligadas como notado na Tabela 3. Assim, durante o estado de sequência 3, quando a conversão A-D se está a realizar as saídas dos conversores A-D 13' e 13'' são ambas zero para VSC e ISO respectivamente. é agora feita referincia â figura 10 que é um diagrama de temporização para um medidor tipo 6, como mos traído na Tabelai 1, medidor que é um medidor de elemento simples para um serviço de fase única de dois condutores. Neste tipo de medidor existe apenas uma fase de voltagem ligada ao medidor, e que é VSA. Assim como mostrado na figura 10 e na Tabela 2 quando TSB0--TSB2 são configurados para seleccionar um medidor tipo 6, as conversões VSB, ISB e VSC, ISC sSo zero as quais são lidas no DSP 14.

71 173 11ΜΕ00249/826/251

Tendo descrito o -funcionamento do circuito de descodificação de tipo de controlo MUX 42 em ligação com a descodificação dos sinais TSB0--TSB2 como mostrados nas figuras 5 a 10 cr§-se que, utilizando os diagramas de temporização das figuras 5 a 10 pode—se facilmente configurar a necessária lógica de descodificação, para gerar os sinais VACLK - VCCLK numa sequência como mostrado nesses diagramas e como descrito. Dever-se-ia notar que, quando o teste DSP é iniciado, o sinal SELFCHKEN ficará alto. Quando o SELFCHKEN é alto, o circuito descodificador de tipo de controlo MUX 42 forçará incondicionalmente o sinal sS para o DSP 14 para permanecer baixo. Isto causará ao DSP 14 nunca dividir por 2, durante o teste DSP, independentemente do tipo particular de med i dor se1ecc i onado. É agora feita referencia de novo â figura 3 e ao descodificador de limiar 66» Como descrito anteriormente o descodificador de limiar descodifica os taits TSB0-TSB3 do descodificador de selector de tipo 64 para gerar sinais de saída de descodificação de limiar TH0-TH2 que são transferidos para o DSP 14. A Tabela 4 seguinte mostra a lógica do circuito de descodificação de limiar 66 na forma de equação. A Tabela 4 mostra também como o DSP descodifica a saída THE do circuito de descodificação de limiar para fazer uma determinação de se o medidor configurado é quer transformador de corrente nominal, quer autónomo. Esta Tabela mostra também como o DSP descodifica as saídas THO e TH1 da descodificação de limiar para seleccionar o 1i m iar adsq uado na sua memória par a o í i p o p ar t icu1ar de med i d or que foi seleccionado. Deve-se notar que quando o autateste do DSP é iniciado, o sinal SELFCHKEN se torna alto. Quando SELFCHKEN é alto, o circuito lógico de descodificação de limiar 66 forçará incondicionalmente os sinais THO a TH2 para se tornarem baixos. Isto causará que o DSP 14 seleccione um valor de limiar conhecido particular para o teste de DSP, independemtemente do tipo de medidor particular selecc ionado. A maneira pela qual. o DSP descodifica os sinais THO a TH8 será descrita subsequentemente em ligação com a descrição operacional do DSP.

TABELA 4 LÓ8ICA DE DESCODIFICAÇÃO DE 8ELECÇÃ0 DE LIMIAR PARA MEDIDORES DOS TIPOS 1 - 6

TH1 THO CTSB1 . TSBO) + (TSBO „ TSBi . TSBS) (TSBÍ . TSBS) + (TSBO . TSBi) "p: | m. lra «p p·, i ΠΓ. ·"·' í QJDCf b Medidor ds transformad u r d e s_ o r r e n t e nominal» Reduz i r o 1 i m i ar se 1 ecc i onado no DSP de 5/6 (0s 83325) para o t ipo de medidor part icular. TH2 = TSBS s Med i d ar au t ónomo » Ut ili zar o 1i m i ar se1e ccionado no DSP para o tipo de medidor p ar t i c u I ar « THO . TH 1 L i m i ar de selecçSio (26759) no DSP para o medidor tipo i . THO . TH 1 Li miar d s s e 1 e c ç ã o 11 ·::·“ o a s '·. .1 ·...; -..j '·...! no DSP para o medidor tipo í. . THO . TH i L i m i ar de selecyao (17840) no DSP para os > medidores t ipos 3 li THO . TH 1 L imi ar de selecçSo (440A) no DSP para os medidores t ipos 5 ££ f-·, a também O circuito de descodi-ficaçSo de limiar 66 descodi-fica

os bits TSBO-TSBS para gerar dois sinais de saída ENIB e ENIC, que sSo aplicados ao circuito lógico de corrente e de autoteste de DSP £0 ' . A I Tabela 5 ògica par seguinte» d esc od i -F i c ar es t e« si na] >tâ mostrada na TABELA 5

.08ICA DE DESCODIFICAÇÃO DE TIPO DE MEDIDOR PARA TESTE IVC TIPOS 1 & 5 TIPO 2 TIPO 4 (TSBO . TSBÍ) 4· (TSBS . TSBO) + (TSBO . TSBI) 71 173 11HE00849/S58/251

-37- IABELA 5 CCONT»)

LÓGICA DE DESCODIFICAÇÃO DE TIPO DE MEDIDOR

PARA TESTE JVC TIPOS 1,S, Se 3 TIPO 4

ENIB (T5B2) -!· (TSBO . TSBÍ)

Como se pode ver na Tabelai 5 o sinal ENIB é descodi-ficado como os tipos 1, 2, 4 e 5 e o sinal ENIC é descodi-fiçado como os tipos 1, S, 3 e 4» Os sinais ENIB e ENIC são utilizados no circuito lógico ds autoteste de corrente e DSP 20' apenas para o teste para a falha dos sensores nos circuitos de escalonamento de corrente e isolamento 48 quando detectados pelos sinais ITA-ITC aplicados ao circuito lógico ds autoteste 20'»

Quando o medidor for configurado para um dois tipos de medidores não utilizando corrente ISB ou ISO, ê necessário desactivar o o teste da entrada de corrente de linha particular para evitar a geração de um teste falso de corrente» Os sinais ENIB e ENIC permitem ao circuito lógico de autoteste de corrente e DSP 20' distinguir entre os vários tipos de medidores para evitar tal geração» 0 sinal ENIB do circuito de descodificação de limiar 68 é ENBED no circuito lógico de autoteste 20' com o sinal ITB. Ds modo similar? o sinal ENIC é "ANDED" com o sinal ITT» Quando o sinal ENIB é permitido, o mesmo permitirá que a sua porta E (AND) correspondente seja permitida quando o sinal ITB se torna alto parai detectar uma falha no sensor de corrente de linha 2» De modo similar, quando o sinal ENIC é permitido, o mesmo permitirá que a sua porta E (AND) ser activada quando o sinal ITT se torna alto para detectar uma falhai no sensor da corrente da linha 3» As saídas das atrás referidas duas portas E são "ORED" conjuntamente numa porta OU (OR) com o sinal ΪΤΑ no circuito lógico de teste 20', parai proporcionar assim um sinal de saída daquelas portas sempre que qualquer um dos sinais ITA-ITC indique uma condição de falha de sensor de corrente» A saída da porta E serve para gerar o

7i 173 11ME0G249/226/251 -38- sinal JVC TEST se existir uma falha durante o período de autoveri f i cação.

Antes de se proceder a uma descrição detalhada adicional de como o sinal IVG TEST é gerado, é agora -feita referencia à figura 25 para uma descrição de como os sinais ΣΤΑ -ITC são gerados nos circuitos de escalonamento de corrente e isolamento 46= A figura 25 é um diagrama esquemático do circuito de escalonamento de corrente e isolamento para detectar corrente da linha I da figura 3» Circuitos similares 46 estão presentes para as correntes das linhas 2 e 3= 0 pedido de patente US n2 de série 279 161 pedido em 2/12/83 i nt i tu. 1 ado "E1 ectronic Hei er Chopper Stab i 1 i zat ion,! descreve a porção do circuito da figura 25 qu.e compreende um transformador de corrente ÍCT), comutadores 78, um amplificador operacional 80 e um muitiplexador de corrente 48= 0 pedido é da mesma requerente do presente invento e é aqui incorporado por referencia para uma d esc ri ção operac i o na1 d e t a1had a do mesmo »

Como parte da caracterísiica de autoverificação do presente invento, um comutador CSW> 84 e um comparador 86 foram incorporadas no circuito da figura 25= 0 comutador 84 é operado pelo sinal SELFCHKEN para injectar um sinal de voltagem de polaridade conhecida no terminal negativo (-··) do amplificador 80 quando o medidor está no modo de autoverificação. Este sinal de voltagem é fornecido por corrente pequena a partir de uma fonte de corrente 88 ligada entre a referencia -VT e o SW 84= A saída do amplificador 80 no condutor 90 para um terminal de entrada positivo (·*) de um comparador 36= 0 terminal negativo (-) do comparador 86 está ligado á referencia +VT (ver figura 2).

Os comutadores 73 são accionados pelo sinal de relógio FCCLK aproximadamente è velocidade de 154 Hz para continuamente c o mu. t ar em í a 11 er na t i vame n t e) um potencial d e um e nr a 1 ame n t o detector Ns no CT através dos terminais de entrada positivo de negativo do amplificador 30= A saída do amplificador 80 é realimentada através dos contactas dos comutadores 63 para um en- 71 173 11ΜΕ00Ε49/ΕΕ6/Ε51

39-ro lamento de real. imentação Nf do CT« Eis te sinal de realimentação, através do enrolamento N-f, anata o fluxo no núcleo de CT e reduz as voltagem induzida no enrolamento Ns*

Os comutadores 78 comutam também a pluralidade do enrolamento Nf na saída do circuito 46 para proporcionarem assim a corrente ISA atrás referida e para a entrada do IMUX 48. 0 IMUX recebe também os sinais de corrente ISB e ISC a partir dos respectivcs circuitos de escalonamento e isolamento de corrente 48 como mostrado nas figuras E5 e 3. 0 sinal. ΪΧΝ é mostrado na figura 25 na saída do IMUX 48. Como descrito anteriormente, este sinal é aplicado ao circuito de controla de ganho comutado 52 (ver figura 3)

Referindo ainda a f ig ura '55, assuma-se que o sinal SELFCHKEN é alto (isto é, no modo teste) provocando que o 5W 84 a aplicar o sinal de corrente J.TEST ao amplificador 80» A grandeza deste sinal no terminal de entrada negativo do amplificador 80 não tem qualquer efeito no seu funcionamento desde que os enrolamentos Ns ou Nf não estejam abertos» Assim a voltagem de saída do amplificador é suficientemente baixai para evitar ligar o camparador 86»

Assumindo que o sensor de corrente (CT) tenha falhado devido a uma abertura no enrolamento Ns quer durante quer antes de entrar no modo de autoverificação« Com o enrolamento Ns aberto a sua polaridade não pode já ser comutada pelos comutadores 30 através dos terminais de entrada de amplificador» Como u.m resultado, a voltagem provocada pela corrente ITE8T no terminal, negativo do amplificador 80 acciona o mesmo para saturação provocando que a sua saída vá para positiva ligando assim, o comparador 86» Quando o comparador 86 ê ligada a seu. sinal de saída T.TA vai para positivo, proporcionando assim uma indicação de falha de sensor de corrente«

Como descrito atrás em ligação com a figura 3, os sinais ITA--ITC dos circuitos de corrente de isolamento e escalonamento 46 são aplicados aos circuitos 'Lógicos de autoteste de corrente e DSP

71 173 11ΗΕ00Ε49/£26/251 —40— SÓ'- quando os mesmos são "QRED" conjuntamente para gerarem o sinal. IVC TEST» ê agora feita referencia de novo á figura 3 para uma descrição continuada do circuito lógico de teste 30'=

Como me nc i onad o at r ás , o c i r cu i t o 1 óg i co d e aut o t est e de corrente e DSP 20' gerai também o sinal DSP TEST sempre que o DSP 14 falha, para gerar os impulsos WH OUT dentro de uma janela de t empo específ i ca.

Para melhor compreensão do funcionamento do circuito lógico de autoteste de corrente e DSP, é agora feita referencia à figura 13, que é um diagrama de temporização do funcionamento daquele circuito lógico para a geração dos sinais IVC TEST e DSP TEST» A autoverificação começa quando o comutador de autoverificação 68 é premido, instante no qual o sinal de SELFCHKEN se torna alto. 0 sinal SELFCHKEN ê trancado no bordo de elevação do sinal FCCLK como mostrado na figura 12. 0 sinal SELFCHKEN permanecerá alto durante períodos diferentes - dependendo de várias condições a serem explicadas. Os estados dos sinais ENIB e ENIC será positivo ou negativo de acordo com o tipo de medidor que foi seleccionado pelo circuito de descodificação de limiar 66. As equações básicas para os sinais ENIB e ENIC são como atrás dadas na Tabela 5. Como explicado atrás estes sinais identificam, para o circuito lógico de teste 20', os circuitos de detecção de corrente a serem testados.

Notar-se-á que os sinais IVC TEST e DSP TEST são ambos baixos durante a entrada do ciclo de teste» Durante o ciclo de teste, os sinais ITA-ITC (ver figuras 3 e 35) serão testados para falha de um sensor de corrente (CT da figura 35) » 0 DSP é também testado pela verificação dos impulsos WH OUT do DSP durante o ciclo de teste» A maneira pela qual o DSP gera os impulsos WH OUT para teste de DSP será descrita subsequentemente. É agora feita referencia à figura 13 em conjungação com as figuras 3 e 25. Como mostrado na figura 13 quando o sinal SELFCHKEN se torna elevado o sinal VTEST da referencia de voltagem de precisão 34 ê comutado através dos comutadores 3W40 e SW 58 -41- 7i í73 11ME00249/ 226 / 85 1 para dois conversores de voltagem e corrente A-D 18' e 12'', como mostrada na figura 3, Neste instante, ambos os conversores vão através do processo de conversão corno descrita atrás» Também no instante que; o sinal SELFCHKEN se torna alto, o sinal de corrente ITE3T coma mostrada na figura 25 é comutado para o terminal de entrada negativo do amplificador 80 através do 8W 84» Assim, pode-se ver que a corrente de teste da alimentação de referencia -•••MT é agora aplicada â entrada do amplificador 8õ para testar urn sensor aberto, como descrito atrás, em ligação com a figura 25»

Notar-se-á também que o sinal SELFCHKEN é aplicado à entrada do circuito lógico de autoteste de corrente e DSP 20' como mostrado na figura 3. Assim neste instante como mostrado na figura 12, o impulso FCCLK inicia a sincronização de urn temporizador de autoverificação dentro do circuito lógico de autoteste de DSP 20'» Este temporizador, não mostrado, é sincronizado pelo FCCLK sempre que o mesmo se torna positivo»

Durante a entrada para o modo de teste, qualquer um dos sensores de corrente nos circuitos de corrente de escalonamento e isolamento 4β podem ter falhado antes de entrarem para o teste ou um daqueles sensores podia ter falhado durante o teste» Para fins de explicação, como mostrado na figura 5.2, na. linha de teste IVC, notar-se-á que o sinal de teste IVC é mostrado como tornando-se alto, durante o período de teste indicando assim que um dos sensores de corrente falhou, como descrito atrás em ligação com a figura 25. Por exemplo, se o sensor de corrente nos circuito de corrente de escalonamento e isolamento 46 falhou, na linha de corrente da linha 1, o sinal ΪΤΑ ficará alto e será aplicado â entrada do circuito lógico de autoteste ds corrente e de DSP 20'. Como descrito atrás, o sinal. ITA ê "ORED" com os sinais ITB e ITC no circuito lógico ds autoteste 20' para gerar assim o sinal IVC TEST na saída do circuito lógico de teste 20'» Evidentemente, no instante do teste e durante o teste, se nenhum dos sinais ITA-ITC se t or na a11 o não ex istirá f a1ha det ect ada e ass im , o sina1 IVC TEST permanecerá baixo como mostrado na figura 12. 0 sinal IVC TEST pode tornar-se alto em qualquer instante durante o ciclo de 71 173 11ΜΕ00249/22&/251 _.·! £$_ autoteste« é agora feita referência à 'Linha de DSP TEST da figura 12, em que será notado que o sinal DSP TEST permanecerá sempre baixo durante o ciclo de DSP TEST. Relemhrar-se-á que as conversões A-D c omeçam p rec i samen t e no i n i c :i o d o p er i od o d e au t o ver i f i c ação . Como descrito atrás em ligação com a figura 4 e a amostra de conversão A.....D apenas demorará aproximadamente 58 microssegundos. E no final dessa amostra de conversão, as saídas dos conversores A-D são sincronizadas no processador ds sinal digital para processamento no mesmo. 0 processador operando a uma frequência muito alta a partir do impulso MCLK do gerador de relógio IS pode executar muitas destas conversões A-D num período de tempo muito curto.

Se o DSP 1.4 5 o conversor de voltagem A-D 12' e o conversor de corrente A-D 12'' estão a funcionar adequadamente, gerarão um impulso WH OUT, como mostrado na figura 12, num período de tempo prescrito, a seguir ao início do teste ds autoverificação. 0 circuito lógico de autoverificação de DSP 20' espera pela recepção do primeiro impulso WH OUT do DSP 14. No entanto se o DSP não está a funcionar adequadamente, o mesma pode não gerar qualquer impulso WH OUT para ser detectado pelo circuito lógico 20'. Para fins de explicação como mostrado na figura 12, o primeiro impulso WH OUT é mostrado como sendo gerado pelo DSP 14, algum tempo após o começo do ciclo de autoteste. Quando o primeiro impulso WH OUT é recebido no circuito lógico de teste 20', como mostrado na figura 12, esse impulso inicia um temporizador de teste de DSP dentro do circuito lógico 20'. A recepção deste primeiro impulso fica trancada na memória dentro do circuito lógico 20', para permitir assim ao temporizador DSP ser sincronizado com o impulso RESET. 0 temporizador DSP continuará a contagem durante um período de tempo prescrito como mostrado na figura 12, instante no qual a saída do temporizador ficará negativa para estabelecer uma janela de tempo WH OUT. Esta janela de tempo permanecerá um período de tempo predeterminado até o temporizador de teste de DSP ficar fora de tempo, indo para positivo como mostrado na figura 12.

Como mostrado na figura 12 um segunda sinal WH OUT é recebido -43- 71 173 11ΜΕ00249/226/251 durante a janela WH OUT. Se o DSP gera este segundo impulso WH OUT a janela, ela é uma indicação de que o DSP e os conversoras estão a funcionar adequadamente. Assim como mostrado no topo da figura 12, o sinal SELFCHKEN é tornado negativo para assim terminar o c i c 1 o d e au t o ver i f i c ação. 0 si na 1 d e p er m i ssão d e aus t o ver i f i c ação, SELFCHKEN, é tornado negativo como mostrado na figura 12, por um sinal ENDSELFCHK gerado neste instante a partir do circuito lógico de autoteste de DSP 20 ' . Este último sinal é aplicado ao circuito lógico de permissão de anteverificação 70 para assim, tornar o sinal SELFCHKEN negativo. Por outro lado de o segundo impulso WH OUT não é recebido no circuito lógico de teste '20', o ENDSELFCHK não será gerado e o sinal SELFCHKEN permanecerá alto como mostrado pela linha a tracejado na figura 12. Assumindo que o segundo sinal WH OUT não foi recebido, o temporizador DSP continuará a ser sincronizado pelo impulsa de RESET até o mesmo ficar fora de tempo tornando-se negativo como mostrado na figura 12. Neste instante, o sinal DSP TEST torna-se alto como mostrado na figura 12 para indicar que o teste DSP falhou, em virtude do facto de que o segundo sinal WH OUT não foi recebido dentro da janela de tempo. Também neste instante o sinal SELFCHKEN é tornado negativo para terminar a autoverificação no instante que o temporizador DSP fica fora de tempo s ao mesmo tempo, parar o temporizador de aut over i fi cação. Neste inst ante, evi denteme nte , o ENDSELFCHK tornar-se-á negativo e para assim impedir o sinal SELFCHKEN do circuito lógico de autoverificação 70.

É agora feita referencia á linha de SELFCHKEN da figura 12 no lado direito. é aí mostrada uma nota que diz fim da autoverificação na saída do temporizador de autoverificação. Notar-se-á neste ponto que o sinal SELFCHKEN se torna negativo para terminar a autoverificação. Se o temporizador de autoverificação não fosse permitido sair de tempo, não haveria manei ira para terminar o período de teste de autoverif icação no caso de o DSP não gerar quaisquer impulsos WH OUT. Isto é devido ao facto de que se o primeiro sinal WH OUT não é recebido, o temporizador DSP nunca será iniciado, e assim, um temporizador DSP “44"" 71 173 11ΜΕ00249/226/251 nunca firará tora de tempo para terminar a autover i f icação. 0 funcionamento do circuito lógico ds teste de voltagem e frequência de linha 20'' da figura 3, será agora descrito com referência ás figuras li s 17. Referindo primeiro a figura 17 notar-se.....á que a lógica do circuito de teste de voltagem e frequência de linha gera todos os sinais de saída atrás referidos, LFOUT, OFFCLK (do contador s32, 76), o sinal VIOUT, e o sinal SYSTEM FAIL. Adicionalmente notar-se-á que os sinais de entrada VACLK-VCCLK, FCCLK, VI IN, e ENB e ENC, são fornecidos â lógica como descrito atrás, em ligação com a descrição do circuito de teste de voltagem e e frequência de linha E0' ·' da figura 3. São fornec i dos, r espec t i vament e , t r ês t empori z adores de 26 mi 1issegundos 90, 92 e 92 correspondendo às fase de entrada de voltagem VGA, VSB e VSC. Estes temporizadores são cada um deles temporizados pelo sinal FCCLK que â aplicado ao terminal de entrada DE para cada um dois temporizadores. 0 sinal FCCLK é invertido através de um inversor 96 que proporciona um sinal FCCLK a um dos terminais DE de cada um dos temporizadores, para provocar que estes temporizadores sejam temporizados de uma maneira de contagem convencional. São também fornecidos três biestáveis (f1i ρ-f1ops) 98, 100 e 102 para c o n i r o1arem o r eposi c i onamen t o d os temporizadores 90-94 e para fornecerem adicionalmente os sinais FA, FB, e FC, para um circuito lógico de descodificação de saída de 1i nha de f requênc i a 104.

Cada um dos biestáveis 98, 100 e 102 são temporizados pelos s i na is VACLK, VBCLK, e VCCLK, r espec t i vament e . Como descrit o at r ás o sinal VIIN é aplicado ao circuito lógico de teste de voltagem e frequência de linha 20'' da voltagem do circuito de descodificação 44 como mostrado na figura 3» 0 sinal VIIN da voltagem no dessodificador 44 é um sinal binária que varia entre o binário 0 e o binário 1 em dependência da grandeza da palavra do conversor de voltagem A-B durante cada amostra de conversão, quando as voltagens de entrada VSA, VSB, e VSC são amostradas. Por exemplo, a finalização de cada conversão A-D, a grandeza da palavra de 71 173 11ME00S49/228/S51

-45-saída do conversor de voltagem A-D 12' terá algum valor binário representativo de e proporcional à grandeza da voltagem de fase

CvSA-VSC) proporcional à grandeza da voltagem de -fase íVSA-VSC) acabados de serem amostrados a convertidos. Se a grandeza desta palavra quando descodificada pela voltagem no descodificado)- 44 •fica acima de um limiar prescrito, o sinal VIIN tornar-se-á positivo para assim, aplicar um sinal, de entrada positivo a cada um dos terminais de; entrada DE dos hiestáveis 93-102. Notar-se-á que os sinais de relógio VACLK, VBCLK, e VCCLK sSo aplicados ao terminal de entrada C ou de relógio dos hiestáveis 93, 100, s 102 respectivamente. Assim pode ser visto que cada um dos hiestáveis 93-102 capturará o estado do sinal VI IN durante a ocorrência dos respectivos sinais de relógio VACLK-VCCLK aplicados a esses hiestáveis.

As saídas Q dos hiestáveis 100 e 102 são aplicadas como uma entrada a duas portas NSO E (NAND) 104 e 106 respectivamente. A porta 104 recebe na sua outra entrada o sinal ENB e a porta 106 recebe na sua outra entrada o sinal EMC. Os sinais ENB e EMC sSo também aplicados ao circuito de descodificação de linha de frequência» Os sinais ENB e ENC são utilizados quer para permitirem quer para não permitirem o funcionamento dos temporizadores 92 e 94, dependendo do tipo de medidor que é seleccionado pelo circuito de controlo MUX 42» A Tabela 6 seguinte fornece as equações lógicas definindo a lógica para a descodificação dos sinais ENB e ENC no circuito de controlo MUX 42. TABELA 6

DESCODIFICAÇÃO DE TIFO DE MEDIDOR PARA

TESTE VI0UT TIPO 1

NB

ENC TSB0 » TSB1 . TSB2 TIPOS 1-4 TSB2 + (TSB0 = TSB1 71 173 11ΜΕ00Ε49/888/251 —4b— iá agora -feita referência á -figura 11 que mostra que o sinal VIIN pode ser quer um binário 1 quer um binário 0» Assumindo que a entrada de fase de voltagem VSA está a ser amostrada durante a ocorrência do sinal VACLK e que VI IN é positivo o biestável 98 será estabelecido para assim provocar que o seu terminal de saída 0 se torne positivo para um binário 1 para assim, aplicar um sinal de reposição ao temporizador 90, mantendo esse temporizador do funcionamento» Este sinal binário 1 é designado corno VSA e é também apl. içado ao circuito de descodificação de saída de linha de frequência 104. Por outro lado no instante de amostragem a entrada de voltagem de fase VSA se ο VIIM está num estado binário ou baixo, o biestável 98 será repôsicionado durante a ocorrência do sinal VACLK, obrigando o bi estável. 98 a ser repas icionado. 0

terminal de saída Q do biestável 98 vai agora para o estado baixo ou binário 0, removendo assim o sinal de reposição do temporizador 90. Como mostrado na figura 11, quando o sinal de reposição é removido do temporizador 90, o sinal FCCIJ< actuará o temporizador 90 para iniciar o temporizador como mostrado na figura 11. Desde que o biestável 98 permaneça reposicionado, o temporizador 90 continuará a contar os sinais FCCLK. Se o biestável 98 não é estabelcido antes do temporizador 90 sair de tempo, indicando assim a perda da entrada VSA, a saída Q do temporizador 90 irá para um estado binário 1 e gerará um sinal VAT como mostrado na figura 17 que é aplicado ao circuito de descodificação da linha de •frequência 104 e também como uma entrada para uma porta 0U <QR> 108. Notar-se-á que a porta 0U 108 recebe três entradas, entrada VAT, uma entrada VBT e uma entrada VTC, vindo as duas últimas dos temporizadores 98 e 94. Assim, pode se ver que em qualquer altura um destes sinais vai para o estado binário 1, a porta 0U 108 será permitida para fornecer assim um sinal de falha de voltagem VI0UT 1 binário, como descrito atrás e como mostrado na figura 3.

Os outros temporizadores 9E s 94 funcionam da mesma maneira como a acabada de descrever para o temporizador 90 em resposta aos biestáveis 100 e 108, monitorizando as voltagens V8B s VSC de acordo com a fase dos VBCLK e VCCLK» Deve-se notar, no entanto. -47- 71 173 11ΜΕ00249/226/25 que os temporizadores 90 e 94 que correspondem aos sinais VSB e VSC são também controlados nas suas entradas de reposição pelos estados dos sinais ENB e ENC aplicado a portas NKO E (NAND) 104 s 106» Como se pode ver das equações da Tabela 6, quando o sinal ENB é um binário 1 ou positivo, a parta NSQ E 104 será permitida para ter a sua saída indo para negativo par-a remover o sinal de reposição do temporizador 92, quando o biestável 100 está no estado de reposição» Evidentemente, como descrito atrás para. o biestável 98, o biestável 100 alcançará um estado de reposição no instante do sinal VBCLK, se VI IN está num estado binário 0 ou baixo, indicando assim uma perda da voltagem de -fase de entrada VSB» Se isto ocorresse, a saída Q do biestável 100 iria para um estado positivo e com ENB num estado positivo, uma porta NS0 E seria permitida para. remover assim a entrada de reposição do temporizador 92» 0 temporizador 92 começará agora a contar os impulsos FCCLK da mesma maneira como a descrita atrás para o temporizador 90» 0 temporizador 94 é reposto da mesma maneira como a descrita para. o temporizador 92, quando o sinal ENC está num estado binário i„

Pode ser visto agora como, se qualquer uma das entradas de •fase de voltagem V3A-VSB talha durante um período de tempo prescrito, como determinado por cada um dos temporizadores de 26 mi 1issegundos 90-94, é que os sinais VAT-VCT aplicados à porta 0U 10S permitirão a essa porta para gerar imediatamente o sinal VI0UT representativo de uma das voltagens, quer uma perda de uma das voltagens de fase, ou a falha possível do conversor de voltagem A~D» Como mostrado na figura 11, cada um dos temporizadores 90—94 é iniciado no instante determinado pelos sinais VACLK-VCCLK temporizando os respectivos biestáveis 98-102« Pode ser assim visto que cada um destes temporizadores será iniciado em instantes diferentes, e assim os mesmos serão cada um deles estabelecidos fora de tempo no instante posterior para gerarem os respectivos sinais VAT-VCT»

Referindo agora a figura 17, notar-se-á que o sinal VI0UT á aplicado como um sinal de entrada a uma porta 0U 110» Notar-se-á -43" 71 173 11ΜΕ00249 /'286· / £51 que outras entradas para a porta OU ÍÍO são os sinais DSP TEST e IVC TEST do circuito lógico ds autoteste de corrente e DSP 20' . Assim pode ser visto que, se o medidor falha quer o teste de voltagem (VIOUT alto), o DSP TEST ou IVC TEST, a porta OU 110 será permitida para proporcionar um sinal hinário 1 alto como uma entrada para uma porta E 112. A outra entrada para esta última porta ê o sinal SELFCHKEN. Assim quando o medidor está no modo de autoverificação, a porta 112 será permitida para gerar o sinal SYSTEM FAIL ss qualquer um dos testes atrás referidos falha. é agora feita referencia ao circuito de descodificação de saída de frequência de linha 104. A lógica para o circuito de descodificação 104 está mostrada na forma ds equação na Tabela 7 seguinte. TABELA 7

LÓGICA DE DESCODIFICAÇÃO LF OUT V8A Presente V8A Perdido LFOUT = (VAT. FA) + CFS.VAT.VBT,ENB> + MSA & VSA Perdido (FC. VAT.VCT . ENC5 .í ENB+VBT)

Os sinais FA, FB s FC dos biestáveis 93, 100, 102 estão cada um deles a uma frequência de, aproximadamente, 60 hertz» Como pode ser visto das equações da Tabela 7, a lógica do circuito de descodificação 104 é indicada ds modo que se a voltagem de fase VSA é perdida, a frequência de voltagem de fase MSB (isto é a frequência de FB) será fornecida como LFOUT a partir do circuito lógico de descodificação 104. Se as voltagens quer VSA quer MSB não estão presentes, a frequência de voltagem VSC aparecerá na saída do circuito lógico de descodificação 104. Evidentemente ss todas as entradas de voltagem de fase VSA-V8C são perdidas, o sinal de saída LFOUT não estará presente. 71 173 11ΜΕ00Ε49/886/851

-49- ftssim pode ser visto da descrição atrás do circuito de descodif icação de saída de -frequência de linha que o sinal LFOUT, que é -fornecido ao registador electrónico 88 atrás referido como um sinal de base de tempo para esse registador, será sempre fornecido enquanto, pelo menos, uma das entradas de voltagem de fase VSA-VSC está presente na entrada do medidor.

Referindo ainda a figura 17, ê agora feita referência ao contador §38, 76, em conjungação com a figura 16 que mostra a temporização para o sinal OFFCLK gerado por esse contador. Como mostrado na figura 16, o contador 76 divide o sinal LFOUT de 60 hertz para baixo por 38 para gerar assim um impulso de saída em cada 3E contagens do contador. Como mencionado -atrás em ligação com a descrição da figura 3 este impulso OFFCLK é fornecido ao DSF 14 e é utilizado para posicionar uma marcação no DSP 14 para notificar o processador para entrar na sub-rotina de actual.ização de desfasamento de corrente contínua DC„ A maneira pala qual o impulso OFFCLK ê utilizado no DSP será descrito subsequentemente. á agora feita referência de novo à figura 3 ao gerador de re1óg i o Var 74. Como menc i onado at rás o gsradar de re1ági o Var funciona em resposta ao sinal IACLK para gerar um sinal de saída ocorrendo repetitivamente VARCLK que é aplicado ao DS5P 14. 0 comutador de selecçSo Var/Q 78 aplica um sinal seleccionado ao gerador de relégio Var mostrado como VAR/QSLCT que ê também aplicado ao DSP 14. Adicionalmente corno descrito atrás, as-palavras de voltagem do DSP são retardadas de um tempo equivalente a 902 da frequência de linha de potência antes da multiplicação pelas palavras de corrente. De uma maneira similar quando Q é seleccionado pelo comutador de selecçSo Var/Q 78, as palavras de voltagem são retardadas de 602 da frequência de linha de potência antes da multiplicação pelas palavras de corrente. No DSP, os produtos da corrente e voltagem retardada são acumulados separadaments até ao limiar atrás referido ser atingido para o tipo particular de medidor seleccionado. Os impulsos de saída atrás referidos Var/Q OUT são fornecidos a partir do DSP 14 para o

-50- i registador electrónico atrás referido. 0 sinal VAR/QSLCT notifica o processador quer para calcular horas Var quer horas 0. 0 sinal VAR/QSLCT modifica a velocidade do sinal de temporização VARCLK como mostrado na figura 15. Quando horas Var são seleccionadas (VAR/QSLCT baixo), VARCLK opera a um terço da velocidade de quadro, em que a velocidade de quadro está, como descrito atrás em ligação com o diagrama de temporização da figura 4. Relembrar-se-á que um quadro é o per iodo de tempo requirido para os multiplexadores VMUX 38 e IMUX 43 sequenciarem através de todas as tr& entradas dos VSA-VSC, e ISA-ISC imediatamente. Como mostrado na figura 15, o VARCLK opera a 1/E da velocidade de quadro em que as horas Q são seleccionadas, (VAR/QSLCT alto).

I 0 DSP 14 amostra o sinal. VARCLK e dependendo do seu estado num instante de amostragem controlará o retardo de tempo das palavras de voltagem. Na memória DSP, existem oito localizações de memória fornecidas pelas palavras de voltagem de fase í (VSA), oito para as palavras de voltagem de fase S (VSB), e oito para as palavras de voltagem de fase 3 (VSC). Sempre que o sinal VARCLK se torna alto um novo conjunto de palavras de voltagem é carregado na memória, sendo deslocadas as que já estão em memória uma localização e o conjunto mais antigo das palavras de voltagem torna-se disponível para multiplicação pela sua palavra de corrente correspondente. Isto é, a palavras mais antiga que é a recebida mais cedo nas oito localizações de memória é deslocada para fora dessa localização e multiplicada pela sua palavras de corrente correspondente. Quando as horas Var são seleccionadas, este retardo de vinte e quatro quadros (oito localizações de memória vezes o VARCLK a um terço da velocidade de quadro) e quando horas Q são seleccionadas o retarda é de 16 quadros (VARCLK a. 1/E da velocidade de quadro). Como mostrado na figura 15, a velocidade de quadro é 1/3 da velocidade de reposição de DSP, resultando assim num retardo hora Var de ?E ciclos DSP e um retardo de hora Q de 43 ciclos DSP. A velocidade de reposição DSP é 17,E7 kilohertz ou ESS ciclos de reposição DSP por ciclo de 60 hertz (ver figura 4). 0 retardo de hora Var dos 7E ciclos DSP fora

71 173 1ÍME00249/226/251 -Sidos 28E ciclos ê 1/4» Um quarto de 380 graus são 90 graus» De uma maneira similar, o retardo de hora 0. -funciona de modo a ser 60 graus.

No DSP existem dois integradores, um integrador watt-hora para acumular a soma dos produtos das entradas de corrente e voltagem de fase e um segundo integrador chamado integrador de hora Var para acumular a soma dos produtos das correntes de e n t r ad a mu. 11 i p 1 i c ad os p e 1 a vo 11 ag em r e t ar d ad a» Re f er i nd o, p ar exemplo, a figura 15, no quadro quando VARCLK está alto durante o primeiro ciclo DSP, a corrente ISA ê multiplicada pela voltagem VSA e o produto é adicionado ao integrador de watt-hora» Quando a corrente ISA é multiplicada pela voltagem retardada, VSA, e então adicionada ao integrador de hora Var» A multiplicação de ISB, VSB, I3C, VSC, segue-se como apropriada para o tipo de medidor seleccionado» Durante esses quadros quando o sinal VARCLK está baixo, não são calculadas horas Var (ou horas Q) »

Como mencionado atrás, o sinal VAR/QSLCT para o DSP notifica o DSP se o mesmo deve calcular horas Var ou horas 0.» UM limiar separado é requirido para cada um dos cálculos de horas var e horas Q» Isto é, é requirido um limiar para o tipo de medidor seleccionado quando se calculam horas Var e um outro limiar é requirido para o tipo de medidor seleccionado quando se calculam horas Q» No DSP estes limiares slo calculados dividindo o limiar para o tipo de medidor seleccionado por três para os cálculos de hora Var ou dividindo o limiar, para o tipo de medidor seleccionado, por 2 para cálculos de hora Θ» A maneira pela qual isto è feito será descrita, subsequentemente, em ligação com o funcionamento com o DSP 14»

Um medidor de watt-hora eléctrico é requirido para ter grande precisão através de uma gama ampla de valores para a corrente de medida» Tipicamente, os erros nestes medidores necessitam de ser limitados para menos do que 1% do valor medido da energia, enquanto qu-e a corrente medida pode variar na gama de 1 a 200 ampere» é aceitável a precisão algo reduzida para correntes entre —52— 71 173 11ΜΕ00249/226/251 0,1 e í ampere,, Assim a gama total da corrente de entrada para o medidor é cerca de 0,1 a Ξ00 ampere < uma gama de í:2000) . A corrente pode ser escalonada para baixo para valores mais baixos, mas a gama dinâmica de 1:2000 permanece ainda» A medição precisa de um sinal, de corrente que é 2000 vezes maior em algumas vezes do que noutras é um problema difícil» Este problema é ultrapassado no presente invento escalonando o sinal de entrada para ser medida de modo que os níveis de sinal de corrente mínimos s'ão comparáveis mais aproximadamente aos níveis de sinal, de corrente grandes, reduzindo assim a gama total na qual os circuitos ds mediçSo subsequentes no medidor electrónico devem operar» Adicionalmente, estes circuitos subsequentes devem também ser capazes de compensarem adequadamente o escalonamento do sinal, de corrente de entrada de modo que o resultado total represente corrsctamente os valores de entradas» Uma soluçSo para este problema é descrita na patente IJ.S 4 761 606 da requerente do presente invento» Esta patente descreve um sistema automático de gama que é adequado par-a medidores de watt-hora electrónico de tipo analógico integrado, mas o sistema nSo é apropriado para medidores de watt-hora electrónicos digitais cio tipo contemplado pelo presente invento, que amostra estes sinais e em seguida processa os valores das amostras digitais» Adicionalmente, o método ds escalonamento utilizado nesta patente foi usado com uma técnica de escalonamento de variável, básica baseada na selecção de um de vários enrolamentos de transformador de corrente de diferentes contagens das voltas» Este processo tem a desvantagem ds apresentar custos acrescidos para a segurança reduzida dos enrolamentos e interligações extras requiridos» Adicionalmente, as características elêctricas do transformador de corrente variam com estas contagens de voltas, criando características elêctricas variáveis que podem ser em detrimento do funcionamento do circuito» 0 presente invento supera estas desvantagens proporcionando um processo em circuitos que não requerem enrolamentos secundários extras no transformador de corrente que aumentariam os custos e reduziriam a segurança, requereriam inter-

71 173 11ΜΕ00249/226/S51 -53- ligações extra e adicionalmente causariam alterações de valores paramétricos nas diferentes gamas de corrente* É agora feita referencia à figura 18 que é um diagrama esquemático da um circuito de selecção de gama automático 26 como descrito atrás em ligação com as figuras 1 e 3. Os sinais de corrente de entrada mul t iplsxados I3A-ISC do IHUX 43 são fornecidos como o sinal atrás referido ΪΪΝ para a entrada do circuito de controlo de ganho comutado mostrado genericamente como 52 na figura 13. 0 sinal ΠΝ é aplicado a uma pluralidade de comutadores de transistor CMOS 114, 116, 113 e 120, A comutação destes transístores é controlada pelo sinal EN16 atrás referido, aplicada ao elêctrodo de porta de cada transistor a partir de um biestável de memória de gama seleccionada 128, Os eléctrodos de drenagem dos transístores 116 e 120 são ligados em conjunto e por sua vez ligados ao terminal de entrada negativo (···-> da conversor de corrente para voltagem 54 atrás referido, 0 conversor 54 tem a sua entrada positiva (·*·> ligada à terra, 0 sinal de entrada 11N é convertido através do conversor 54 para um sinal de voltagem proporcional à corrente de entrada como mostrado na saída por um sinal IVD OUT. 0 sinal IVC OUT á aplicado ao circuito de ajustamento de ganho 58 como descrito anteriormente em ligação com a figura 3, Duas resistências, RI e R8, são ligadas em conjunto em

184 e ligadas adicionalmente em 126 na saída do conversor 54, A outra extremidade da resistência RI è ligada na junção dos eléctrodos de drenagem e fonte dos comutadores ds transistor íi e 116 efectivamente em 130, De um modo similar, a outra extremidade da. resistência R2 é ligada em 128 na junção entre os eléctrodos de drenagem e fonte dos transístores 118 e 120 respectivamente. É agora feito referência ao circuito de ajustamento de ganho 56 da figura 13 s comes mostrado adicionalmente na figura 3, Como os mesmos são mostrados o sinal I0UT ê fornecido ao conversor de corrente A-D através de 8W 53, Adicionalmente, o sinal I0UT é fornecido á entrada de um camparador duplo Í32 compreendendo dois coísparadores de voltagem 134 e 136, 0 I0UT ê aplicado à entrada positiva ¢+) do camparador 134 e ao terminal ds entrada positivo

71 173 11ΜΕ00249/286/851 -54- (+} do comparador 136« A entrada negativa (-) do comparador 134 é ligada à referência +VT -Fornecida pela referência de voltagem de precisão 34 da figura 2» De um modo similar o terminal de entrada negativo (--) do comparador 13β é ligado à voltagem de referencia -VT a partir da fonte de referencia de precisão 34» A saída de cada um dos comparadores 134 e 136 é aplicada à entrada de uma poria NSO GU 133 que proporciona um sinal de gama para o terminal de entrada ds dados de um biestável 140»

Os sinais ADCLK e ISAMPLE são fornecidos ao selector de gama mostrado genericamente em 60 na. figura 18» 0 sinal ISAMPLE é aplicado a uma entrada de reposição (R) para dividir por quatro o contador 142 s para um terminal de entrada de posição CS) do biestável 140 e também para um terminal de entrada de relógio <C) do biestável de memória 122» 0 sinal ADCLK sincroniza o cantador divisar par quatro que gera o sinal, de saída designado por RANGE CLQCK que é aplicado a um terminal de entrada de relógio (C) do biestável 140» 0 biestável 140 tem o seu terminal ds saída 0 ligado a um terminal ds entrada de reposição CR5 do biestável de memória 122» é agora feita referência á figura 14 em conjungação com a figura ÍS» Como mostram as mesmas o RANGE SELECT é activado em cada impulso ISAMPLE» Assim pode ser visto que é feita uma selecção de gama para cada amostra de corrente da corrente de entrada IIN que aparece na entrada do circuito de controlo de gama comutado 52» Quando o sinal ISAMPLE! se torna alto como mostrado na figura 14, o contador s4, 42 é reposto e simultaneamente ê estabelecido o biestável 140» 0 terminal de entrada de dados do biestável de memória Í20 é ligado â saída de voltagem +V a partir do circuito de voltagem de precisão 34. Assim o sinal. ISAMPLE quando ê positivo no terminal de relógio CC) do biestável 122, estabelece o biestável de memória 122» Como mostrado na figura 14, no instante quando o biestável 122 é regulado o seu terminai de saída Q torna-se negativo levando assim o sinal. EN16 para baixo indicando assim ao DSP 14 que o medidor está para o DSP 14 que o medidor está na sua condição de gama alta» 71 173 liME00249/SS6/S51

Como mostrado na figura 14, quando o sinal ISAMPLE reposiciona o cantador de divisão por quatro 48, esse contador começa a contar os impulso ADCLK. Quando o contador 148 fica fora de tempo, o mesmo gera um sinal RAN8E CLK como mostrado na figura 14, que é aplicado ao terminal de entrada C do biestável. 140. Nesta altura o biestável 140 capturará a saída de estado binário do sinal de gama a partir da porta NKD OU exclusiva 138» Se o sinal de gama é baixo provocará que o biestável 140 reposicione, provocando assim que a saída (3 do biestável 140 se torne alta e aplique um sinal de reposição na entrada do biestável de mamaria 188» Quando o biestável 188 reposiciona, o seu sinal de saída EN16 ficará positivo, assinalando assim o DSP 14 que o medidor seleccionou a gama baixa para a corrente de entrada» Por outro lado, no instante em que o RANSE CL.0CK é gerado, se o sinal RANBE é alto ou um binário 1, um biestável 140 permanecerá estabelecido, como estabelecido atrás pelo sinal ISAMPLE, não mudando assim a saída Í3 do biestável 140 e o biestável Í25 permanecerá na condição estabelecida, estabelecida anteriormente» Nesta situação o processador é agora notificado pelo sinal ΕΝΙβ que o medidor permanece na sua gama alta para a corrente de entrada»

Para compreensão mais perfeita do funcionamento de circuito de selecção de gama 86 da figura 13, é agora feita referencia ao sinal. ΠN que é aplicado aos comutadores de transístor 114 e 118» Como descrito anteriormente, inicialmente o sinal ENÍ6 é baixo, forçando assim o circuito de selecção de gama para o modo de gama de corrente alta. Com o sinal ENÍ6 baixo os transístores 114 e 116 são ambos accionados para condução, para permitirem assim à corrente IIN ser aplicada ao terminal de entrada negativo do amplificador 54. Dever-se-á notar também que a condução destes transístores aplica uma corrente através de RI a partir do terminal IVC 0UT do amplificador 54 que é somada á corrente IIN na junção 130 entre os transístores 114 e 116» A soma desta corrente aplica um sinal de entrada ao terminal de entrada negativo do amplificador 54, obrigando o amplificador 54 a gerar um sinal IVC substancial.mente proporcional à corrente de entrada IIN» Este

71 173 11ΜΕ00249 / '528 / 251 -56- sinal IVC é alimentado através do circuito de ajustamento de ganho s aplicado aos terminais de entrada positivos dos comparadores de voltagem 134 e 136. 0 -funcionamento destes comparadores depende da grandeza da voltagem aplicada a esses comparadores, Os exemplas seguintes são a melhor maneira de explicar o -funcionamento dos comparadores 134 e 136,

Assumindo que a voltagem de entrada aplicada aos terminais de entrada + de cada um dos comparadores 134 e 136 tem a grandeza de -i-2VT« Sob esta condição, a voltagem -i-EVT é maior do que a voltagem +VT aplicada ao terminal negativo do amp 1 i-ficador 134, assim a. sua saída é um binário 1, Além disso, uma vez que a voltagem +2VT aplicada ao terminal, -i- do amp l i-f icador 136 é ma is positiva do que a voltagem -VT aplicada o terminal negativo desse amp 1 i-f icador , a sua saída ê, de modo semelhante, um binário 1, Em resultado a saída da porta NKO OU exclusiva 13S será num binário í, colocando assim um sinal de permissão de regulação no terminal de entrada D do hiestável 140. Como pode ser visto na -figura 14, quando o relógio de gama aparece, o biesíável 140 será estabelecido para provocar assim, que este terminal de saída Q permaneça negativo s não reponha o fai estável de memória 122,, Quando o bi estável 122 permanece estabelecido, o seu terminal de saída Q permanecerá baixo para assinalar assim para o processador que o medidor -roz seleccionado para se manter na gama de funcionamento de corrente alta. Adicionalmente, o sinal. EN16 retém os transístores 114 e 116 em condução e retêm os transístores iíQ e 120 na sua condição de não condução. Como pode ser visto na figura 18 os transístores 118 e ISO permanecem desligados, sendo assim a resistência R2 desligada e a resistência RI é ligada á corrente de alimentação através da mesma, para a junção entre os transístores 114 e 116. A corrente IIN que é aplicada á saída do circuito de controlo de ganho comutado 52 é proporcional à. queda de voltagem através da resistência RI. Assim o sinal IVC OUT do amplificador 54 é fornecido através do circuito de ajustamento de ganho 56, para o conversor A--D que converterá essa amostra de corrente para um valor digital para entrada como uma palavra de corrente no proces™

71 173 11ME00S49/SS6/S51 sador D5P»

Os amp 1 i + icadores 134 e 138 -funcionarão também para o sinal de entrada +EVT, quando um sinal de entrada -2VT é aplicado aos terminais positivos desse amplificadores» Por exemplo, um sinal -EVT no terminal + do amplificador 134 ficará mais negativo do que o si na1 +VT ap1i eado ao t ermi na1 negat i vo. Em resu11ado, a saí da do amplificador 134 será um binário 0- De uma maneir.a similar, o sinal -'EVT aplicado ao terminal + do amplificador 134 ficará mais negativo do que o sinal -VT aplicado ao seu terminal de entrada» Assim, a saída do amplificador 138 será de modo semelhante um binário 0« Em resultado, o sinal de saída de gama da porta NSO OU exclusiva ficará alto como descrito atrás, obrigando o biestável 140 a permanecer regulado, não repasicionando assim o biestável de memória 1SE» 0 sinal EN16 permanecerá baixo como descrito atrás para o exemplo de +2VT =

Como mencionado atrás, o sinal EN16 ê sempre baixo no inicio de ciclo de selecção de gama» Assim» forçando o circuito de selecçSo de gama para o modo de gama de corrente alta» Assumindo agora que no início do período de amostragem de selecçlo de gama, 0 sinal I IN está num valor baixo que obriga o sinal JVC OUT aplicado através do circuito de ganho 56 aos comparadores 134 e 136, para ficarem num valor mais 1/S VT» Uma vez que o sinal +VT 1/2 é menos positivo do que o sinal. +VT aplicado ao terminal, de entrada negativo do amplificador 134, a saída, desse amplificador estará agora num binário 0» Uma vez que o sinal +1/Ξ VT aplicado ao terminal, positivo do comparador 136 é mais positivo do que o sinal -VT aplicado ao terminal de entrada negativo, a saída do comparador 136 será um binário 1= Assim, pode-se ver que a saída da porta NKO OU exclusiva 133 provocará que o sinal. RANGE se torne baixo s aplica assim um sinal de reposição à entrada D do biestável 140» Quando o RANGECL0CK põe fora de tempo e regula o biestável 140 o mesmo reporá agora causando assim um sinal binário 1 de reposição paira ser aplicado ao terminal de reposição do biestável í;EE» Isto provoca que o biestável 1ES seja agora reposicionado, levando assim, o sinal EN16 para positivo para for-

71 173 11ΜΕ00249/226/251 -5S~ çar agora o circuito de selecção de gama para a condição de gama baixa. 0 sinal ΞΝ16 provocará agora os transístores 118 e ISO para conduzirem5 comutando assim, para fora a resistência Ri e comutando a resistência RS da saída IVC OUT do amplificador 54 de retorno parra a junção 128 dos transístores 113 e 120. 0 maior valor da resistência RS provocará agora que um sinal de saída maior seja gerado na saída do amplificador 54, para compensar a corrente pequena IIN que é fornecida à entrada de gama do medidor e para escalonar esse sinal, de corrente pequeno para cima, para torná-lo comparável ao exemplos atrás referidos, em que o sinal +2VT foi aplicado aos camparadores 134 e 136. Os comparadores 134 e 136 funcionário de uma maneira similar à descrita atrás, em resposta a um sinal -1/2VT aplicado aos seus terminais de entrada positivos. Se um sinal -1/2VT é aplicado a ambos os amplificadores 134 e 136, a saída do amplificador 134 será um binário 0 enquanto que o amplificador 136 gerará uma saída binária 1. Em resultado, o sinal de gama a partir da porta N£0 OU exclusiva 138 ficará num binário 0 para forçar assim o sinal EM16 positivo como descrito atrás« A partir da descrição atrás referida, pode-se ver -agora seleccionando a relação de Ri para R2 como uma potência de 2, a mesma torna-se simples para o DSP 14 converter amostras tomadas numa escala para outra escala para combinar as quantidades das várias amostras. No DSP, como será descrito isto é feito por deslocamento aritmética ou processo de divisão do valor binário representando cada amostra que é tomada. Ma concretização presente a relação de RI para R2 é Is 16. A gama dinSmica do sinal visto pelo conversor de corrente A-D 12'' é assim reduzida por um faetor de 16 de 2000si para baixo para 125si. Deve-se compreender que as relações de RSsRÍ diferentes de 16sl podem ser utilizadas. As relações que são potências de dois têm a vantagem da compensação fácil num circuito digital para microcomputadores. Mo entanto, mais do que duas gamas podem ser utilizadas. Pode ser adicionada uma terceira gama, por exemplo, pela utilização de uma terceira resistência similar a Ri e R2 e um outro detector de limiar no

71 173 11ME0G249/226/E51 —59— circuito lógico de selecção de gama 80 para seleccionar qual das três resistências deve ser usada.

Além d isso5 pode ser visto agora a partir da descrição, que a determinação de gama é feita iniciando na gama de corrente alta e comutando para a gama de corrente baixa para a medição de o sinal de corrente se encontra abaixo de uma valor limiar predeterminado. Deve-se compreender que atternativamente, a determinação de gama pode ser feita iniciando nas gamas de correntes baixas, comutando para a gama de corrente alta para medição se o sinal está mais a acima de um valor de limiar predeterminado.

Será agora descrito o funcionamento do DSP 14 com referência às figuras 19 a 24» É feita primeiro referência à figura 19 que é um fluxograma geral do programa e do processo pelo qual o DSP 14 executa os vários cálculos, para gerar por último os impulsos WH OUT e VAR/y OUT. Como prefácio à descrição da figura 19 deve ser relembrado que o DSP 14 executa os seus cálculos numa base de amostragem de conversão de voltagem e corrente A-D. Isto é o DSP lê cada palavra convertida A-D a partir dos conversores A-D, iniciando no instante da geração do impulso RESET a partir do gerador de base de tempo 32 como mostrado na figura 2» 0 DSP executará todos os seus cálculos de uma maneira muito rápida, e então vai para um ciclo de espera, esperando pela recepção de um outro sinal de reposição a partir do gerador de base de tempo para in ici ar um outro ciclo.

Como mostrado na figura 19, o DSP ao receber o sinal RESET entra num bloco START a partir do qual é feita a entrada para um bloco de acção em que o DSP lê as palavras de voltagem a corrente novas ou acabadas de converter a partir dos conversores A-D para o DSP, Estas novas -amostras designadas como V a I são armazenadas sm localizações temporárias variáveis na memória do DSP, 0 processador testa então para ver se o sinal EN18 a partir do circuito de selacção de gama 60 se encontra alto ou baixo, para determinar se a gama baixa ou a gama alta foi usada para a amostra de corrente de entrada. Be o circuito seleeção de gama 60 selec-

71 173 11ΜΕ00249/226/251 -60- cionou a gama baixa □ processador entrará então num bloco de acção em que o mesmo divide a amostra de corrente 1 por Í6 e entra então para um bloco de decisão VARCLK?» Por outro lado, se o sinal ENÍ6 se encontra baixo indicando que a selecção de gama seleccionou a gama alta para a amostra de corrente de entrada, é feita a saída através do ramal Não (No) do bloco de decisão EM16? e é feita a entrada para o bloco de decisão VARCLK?» 0 DSP verifica agora a presença do sinal VARCLK a partir do gerador de relógio Var 75» Relembrar-se-á da descrição que o DSP calculará apenas horas Var ou horas Q quando sinal VARCLK está num binário 1 ou alto» Neste instante de amostra se o sinal VARCLK é baixo, então a saída será feita do ramal Não (No) do bloco de decisão VARCLK?, para uma subrotina SELECT WTH FROH ΤΗ0-ΤΗΞ 144» A subrotina SELECT WTH Í44 será descrita subsequentemente» No entanto, a sua finalidade principal é seleccionar o limiar adequado dos vários limiares retidos na memória do D£>P para o tipo de medidor seleccionadc. Na finalização da subrotina SELECT WTH, é feita então a entrada para uma subrotina DC 0FFSF.T C0MPENSATI0N .146 a ser descrita» Como descrito de modo breve na descrição atrás referida, a finalidade da subrotina DC OFFSET é calcular um valor de desfasamento, parai compensar o desfasamento de corrente continua DC que existe nos vários circuitos de conversor de voltagem A-D como descritos atrás» é agora feita referencia de novo ao bioco de decisão VARCLK?» Assumindo que o sinal VARCLK do gerador ds relógio Var ê positivo» Como resultado o processador faz sair a ramal Sim CYes) para o bloco de decisão VARCLK?, entrando num bloco de acção Í48» 0 bloco 148 representa o registador de deslocamento ds 24 palavras atrás referido, que é armazenado na memória DSP» Será relembrado que existem oito localizações de memória para cada um dos sinais de entrada de voltagem VSA, VSB, e VSC» Estas localizações de memória podem funcionar como, uma pilha de compressão para baixo à medida que novas amostras de voltagens V são lidas, que a nova amostra, de voltagem é transferida para uma localização nesta pilha denominada VVAR1» A medida que V é carregada para VVAR1, as palavras da pilha

71 173 UME00249/22Ê./25Í —6 1 - são impelidas sequencialmente para baixo, pelo que as amostras de voltagem mais antigas são impelidas para o fundo da pilha como mostrado em 148, pelo que a localização de pilha WAR23 é impelida para VVAR24, Será também notado que VVAR24, que é a amostra mais antiga na pilha, é transferida para fora para uma localização de registador na memória chamada DVAR que será usada para calcular horas Var para a amostra presente. Relembrar-se-á a partir da descrição atrás que as amostras de voltagem V são retardadas que de 902 para o cálculo de horas Var quer SOI para o cálculo Θ. Pode-se ver que estes dois retardes ocorram na pilha acabada de descrever no bloco 148. A quantidade de retardo das amostras de voltagem depende da frequência da ocorrência do impulso VARCLK, Relembrar-se-á da descrição atrás que quando o medidor está a funcionar no modo hora Var, que o sinal de relógio Var ocorre a uma frequência que impeis a pilha 148 para baixo para retardar cada uma das amostras de voltagem para satisfazerem o retardo de fase de 90 graus atrás referido» Assim, a designação DVVAR representa a amostra de voltagem retardada para cálculos de horas Var quando medidor está no modo de selecção de hora Var» Por outro lado lembrar-se-á, se o medidor está num modo de selecção Q e a ocorrência do sinal VARCLK é feita a uma frequência para criar um retardo das amostras DVVAR para satisfazer o deslocamento de 60 graus atrás referido na voltagem»

é agora feita referência de novo á saída da subrotina DC 0FF5ET COMPENSAII0N 146, em que é feita a entrada para um bloco de decisão As2?» Relembrar-se-á a partir da descrição atrás que as amostras de voltagem de certos tipos de medidores têm de ser divididas por 2 para calcular as velocidades adequadas dos impulsos WH OUT e Var/E! OUT» sé neste bloco de decisão que o DSP testa a presença do sinal s2 para o circuito de controlo MUX 42, A Tabela 8 seguinte mostra a lógica na forma de equação para a descodificação de s2, quando feita pelo circuito de descodificação de tipo de medidor 42 na figura 3= 71 173 11ΜΕ00249/ΕΕ6/251 TABELA 3

DESCODIPICADOR DE TIPO DE MEDIDOR EQUAÇSES LÓGICAS sE TIPO 3 sE = (IBCLK . TSBO . TSBÍ . TSBE) + TIPOS 4 & 5 CVACLK . TSBE » TSB1)

Referindo ainda a figura 19, se o sinal sE está presente a saída é feita a. partir do bloco sE? através de urna ramal Sim (Yes) para um bloco de acção, em que a amostra de voltagem presente ê dividida por dois» Também neste instante, notar-se-á que a amostra de voltagem retardada agora no DVVAR é também, dividida por dois» Se o sinal dividido está ausente, então a saída é feita a partir e através do ramal Não (Mo) do bloco ds decisão e a entrada é feita para a subrotina WATT INTEGRATION 150» é nesta subrotina em que o DSP multiplica cada amostra de corrente e voltagem (IV) e acumula os produtos destas amostras num integrador de watt-hora para derivar assim um valor proporcional ao consumo ds energia» Após a finalização da subrotina WATT INTEGRATION 150, a entrada â então feita para uma subrotina SELECT VAR/Q THRESHOLD 152» ú nesta subrotina em que o DSP testa novamente a presença do impulso VARCLK para fazer uma determinação como calcular o limiar apropriado para horas Var ou horas 0» Dever-se-á notar na subrotina 152 que existem dois pontos de saída dessa subrotina. Uma destas saídas é para um bloco ds decisão RESET? s a outra é para uma subrotina VAR INTEGRATION 156. Na subrotina 15E, se o sinal VAR CLK não está presente no instante é feito o teste, então a saída será para o bloco de decisão RESET?, em que o DSP ciciará até um impulso de RESET ser ds novo gerado» Durante a recepção do impulso RESET, o DSP sairá através do ramal Sim (Yes) do bloco de decisão RESET? e reentrará de novo para a entrada do circuito READ THE NEW VIí! 3AMPLES ds novo» Por outro lado se o VAR CLK está pre-

71 173 11ΜΕ00349/EES/251 —b3— sente no instante do teste, a subrotina VAR INTEGRAT10M é -feita entrar » A subrotina VAR INTEGRATION funciona de modo similar à descrita para a rotina integração de watt Í50» Multiplica a amostra ds corrente presente I pela amostra ds voltagem retardada localizada no DvVAR e coloca os produtos dessas amostras num integrador de voltagem em que os produtos ds amostras são somados e integrados para derivarem o consumo de energia resetiva para a geração de impulsos VAR/Q OUT«

Referindo ainda a figura 19, ê agora feita referencia de novo à subrotina SELECT WTH 144» Essa subrotina ê mostrada na figura SO e é feita aqui referencia à mesma, para a sua descrição» Esta subrotina é feita entrar durante o teste do estado do sinal VARCLK» é nesta subrotina que o DSP verifica os estados dos sinais THO--THE a partir do circuito de descodificação de limiar 66 como mostrado na figura 3» Como descrito atrás, os sinais THO-THE definem o tipo de medidor selsccionado pelo presente invento» Durante a entrada para a subrotina SELECT WTH 144, a primeira entrada é para um bloco de decisão TH1?, em que o estado do sinal VH1 é testado» Se TH1 é um binário 0, a saída á feita através de um ramal Não (No) para um bloco de decisão THO?, em que o estado de THO é testado» Se THO é um binário 0, a saída é feita através de um ramal Não (No) do bloco, indicando que um medidor tipo i foi seleccionado. Se um medidor tipo i foi seleccionado, a entrada é feita para um bloco de acção, no qual uma memória de registador designada por TH é tornada igual ao valor de limiar a partir da localização THRE-S 1 constante na memória, designando o limiar para o medidor tipo 1» 0 registador TH está numa localização na memória que é estabelecida para o valor ds limiar particular para o tipo d e med i d or se 1. ec danada» é ag ar a f e i l a r e f er inc i a d e novo ao b 1 oco de decisão THÍ?» Se o THí é estabelecido, a entrada é então feita para um bloco de decisão THO?» em que o estado de THO á também testado» Se THO é estabelecido, a entrada é feita agora para um bloco de acção, em que o registador TH é estabelecido para o valor de limiar constante THRESE para um medidor tipo E,, Por outro lado, f f

71 173 UME00849/SS6/S51 “b -!·-' se THO não é estabelecido, a saída é fsita através ds um ramal Não <Noí para um bloco de decisão em que o registador TH á estabelecido para um valor ds limiar para os tipos 5 s 6 ds medidor » 0 registador TH ê estabelecido para valores ds limiar para registadores de tipo 3 e 4, como mostrado pela saída a partir do bloco da decisão THO? atrás descrito» Uma vez que o registador TH tenha sido estabelecido para o valor apropriado do limiar, a entrada é então -Feita para um bloco de decisão THE? onde o D8P testa o estado do THE a partir do circuito de descodificação ds limiar 66» Relembrar-se-á que o estado deste hit define para o DSP se o tipo de medidor é um medidor autónomo ou um medidor de transformador ds corrente nominal» Ss THE é estabelecido a entrada é feita através do ramal. Sim para um bloco de acção em que o registador TH é estabelecido igual ao seu presente multiplicado por 5/6 Í0,833E5> para reduzir assim a grandeza do valor de limiar por 5/6 para um medidor de transformador ds corrente nominal, Por outro lado, se THE não é estabelecido, o medidor é um medidor autónomo, nao sendo requirida consequeníemente alteração do limiar, e a entrada é feita para a rotina DC OFFSET COMPENSATION 146»

É agora fsita referencia â subrotina DC OFF SET Í46, como mostrado na figura EI» Como atrás referido, a finalidade da subrotina DC OFFSET ê compensar os problemas ds desfasamento ds corrente contínua DC atrás descritos, num medidor electrónieo do tipo do presente invento» Para compensar o desfasamento de corrente contínua DC, o presente invento tira vantagem do facto de, a através de um número de ciclos inteiro da forma de onda de 60 hertz, a média de todas as amostras para o conversor de voltagem A-D 1E' deve ter o valor médio zero» rara satisfazer esta compensação de desfasamento, a presente invento acumula a soma ds todas as amostras ds vol. tagsm, durante um número de ciclos fixo (3E na presente concretização), divide a soma resultante destas amostras acumuladas pelo número ds amostras C9EÍ6 na presente concretização) s subtrai o desfasamento ds corrente contínua DC

7ί 173 11ΜΕ00Ε49/ES6/351 -65™ resultante por amostra, de cada amostra de voltagem subsequente. Na presente concretização o factor de correcção ou valor de compensação de desfasamento, é actualizado cada 3S ciclos do sinal ds entrada de 60 hertz.

Referindo agora a figura Si, durante a entrada para a rotina DC OFFSET 1465 o DSP entra para um bloco de acção em que um registador e integrador de desfasamento na memória do DSP, designado por 0FFINT, é estabelecido igual ao OFFIIMT mais a amostra de voltagem V, dividida pelo número atrás referido de 9E16 amostras de voltagem. 0 DSP testa então a condição do sinal OFFCLK a partir do contador s3E, 76 como descrito atrás, em ligação com as figuras 16 e 17. Se o sinal OFFCLK está presente, indicando que 3E ciclos de 60 hertz passaram, a saída é então feita através do ramal Sim ÍYes) para um bloco de acção, em que o registador de desfasamento OFFREG na memória do DSP é estabelecida igual ao valor do 0FFJ.NT como estabelecido anteriormente durante a entrada para a subrotina DC OFFSET 146. Neste instante o integrador 0FFINT é estabelecido e igual, a zero. Por outro lado, se o sinal OFFCLK não está presente durante a entrada para a subrotina DC OFFSET, o DSP deriva (by-pass) a actualização do registador OFFREG e sai através do ramal Não (No) para um bloco de acção, em que o ajustamento compensação se realiza pondo a amostra de voltagem presente igual à amostra de voltagem menos o conteúdo do registador OFFREO como acabado de estabelecer. A amostra de voltagem retardada DVVAR deve também ser ajustada para compensação de desfasamento de corrente continua DC neste instante, entrado assim o DSP para um bloco de acção onde o registador DVVAR é estabelcido igual ao DVVAR menos o conteúdo OFFREG. 0 programa sai agora para o bloco de decisão sE? na ficha. A da figura 19, em que o DSP continua a processar dados como descrito atrás.

Referindo agora a figura 19, logo que o processador entra na ficha A a partir da subrotina DC OFFSET como acabado de descrever o mesmo prossegue através do bloco cie decisão sE?, da maneira descrita atrás e entra na subrotina WATT INTEGRATION 150 mostrada

7Í 173 ί1ME00S49/SSS/S51 —6b” na figura 22» Durante a entrada para a subrotina WATT INTEGRATOR 150, o DSP entra para um bloco de acção em que um integrador ou acumulador ds watt na memória do DSP, WIN7, é estabelecido igual ao WINT mais o produto de 1 s V, as amostras de corrente e voltagem presentes» 0 programa entra em seguida para um bloco de decisão em que é executado um teste para ver ss o conteúdo do WINT é igual a ou maior do que os conteúdos do registador de limiar TH estabelecidos atrás, para o tipo ds medidor ssleccionado como descrito na figura 20« Se o WINT é maior do que o TH» o programa sai através do ramal Sim (Yes), entrando para um bloco de acção em que WINT â estabelecido igual ao WINT menos os conteúdos do registador ds limiar TH» ú neste ponto, no programa, em que o valor de limiar para o tipo particular de medidor seleceionado é subtraído do valor dos produtos integrados de corrente e voltagem» Também neste bloco de acção, o DSP gera o impulso de saída WH OUT» Por outro lado se WINT não é igual ou maior do que TH, o programa sai através do ramal NSo (No) e não é gerado impulso de saída neste instante e o programa entra para a subrotina SELECT VAE/Q THRESHOLD 152»

Durante a entrada para a subrotina SELECT VAR/THESHGLD 152, a primeira coisa que o DSP tas: é verificar a prssença do impulso VARCLK» Ss o sinal VARCLK não está presente, o programa sai para a •ficha B no qual entra para o bloco de decisão RESET? em que o DSP fica livre até α sinal RESET ser recebido» Uma vez que o sinal RESET é recebido o programa, como mostrado na figura 29, sai do bloco ds decisão RESET? através do ramal Sim (Yes) s entra de novo no bloco de acção em que as próximas amostras de voltagem e corrente V e I são lidas para o DSP» Referindo ds novo a figura 23, se o sinal VARCLK está presente a entrada então é feita para um bloco de decisão VAR/Q SELECT em que o processador testa o estado do sinal VAR/Q SELECT a partir do comutador ds selecção VAR/Q 72» Ss foram seleccionadas horas Var pelo comutador 72 a saída é feita através do circuito VAR para um bloco ds acção em que um registador de limiar separado para Vars, VTH, é estabelecido igual ao limiar para o tipo de seleceionado de medi-

71 173 1IΜΕ00249/ES6/Ε5ί -67- dor , dividido por trSs» 0 programa entra então na subrotina VAR INTEGRATION 156» Re-ferindo de novo o bloco de decisão VAR/Q, se o comutador de selecçSo 7E especifica que 0 é para ser calculado, o DSP sai então -através do ramal Q do bloco de decisão, entrando para um bloco de acçSo em que o registador de limiar VTH é estabelecido igual ao valor de limiar presente dividido por dois» 0 DSP entra então para a subrotina VAR INTEGRATION 156 que é mostrada na figura Ξ4» A subrotina VAR INTEGRATION 156 opera da mesma maneira como descrito atrás para a subrotina WATT INTEGRATION 150» No entanto nesta rotina existe um integrador separado, VINT, requirido para os cálculos VAR» Como mostrado durante a entrada para a subrotina VAR INTEGRATION 156, á feito entradar um bloco de acçSo, em que o integrador VINT é estabelecido igual ao VINT mais o valor do trabalho digital de corrente presente multiplicado pelo trabalho de voltagem retardado DVVAR» É em seguida executado um teste para ver se os conteúdos do VINT slo iguais ou maiores do que VTH, o limiar do integrador Var„ Se VINT é maior do que VTH, a salda é feita através do ramal Sim (Yes) para um bloco de acção em que o VINT é estabelecido igual ao VINT menos VTH, e o DSP faz sair o impulso apropriado para quer horas Var quer horas Q, como calculado atrás, na saída Var/Q OUT do processador 14 como mostrado na figura 3. 0 processador entra agora no bloco de decisão RESET? na ficha B na figura 19, em que o processador espera por um outro sinal RESET, como descrito atrás» Referindo ainda a figura E4, ss VINT ê menor do que VTH, então o processador não subtrai VTH do VINT e não proporciona um impulso VAR/Q OUT e então sai através do ramal Não ÍNo) de novo para a ficha B como acabado de descrever»

Tendo descrito as concretizações preferidas do invento com referencia aos desenhos anexos, deve ser entendido que o invento não está limitado a essas concretizações precisas e que diversas alterações e modificações podem ser efectuadas no mesmo, por um perito na arte sem sair do Súbita ou do espirito do invento que á definido nas reivindicações anexas»

Claims

71 173 11ΜΕ00Ε43/SSfe/351 REIV Ϊ NDICAÇSES li -·· Medidor de electricidade electrónico e digital para medir o consumo de energia eléctrica através da monitorização da corrente e voltagem nos condutores de -fase de linha de energia de uma pluralidade de diferentes tipos de disposições de distribuição eléctrica monofásica e po1i f ás i c a, caracter i zado por compreender em comtainaçãos Ca) meios para processarem valores de corrente e voltagem proporcionais às amostras de corrente e voltagem, derivadas dos ditos condutores de -fase de linha de potência ? <b) um primeiro conversor de analógico para digitai, para proporcionar numa sua saída, para os ditos meios de processamento, um valor de corrente proporcional a amostras de corrente que passam nos ditos condutores de fase de linha de potência? (c) um segundo conversor de analógico para digital, para proporcionar numa sua saída, para os ditos meios de processamento um valor de voltagem proporcionai à amostra de voltagem aplicada aos ditos condutores de linha de potência? (d) um primeiro multiplexador para proporcionar, ao dito primeiro conversor de analógico para digitai, amostras de um sinal analógico proporcionai a corrente dos ditos condutores de fase de linha, de potência? (e) Um segundo multiplexador para proporcionar, ao dito co nversor de analógico para d i g i t a1, amos t ras d e um sinal analógico proporcional è voltagem dos ditos condutores de linha de potência? e Cf) meios de selecção de tipo para configurarem, selectivamente, o dito medidor de electricidade como um de uma pluralidade de tipos selecclanados de medidores de electricidade, incluindo os ditos meios de selecçãos Ci) primeiros meios para proporcionarem, para o dito primeiro mu11 ip1exador, uma pluralidade de sinais de relógio para efectuarem selectivamente a transferência, para o dito primeiro -69“ 71 173 11ΜΕ00249/226/251 conversor de analógico para digital, de amostras de corrente dos ditos condutores de -fase de tinha de potência, de acordo com o tipo de disposição de distribuição eléctrica a ser medido e o tipo de medidor de electricidade seleccionado; (ii) segundos meios para proporcionarem, ao dito segundo multiplexador, uma pluralidade de segundos sinais de relógio para controlarem selectivamente a sequência da tomada de amostras de voltagem nos ditos condutores de -fase de linha de potência para efeotuarem selectivamente a transferencia, para o dito segundo conversor tíe analógico para digital, de amostras d-a voltagem, sendo a sequência de tomada das amostras de voltagem e a sua transferencia, de acordo com o tipo de disposição de distribuição eléctrica a ser medido e o tipo de medidor de electricidade seleccionado para efectuar , a partir das saídas do primeiro e do segundo conversores de analógico para digital de corrente e voltagem, os valores adequáveis para processamento pelos ditos meios de processamento para calcular o consumo de energia eléctrica, para o tipo de medidor de electricidade seleccionado. Ei - Medidor de electricidade electrónico e digital de acordo com a reivindicação 1, caracterizado por o dito meios de selecção de tipo incluírem meios para proporcionarem sinais digitais representativos do tipo de medidor de electricidade seleccionado, e meios de descodificação para descodifiçarem os ditos sinais digitais para modificarem a temporização da geração dos ditos segundos sinais de relógio, e assim modificarem a sequência da tomada de amostras de voltagem de acordo com o tipo de medidor de electricidade seleccionado.
3 - Medidor de electricidade electrónico e digital de acordo com a reivindicação caracterizado por os ditos me i os de processamento serem um processador de sinal digital programado para integrar os produtos dos valores de corrente e voltagem fornecidos ao mesmo a partir do primeiro e segundo conversores de analógico para digital e gerarem impulsos de sa í d a proporcionais ao consuma de energia eléctrica» 71 173 11ΜΕ00Ε49/ΕΕ6/Ε51
4 - Medidor de electricidade electrónico e digital de acordo com a reivindicação 3, caracterizado ... . , ’ por os ditos meios de selecção de tipo incluírem meios para proporcionarem um sinal de controlo dividido para os ditos meios de processamento para dirigirem os ditos meios de processamento para dividirem valores de voltagem especificados, correspondendo às amostras de voltagem prescritas, tomadas a partir dos condutores de fase seleccionados por um número prescrito de acordo com o tipo de medidor de electricidade seleccionado.
51 - Medidor de electricidade electrónico e digital de acordo com a reivindicação 1, caracterizado por incluir adicionalmente meios de autoteste para teste da presença da voltagem aplicada ao medidor, a partir dos ditos condutores de fase de linha de potência, e por os ditos meios de selecção de tipo incluírem adicionalmente meios para proporcionarem sinais de descodificação de tipo de permissão, para os ditos meios de autoteste, para efectuarem assim o teste das voltagens a partir apenas dos condutores de linha de potência aplicáveis ao tipo de medidor de electricidade seleccionado.
61 - Medidor de electricidade electrónico e digital de acordo com a reivindicação 1, caracterizado por os ditos meios de selecção de tipo incluírem meios para especificarem se o tipo de medidor de electricidade seleccionado é um medidor autónomo ou um medidor de transformador de corrente nominal.
71 -- Medidor de electricidade electrónico e digital de acordo com a reivindicação í, caracterizado ... . . 1 por os ditos meios de selecção de tipo incluírem meios para proporcionarem, ao dito processador de sinal digital, sinais de descodificação de limiar representativas dos tipos dos medidores de electricidade que podem ser seleccionados, tendo o dito processador de sinal digital armazenado em si um valor de limiar prescrito para cada um dos tipos seleccionáveis dos medidores de electricidade, seleccionando o processador de sinal digital, em resposta aos ditos sinais de -71- 71 173 11ME00S49/226/251 descodif ieaÇão de limiar o valor de limiar para o tipo do medidor de e l ec t r i c i da.de seleccionado para compai a.ç:ao loíd a gi ande^a dus produtos integrados dos ditos valores de corrente e voltagem para qerar um impulso de saída proporcional ao consumo de energia elêctrica quando a grandeza dos produtos integrados é, pelo menos, igual ao valor de limiar para o tipo de medidor de electricidade seleccionado. 8§ -··· Processo de medição da energia reactiva num medidor de electricidade digital e electrónico, em que os sinais analógicos proporcionais à corrente que passa nos condutores de -fase das linhas de energia a serem medidas, e à voltagem através dos mesmos, são amostrados e convertidos, em conversores de corrente e voltagem de analógico para digital, em palavras de corrente e voltagem, respectivamente, tendo valores proporcionais às grandezas instantâneas da corrente e da voltagem amostradas, caracterizado por compreender os passos des (a) proporcionar uma linha de retardo, tendo uma entrada, para retardar as palavras digitais -fornecidas à mesma, a partir do dito conversor de voltagem de analógico para digital, tendo a dita linha de retardo uma saída para a emergência de palavras digitais retardadas; íh) amostrar repetitivamente, palavras de corrente e voltagem nos ditos conversores de corrente e voltagem de analógico para digital; (c) colocar, em intervalos prescritos no tempo da amostragem, uma palavra de voltagem na dita linha de retardo % (d) verificar a saída da dita linha de retardo em cada amostragem 5 íe> aumentar do valor de um integrador de um valor proporcional ao produto da última palavra de corrente amostrada e de uma palavra de voltagem retardada na saída da dita linha de retardo; if) comp ar βί ο valor actual do dito integrador com um valor 72- 71 173 11ΜΕ00249/226/251 de limiar prescrito; (g) repetir os passos <b) através de <fc) até o valor do dito integrador ser, pelo menos, igual ao dito valor de limiar prescrito; e íhd) gerar um impulso representativo de uma medição de quanto da energia reactiva, sendo o quanto da medição uma •funÇão do tampo que leva uma palavra de voltagem a passar da sua entrada para a sua saída» 9§ - Processo de acordo com a reivindicação S, caracterizado por incluir adicionalmente o passo de con-figurar digitalmente o dito medidor de electricidade digitai e electrónieo, como qualquer um de uma pluralidade de tipos de medidores seleccionáveis, requerendo cada um o seu próprio valor de limiar que substitui o de limiar prescrito no passo de comparar. iOi - Processo de acordo com a reivindicação S, caracterizado por o passo de amostragem incluir o passo de integrar os produtos das amostras correspondentes das palavras de corrente e palavras de voltagem não retardadas e gerar um impulso representativo de um quanto da medição da energia real, como usados na medição de watt e watt-hora, quando o valor derivado da integração é, pelo menos, i gual a um limiar predet erminado»
111 - Processo de acordo com a reivindicação S, caracterizado por incluir adicionalmente o passo de alterar selectivamente os intervalos prescritos, em que as palavras de voltagem são colocadas na dita linha de retardo, em intervalos prescritos diferentes, para assim alterarem o retardo das palavras de voltagem que passam através da dita linha de retardo, para efectuarem a integração de mais do que um tipo de medição reactiva» 18â - Processo de compensação dos erros de voltagem de desfasamento de corrente contínua DC inerentes nos circuitos de conversão de voltagem e corrente de analógico para digital do medidor, num medidor de electricidade digital e electrónieo em que os sinais analógicos, operando a uma frequinoia prescr i ta e proporcionais à passagem de corrente nos condutores de fase das -73“ 71 173 í1ME00249/HSS/E5Í linhas de potência a serem medidas e è voltagem através dos mesmos, sSo amostrados e convertidos, em conversores de corrente s voltagem de analógico para digital, em palavras ds corrente ε voltagem, respscíivamente, tendo valores proporcionais âs grandezas instantâneas da corrente e voltagem amostradas, caracteriçado por compreender os passos cies (a) amostrar, repetitivamente, palavras de corrente e voltagem nos ditos conversores ds corrente s voltagem de analógico para digital. % (b) acumular, periodicamente, a soma das palavras de voltagem amostradas através de um número prescrito de ciclos da voltagem das ditas linhas de poíf?ncia§ (c) dividir a soma resultante das palavras de voltagem amostradas pelo número de amostras tomadas através do dito número prescrito de ciclos, para derivar um erro de voltagem de desfasamento de corrente continua DC resultante, para cada amostra tomada durante o dito número prescrito de ciclos § Cd) subtrair o erro da voltagem de desfasamento ds corrente contínua BC resultante, para cada amostra de palavra de voltagem subsequente, durante um per iodes de tempo até começar a próxima acumulação periódica da soma das palavras de voltagem amostradas, para compensar assim a voltagem de desfasamento de corrente continua DC, inenentemente introduzida em cada amostra ds voltagem, pelos circuitos de conversão ds voltagem ds analógico para digital\ Ce) integrar os produtos das palavras de corrente .amostradas e das palavras de voltagem amostradas e subsequentemente compensadas ?,s Cf) gerar um impulso representativo ds uma medida ds um quanto de energia eléctrica, quando a grandeza dos produtos integrados é, pelo menos, igual a um limiar prescrito, 13§ - Processo de acordo com a rei vi ndicação J.E, caracter izado por os passos de dividir e subtrair reduzirem a voltagem de desfa—

-74- sarnento de corrente contínua DC, em cada amostra de voltagem substancialmente para zero, e por, no passo ds integrar as palavras de corrente amostradas e as palavras de voltagem amostradas a compensadas, tendo subsíancialmente o erro de voltagem de desfasamento de corrente continua DC zero, serem multiplicadas antes da integração, pelo que qualquer erro de desfasamento de corrente continua DC nas palavras de corrente amcsstradas é tornado nulo pela ausência de qualquer erro ds voltagem de desfasamento de corrente continua DC nas palavras de voltagem amostradas para assim, no passo de gerar, gerar um impulso que é uma medição precisa do consumo de energia elêctrica. Í4§ - Processo ds dstecção da psrda de qualquer uma das voltagens de fase e de geração de um sinal de falha de poiUneis, indicativo de qualquer perda dessas, num medidor de electricidade elsctrónico s digital, do tipo em que os sinais analógicos das voltagens de fase da urna disposição de distribuição de energia polifásica são convertidos, sequencialmsnte, para valores digitais proporcionais às grandezas dos sinais analógicos, caractsrizado por compreender os passos de s (a) monitorizar, continuamente, os valores digitais dos sinais analógicos das respectivas voltagens de fase, à medida que as mesmas são convertidas sequencialmente para gerarem um sinal de nível lógica, indicativo da presença ou da perda da fase de voltagem a ser monitorizada, indo o dito sinal de nível lógico de um primeiro estado binário para um segundo estado binário, durante a perda de qualquer fase de voltagem? (b) proporcionar um temporizador de retardo para cada voltagem de fase que responde selectivamente ao sinal ds nível lógico para retardar a geração do sinal de falha de potência durante um intervalo prescrito de tempo, quando o dito sinal, de nível lógico vai do primeiro estado para o segundo estados e Cc) reposicionar o temporizador ds retardo de uma voltagem de fase, se a voltagem de fase desse temporizador de retardo se torna activa antes que o temporizador de retardo temporize, para 71 173 11ΜΕ00249/226/251

_-jcr gerar o sinal de baixa de potência nSo foi detestada falha de potência para assegurar assim, que a da voltagem de fase do temporizador de retardo corno uma baixa de potência falsa. 15â - Processo de acordo com a reivindicação 14, caracterizado por as saídas dos temporizadores de retardo das fases de voltagem serem combinadas para proporcionarem um sinal de falha de potência comum, indicativo da perda de, pelo menos, uma fase de voltagem. 16§ - Processo de acordo com a reivindicação 15, caracterizado por o sinal de falha de potência ser proporcionado a um registador electrónico para exibição futura de uma ocorrência de baixa de potência.
171 - Processo de acordo com a reivindicação 15, caracterizado por o sinal, de falha de energia ser proporcionado a um indicador de exibição, 181 -·- Processo de acordo com a reivindicação 15, caracterizado por incluir adicionalmente o passo de impedir seiectivamente, pelo menos, um temporizador de retardo para inibir monitorizar a voltagem de fase por esse mesmo temporizador de retardo.
191 - Meios de detecção de baixa de energia para gerarem um sinal de falha de potência num medidor de electricidade electrónico e digitai, do tipo em que os sinais analógicos das voltagens de fase de uma disposição de distribuição de energia ρolifásica são convert idos sequencialmente para vaiores digitais proporcionais às grandezas dos sinais analógicos, caracterizados por c omp reenderem: (a) meio de descodi icação para monitorizarem continuamente os valores digitais dos sinais analógicos das respectivas voltagens de fase, á medida que as mesmas são sequencialmente convertidas, para gerarem um sinal de nível lógico indicativo da presença ou perda da fase de voltagem a ser monitorizada, indo o dito sinal de nível lógico de um primeiro estado binário para um segundo estado binário, durante a perda de qualquer fase de voltagem; -7&- 71 173 11ΜΕ00£49/2£β/£51 Cb) um temporizador de retardo para cada voltagem de fase, respondendo cada temporizador de retardo, seleetivamsnte, ao sinal de nível lógico, para retardar a geração do sinal de falha de potência durante um intervala prescrito de tempo, quando o dito sinal de nível lógico vai do primeiro estado para o segundo estadoç e (c) meios que respondem ao estado do sinal de nível lógico para reposicionarem seleetivamente o temporizador de retardo associado com cada fase de voltagem, se a voltagem de fase desse temporizador associado se torna activa antes que o temporizador de retardo associado temporize para gerar o sinal de falha de potUncia para assegurar assim, que a baixa de potíincia dessa voltagem de fase do temporizador de retardo não foi detectada como uma baixa de potência falsa. SOi Meios de detecção de baixa de potência de acordo com a reivindicação 19, caracterizados por incluírem adicionalmente meios para combinarem as saídas dos temporizadores de retardo das fases de voltagem, para gerarem um sinal de falha de potência comum indicativo da perda de, pelo menos, uma voltagem de fase. Elã - Meios de detecção de baixa de potência de acordo com a reivindicação 19, caracterizados por ser proporcionado um registador electrónico para receber o sinal de baixa de potência, para ser usado para exibição futura pelo dito registador electrónico. ££ã - Meios de detecção de baixa de potência. de acordo com a reivindicação £0, c ar ac t er i zados por ser p r oparcia nado um indicador de exibição, para proporcionar uma indicação imediata de uma baixa de potência em resposta ao sinal de falha de potência. £3i - Processo de escalonamento de sinais de corrente de entrada para o medidor através de uma gama prescrita, para optimizar a gama de corrente total durante a qual, os circuitos de medição de corrente no medidor devem operar, num medidor de electrieidade electrónico e digital, do tipo para utilização numa

71 173 11ΜΕ00243/226/251 disposição de distribuição de potência, para medição de correntes alternas, tendo grandezas que variam através de uma gama dinâmica grande, caracterizado por compreender os passos de: (a) proporcionar um sinal de corrente de entrada para o dito medidor de electricidade electrónico e digital? íh) comparar a grandeza do um limiar predeterminado, para para ser aplicada aos circuitos sinal de corrente de entrada com derivar uma corrente escalonada de medição de corrente do dito medidor de electricidade electrónico e digitai? ic) escalonar a grandeza do sinal de corrente de entrada, para cima ou para baixo, através de primeiro e segundo -facteres de escala prescritos, respectivamente, para aumentar a dita corrente escalonada, quando a grandeza do sinal de corrente de entrada é menor do que o dito limiar predeterminado e diminuir a dita corrente escalonada, quando a grandeza do sinal de corrente de entrada ê maior do que o dito limiar predeterminado. 54ê ·- Processo de acordo com a rei vi nd icação 23, caracterizado por, no passo de escalonar, a corrente de entrada ser escalonada para cima e para baixo através de, pelo menos, uma razão predeterminada que ê uma potência inteira de dois. 25â - Processo de acorda com a reivindicação 24, caracterizado por a dita, pelo menos, uma razão predeterminada ser 16:1. 26i ·· Processo de escalonamento de sinais de corrente de entrada para o medidor, através de uma gama prescrita para optimizar a gama dos sinais de corrente de entrada, aplicados ao conversor de analógico para digital, num medidor de electricidade electrónico e digital, do tipo para utilização numa disposição de distribuição de potência, para medição de correntes alternas, tendo grandezas que variam através de uma gama dinâmica grande, e em que as correntes alternas são amos traídas como sinais de corrente de entrada, num conversor de analógico para digital, para derivarem valores digitais proporcionais à grandeza de cada amos t ra de corrent e a11 erna, caracterizado por compreender os pas- 71 173 11ME00S49/HS6/251 ."70. í u '303 de ί (a) proporcionar um sinal de corrente de entrada ao dito medidor de electricidade electrónico e digital, <b) amostrar, repetitivamente, o sinal de corrente de entrada e executar uma conversão de analógico para digitai de cada sinal de corrente de entrada amostrado 5 Cc) comparar, antes de cada amostragem, a grandeza do sinal de corrente de entrada com um limiar predeterminado para derivar uma corrente escalonada para ser amostrada e convertida no dito e conversor de analógico para digital (d) escalonar a grandeza do sinal de corrente de entrada para cima ou para baixo através de primeiro e segundo -factares de escala prescritas, respectivamente, para aumentar a dita corrente escalonada, quando a grandeza do sinal de corrente de entrada é menor do que o dito limiar predeterminado e diminuir a dita corrente escalonada, quando a grandeza do sinal de corrente de entrada é maior do que o dito limiar predeterminado, pelo que cada amostra de corrente de entrada é imediatamente escalonada, antes de ser convertida no dito conversor de analógico para digital» 27§ -··· Processo de acordo com a reivindicação 26, caracterizado por, no passo de escalonar , a corrente de entrada ser escalonada para cima e para baixo por, pelo menos, uma razão predeterminada que é uma potência inteira de dois» 2SI “· Processo de acordo com a reivindicação 27, caracterizado por a dita, pelo menos, uma relação predeterminada ser 16;1. para um 29i - Processo de autoteste de circuitos e elementos num medidor de electricidade electrónico e digital do tipo tendo sensores de linha de corrente e voltagem de -fase, para proporcionarem amostras dos sinais analógicos de corrente e voltagem, aos conversores de corrente e voltagem de analógico para digital, respectivamente, pelo que os sinais analógicos de corrente e voltagem são convertidos em palavras digitais de corrente e voltagem, respectivamente, para transferencia 71 173 11ME00S49/SS6/S51 processador de sinal digital, para processar as palavras de corrente e voltagem e gerar impulsos de saída proporcionais ao consumo de energia, caracterizado por compreender os passos de; (a) permitir executar gerar um sinal de permissão de autoverificação para ao dito medidor de electricidade electrónico e digital as operações de autoverificação durante um período prescritof par (fa> proporcionar o dito sinal de permissão da os d it os se nsores d e corrente par a p er m i t i r autover i f icação uma ver i f i cação d a sua i n t eg r i d ade; <c) aplicar, em resposta ao dito sinal de permissão de autoverificação, um sinal de teste de voltagem de um nível prescrito, para cada dos ditos conversores de corrente e voltagem de analógico para digital; <d) processar, no dito processador de sinal digital, palavras de corrente e voltagem digitais, dos ditos conversores de corrente e voltagem de analógico para digital, respectivamente, para efectuar a geração a partir dos mesmos de impulsos proporcionais às amostras de teste de consumo de energia eléctrica, como determinado pelo nível do dito sinal de teste de voltagem? e <e> durante o período das operações de autoverificação, íi) gerar um sinal de falha de teste de corrente se falha, a integridade de qualquer um dos sensores de corrente, para passar um sinal de corrente, Cii) gerar um sinal de falha de teste de voltagem, se falha o conversor de voltagem de analógico para digital, para gerar uma palavra de voltagem de uma grandeza prescrita, e íiii) gerar um sinal de falha de processador de sinal digital se falha o processador para gerar um número prescrito de impulsos dentro de um período de tempo determinado.
301 - Combinação, num medidor de electricidade electrónico do tipo para medição de energia eléctrica de linhas de distribuição de potência poli-fâsieas, caracterisada por compreender? 30- 71 173 11ME00S49/226/251 <a) um registador electrónico de um tipo que utiliza um sinal de base de tempo aplicado externamente para manter o tempo; e (b) meios de fornecimento ao dito registador electrónico do dito sinal de base de tempo a uma frequência que é a mesma que a frequência das fases de voltagem das linhas de distribuição de potUncia, incluindo os ditos meios de fornecimento, meios de descodificação para monitorizarem as fases de voltagem das linhas de distribuição de potência, monitorizando os ditos meios de descodificação voltagens de fase activas e inactivas, para proporcionarem selectiva e continuamente o sinal de base de tempo ao dito registador electrónico, a partir de uma fase de voltagem activa seleccionada, quando as outras fases de voltagem estão i nactivas. 31 § Cornb i nação, de acordo com a reivindicação ΏΛ WV 1 caracterizada por o dito medidor de electricidade electrónico ser um medidor digital, incluindo meios cie selecção da tipo, para configurarem digitalmente o medidor como um de uma pluralidade de diferentes tipos seleccionados de medidores, alguns dos quais não requerem a medição das fases seleccionadas das fases de voltagem, proporcionando os ditos meios de selecção de tipo, sinais para os ditos meios de descodificação para impedirem a monitorização das fases de voltagem seleccionadas como determinado pelo tipo de medidor seleccionada para evitar assim, o fornecimento do sinal de base de tempo ao dito registador electrónico das fases de voltagem não requeridas. 32i -· Combinação de acordo com a reivindicação 30, caracterizada por incluir adicionalmente meios de indicador, que respondem ao dito sinal de base de tempo, para indicarem a presença de, pelo menos, uma fase de voltagem activa. 33i - Processo de fornecimento de um sinal de base de tempo para um registador electrónico, num medidor de electricidade electrónico do tipo para medição da energia eléctrica de linhas de distribuição polifásicas, caracterizado por compreender os passos de: 31' ~~} ·{ 4 "“jr-t i .1 .1 i

<a) monitorizar as fases de voltagem das linhas de potência para voltagens de fase, activa e inactiva, parai fornecer o sinal de base de tempo| (d) fornecer, normalmervce, o sinal cie bases de tempo a par11 ir de uma das fases de voltagem activas quando, pelo menos, uma outra fase de vo11agem está activa| (c) seleccionar uma fase de voltagem activa prescrita, quando uma das ditas fases de voltagem activas se torna inactiva para fornecer assim, o sinal de base de tempo da fase de? voltagem activa prescrita, para continuar o fornecimento do sinal de base de tempo para o dito registador electrónico, durante o mesmo tempo que, pelo menos, uma fase de voltagem está activa.
25. SEI m Lisboa, Por GENERAL ELECTIC COMPANY