PT79224B - Electronic contacts and associated devices - Google Patents
Electronic contacts and associated devices Download PDFInfo
- Publication number
- PT79224B PT79224B PT7922484A PT7922484A PT79224B PT 79224 B PT79224 B PT 79224B PT 7922484 A PT7922484 A PT 7922484A PT 7922484 A PT7922484 A PT 7922484A PT 79224 B PT79224 B PT 79224B
- Authority
- PT
- Portugal
- Prior art keywords
- circuit
- electronic
- terminal
- terminals
- coupled
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Burglar Alarm Systems (AREA)
- Details Of Aerials (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Networks Using Active Elements (AREA)
Description
Descrição do objecto do invento
que INTERNATIONAL STANDARD ELECTRIC CORPORATION, norte-americana,in. dustrial, com sede em 320 Park Avenue, Nova Iorque, Nova Iorque 10022, Estados Unidos da América, pretende obter em Portu. gal, paras
«CONTACTOS ELECTRÓNICOS E DISPO. SITIVOS QUE LHES ESTÃO ASSOCIADOS”·.
MOO. 71 — 3.000 EX. — 03-34
0 presente invento refere-se a contactos electrónicos que permitem estabelecer uma baixa ou alta impedância entre um primeiro e segundo terminais, sob controlo de um circuito que fornece um sinal de controlo entre um terceiro e um quarto terminais.
Tais contactos electrónicos são usados, por exemplo, na patente belga NS, 896 388, especialmente em relação a um circuito capacitivo de carga controlada que permite carregar positiva ou negativamente uma capacitância que, de acordo com o sinal dessa carga, abre ou fecha um contacto electrónico constituído por dois transístores DMOS de sinais opostos ligados em série, de tal modo que as suas descargas constituem, respectivamente, os dois terminais do contacto electrónico, enquanto as suas fontes estão, cada uma delas, ligadas ao mesmo terminal de capacitância e as suas portas estão ambas ligadas ao outro terminal da capacitância, com a pon sibilidade desta última ser constituída pela capacitância parasitica entre esses terminais emparelhados. Desta maneira, utilizando-se transístores capazes de suportar tensões relati55.737
Remmerie 2_2X
'S
vamente elevadas, obtém-se um contacto electrónico qpe pode ser inserido num circuito em que uma ou outra das polaridades podem surgir nos terminais de contacto. De facto, quando a po laridade da carga na çapacitância de controlo para o contacto é tal que este não oferece uma passagem de baixa resistência, isto é, que os dois transístores estejam bloqueados, os diodos parasiticos que aparecem, para este estado do transístor, entre a fonte e a descarga, estão assim também ligados em opo sição de série, a qual mantém uma -alta impedância sej‘a qual fôr a polaridade aplicada pelo circuito em que o contacto está inserido.
MOD. 71 — 3.000 EX. — 03-34
Um dos objectivos do presente invento é permitir a utilização de um tipo mais vantajoso de contacto electrónico, também capaz de ser controlado pela polaridade da carga duma capacitância e, particularmente, um dispositivo tipo tiristor, adaptado a funvionar com elevadas tensões de ruptura (300 Volts, por exemplo) conforme considerado na patente acima mencionada mas que apenas pode passar corrente nu. ma direcção embora possa bloquear as tensões de uma ou outra das polaridades, tendo os transístores da patente acima mencionada propriedades inversas, isto é, eles podem conduzir a corrente numa ou noutra das direcções mas apenas bloqueiam uma polaridade de tensão.
0 objectivo geral do presente invento é
ae 9
permitir a utilização de tais contactos electronicos ao mesmo tempo que se evita uma complicação do circuito de controlo.
De acordo com uma primeira característica do invento, o contacto electrónico acima definido é caracteri
-255.737
Remmerie 2-2X
zado por estarem previstos dois contactos electrónicos auxiliares e por permitir o estabelecimento duma impedãncii baixa ou elevada, entre o. primeiro e o terceiro terminais, sendo opostas as condições de .impedância destes dois contactos auxiliares·
MOD. 71 — 3.000 KX. — 03-84
Um tal arranjo oferece a vantagem de dois contactos electrónicos do tipo tiristor poderem ser ligados topo contra base e controlados com a ajuda do mesmo circuito de controlo e, particularmente, o da patente acima mencionada, que utiliza uma carga positiva ou negativa para uma capacitân. cia fechar ou abrir o contacto electrónico. Com efeito, com a ajuda dos contactos electrónicos auxiliares, de acordo com a polaridade da tensão aplicada aos terminais do contacto electrónico constituido por dois contactos polarizados ligados em derivação oposta, sera possível obter automaticamente uma ligação entre um terminal da capacitância de controlo e o ter.. minai do principal contacto electrónico que tenha uma dada po.. laridade· Desta maneira, o mesmo circuito de carga da capacitância, isto é o duplicador de tensão CA/CC conversor descrito na patente acima mencionada, devera ser sempre usado para fechar ou abrir aquele dos dois contactos polarizados que esteja efectivamente inserido num circuito de carga e dependendo da polaridade da tensão que surja nos terminais desses con.. tactos ligados em derivação oposta.
Por outro lado, a vantagem dos contactos electrónicos tiristor adaptados a ser controlados da forma indicada e com respeito aos transístores DMOS ligados em oposição de série conforme a patente belga acima mencionada, em vez da ligação de ponta a base proposta, é que a resistência
-355.737
Remmerie 2-2X
para o estado fechado do contacto é distintamente to é, abaixo de XO ohms em vez de 25 + 25 ~ 50 ohms. Além disso, para a solução,tiristor, a superfície necessária de um ci: cuito integrado é reduzida para um quarto.
0 presente invento refere-se também a um dispositivo electronico que faz parte de um circuito que também inclui uma fonte de energia e uma carga, incluindo o referido dispositivo meios para limitar* a dissipação de energia.
MOD. 7J — 3.000 EX. — 03-34
Um tal dispositivo já é conhecido, por exemplo a partir da proposta de patente PCT WO 82/03733. AÍ, os meios limitadores de energia estão desenhados de modo a produzirem uma corrente oposta à tensão ou caracteristica i/V que, a partir da origem, se eleva até uma corrente máxima a uma tensão prédeterminada, se mantém nessa corrente até ser atingida uma tensão máxima e depois cai subitamente para uma corrente práticamente igual a zero. No último ponto de ruptura desta caracteristica, a energia dissipada no dispositivo é máxiraa (corrente e tensão máximas) e em algumas circunstâncias isso pode ser inadmissível, isto é, no caso de o dispositivo ser para integrar num chip electronico.
Um objectivo do presente invento é propor, cionar um dispositivo electronico do tipo acima referido, mas cora um reduzido poder de dissipação.
Este objectivo é atingido devido ao facto de os referidos meios limitadores da energia estarem projectados para produzirem uma corrente oposta a caracteristica de tensão que, com início na origem, atravessa a linha de carga
-455.737
Remmerie 2_2X
'S
do dispositivo e tende daí em diante a seguir o eixo de tensão sem voltar a atravessar a linha de carga definida pela corrente de curto-circuito através do dispositivo e a tensão em circuito aberto que o cruza.
3.000 EX. — 03-34
ι
£
8
a
0 mínimo de energia dissipada no dispositivo ocorre no seu ponto de trabalho, isto é o ponto em que a característica i/V cruza a linha de carga. Sinais anormais in desejados tendo origens várias, tãl como um relâmpago que atinja um tal circuito telefónico ou principal fonte de energia acidentalmente ligada e ele, poderia afectar as caracteristicas do circuito. De facto, tais sinais são adicionados aos sinais normais gerados pela fonte de energia de modo que a posição da linha de carga é modofiçada. 0 ponto de trabalho movimenta-se então ao longo da parte da característica i/v que cruza a linha de carga. No caso desses sinais anormais in desejados se tornarem muito intensos, a linha de carga pode ser deslocada de tal maneira que o ponto de trabalho alcance a extremidade superior da característica i/V. Este ponto de trabalho torna-se então instável e desloca-se para tensões mais elevadas. Dado que a característica i/v segue então a li nha de carga, a energia dissipada no dispositivo durante essa transição do ponto de trabalho é reduzida a um mínimo. Quando os sinais anormais indesejados desaparecem, a linha de carga regressa â posição inicialmente mencionada e devido ao facto de a parte da característica i/V que segue a linha de carga não cruza esta ultima, o ponto de trabalho desloca-se das ten soes mais altas para a sua posição inicial. Isto não seria o mesmo se houvesse um cruzamento entre essa parte da caracteristica i/v e a linha de carga. Com efeito, um tal cruzamento criaria um ponto de trabalho distinto do mencionado acima e
-555.737
Remmerie 2-2X
íWn;.;,L f-vj, .-'Al
T
afectaria o funcionamento normal do dispositivo electronico,
. Outro objectivo do presente invento é per. mitir, para tensões relativamente pequenas, correntes que são muito maiores do que a corrente de curto circuito a fluir através do dispositivo electronico, mantendo ao mesmo tempo as vantagens mencionadas acima para as tensões mais elevadas.
MOO. 71 — 3.000 EX. — 03-34
Este objectivo’ é obtido devido ao facto do que a parte dessa corrente contrária à característica de tensão que cruza a referida linha de carga tem uma primeira porção que se prolonga para tensões que são relativamente muito menores do que a referida tensão de circuito aberto, para uma corrente relativamente muito mais forte do que referida correu te de curto circuito e uma segunda porção que se junta à referida primeira porção referida para a parte da característica que segue a linha de carga.
0 ponto de trabalho do dispositivo pode assim mover-se ao longo da primeira porção da característica l/V de modo que a corrente neste dispositivo possa alcançar o referido valor relativamente elevado para as pequenas tensões sem activar os meios limitadores de energia. Para valores de tensão mais elevados o dispositivo funciona conforme acima deu crito.
Outro objecto do presente invento é igualmente utilizar tais contactos electronicos em sistemas de telecomunicação e particularmente em circuitos de linhas telefónicas, a fim de possibilitar o cumprimento de várias operações de supervisão e controlo, incluindo o fornecimento de um.i
-655.737
Remmerie 2-2X
*»
corrente de campainha, funções que anteriormente eram g^ralmente desempenhadas por meios de contacto de relé mesmo em es taçÕes centrais em- que o resto do equipamento era electrónico
Assim, o invento está também relacionado com um circuito de linhas de, sistema de comunicação que compreende uma série de impedâncias em cada um dos dois condutores de linha e contactos de cada um dos lados dessas duas impedâncias, permitindo ligar selectivamente os seus terminais do lado da central ou da linha respeetivamente ou alternativa mente, aos circuitos auxiliares.
MOD. 71 — 3.000 EX. — 03-84
Pode encontrar-se um tal sistema, por exen pio , no artigo publicado a páginas 316 a 324 do IEEE Journal of Solid State Circuits de Junho de 1983 e mais particularraen.. te a páginas 317. Vê-se aí que as duas séries de resistências servem para alimentar a linha telefónica de ura assinante e também para medir a tensão que aparece a atravessar essas resistências e isso para operações de supervisão e controlo. Do lado da central dessas resistências, pode ser injectada uma corrente de campainha por meio dos contactos correspondentes e por meio da medição das tensões que atravessam as resistências pode-se assim supervisar a operação do toque da campainha. Por outro lado, do outro lado das resistências, os conta., ctos do lado da linha do assinante permitem ter acesso a barras para se executarem ensaios, tanto internos (na direcção da central e através das séries de resistências) como internou na direcção da linha do assinante. Até agora, esses contactos eram geralmente realizados por meio de contacto de câmbio de três relés que automáticaraente implicavam que quando o elemen.. to fixo do contacto se encontrava fechado em relação a um dos
-755.737
Remmerie 2-2X
circuitos de controlo por derivação, o elemento de corte^ liga do em série com uma das resistências estava automaticamente aberto e vice-versa.
De acordo com outra caraeterística do pre sente invento, estes contactos são constituídos por quatro pa res de contactos electrónicos, o primeiro ligando a linha às impedâncias, o segundo ligando estas à central, o terceiro li. gando as impedâncias do lado da linha a um primeiro circuito auxiliar e o quarto ligando-as, do lado da central, a um segundo circuito auxiliar.
re-eo — -xa oooe — t£ ·αοη
De acordo com ainda uma outra caracteristica do presente invento, apenas o primeiro par de contactos electrónicos estã equipado com meios limitadores de energia tais como acima descrito.
De acordo com uma caracteristica adicional do presente invento os oito contactos electrónicos, que são sempre accionados aos pares, são adicionalmente controlados de tal maneira que apenas oito combinações entre as dezasseis possíveis para os quatro pares, são permitidas.
De acordo com ainda uma outra caracteristica suplementar do presente invento, o dispositivo de contro lo dos quatro pares de contactos electrónicos compreende um descodificador adaptado para ser alimentado por três sinais binários em paralelo e que fornecem quatro sinais binários de saída para controlar os quatro pares de contactos electrónicos.
-855.737
Remmerie 2-2X
1
MOD. 71 — 3.000 EX- — O3-E4
Desta maneira torna-se particularmente possível realizar, sob a forma de um único circuito integrado não apenas uma série de oito contactos electrónicos capazes de suportar tensões rélativamente elevadas e pares operacionais, mas também o controlo da operação desses contactos electrónicos, tanto com a ajuda de um código que compreende apenas três elementos binários, como directamente por meio de um sinal correspondente aos pares de contactos electrónicos. Esta versatilidade pode ainda ser aumentada por meio da incorporação num tal circuito electrónico de um relógio que permite accionar os circuitos de controlo dos contactos electrónicos de maneira descrita na patente acima mencionada, evitando -se assim confiar num circuito de relógio separado.
0 presente invento sera melhor compreendi do e outras características suas que aparecem nas reivindicações serão melhor delineadas a partir da descrição pormenorizada que se segue, de realizações preferidas, a ser lida em conjunto com o exame dos desenhos que acompanham a referida descrição e que representam:
Fig. 1, o circuito de um contacto electrónico de acordo com o inventoJ
Fig. 2, o circuito de controlo do contacto electrónico da patente acima mencionada e modificado de acordo com o presente inventoJ
Fig. 3, o elemento do circuito de linha telefónica que incorpora oito contactos electrónicos de acordo com o inventoj
-955.737
Remmerie 2-2X
Fig. 4, o conjunto dos circuitos íque per
os oito contactos electrónicos, representade um unico bloco na Fig. 3j
mitem controlar
dos sob a forma
Fig. 5, um circuito de protecção de entrada representado em bloco na Fig. 4J
MOD. 71 — 3.000 EX. — 03-34
Fig. 6, uma porta electronica representada era bloco na Fig, 4j
Fig. 7t uma dupla porta electronica controlada por impulsos de relógio e representada em bloco na Fig. 4}
Fig, 8f o circuito produtor dos impulsos de relógio e representado em bloco na Fig, 4;
Fig, 9, um primeiro circuito lógico utilizado para realizar o descodificador representado em bloco na Fig. 4j e
Fig. 10, um segundo circuito lógico utilizado nesse descodificador;
Fig, 11, outra realização do circuito de um contacto electrónico da Fig. 1, que inclui circuitos de protecção de energia de acordo com o invento}
Figs. 12 e 13, características da corren te contrária à tensão dos circuitos de protecção de energia da Fig. 11, não estando as características desenhadas â escala}
-1055.737
Remmerie 2-2X
ι
Fig. 14, características de corrçnte oposta à tensão do contacto electrónico representado na Fig,11 não estando a característica desenhada à escalaj
Fig, 15, um circuito de indicação de falhas FC associado aos circuitos de protecção de energia representados na Fig, 11 e também mostrados na Fig, 3.
MOD. 71 — 3.000 EX. — 03*84
0 contacto electrónico capaz de suportar tensões realtivamente elevadas e representado na Fig. 1, pode fazr parte de um conjunto de oito contactos electrónicos idênticos (Fig. 3) organizados sob a forma de quatro pares de con.. tactos, estando sempre os dois contactos de um par simultânea., mente abertos ou fechados, estando esta combinação adaptada a ser utilizada num circuito de linhas telefónicas e particular mente conforme o descrito na patente belga Νδ, 896 468, Além dos oito contactos electrónicos que correspondem ao da Fig, 1 e aos oito circuitos para tais contactos que aparecem na Fig. 2, que correspondem no essencial, ao circuito de carga capacitiva controlada da patente belga NS, 896 388, a Fig, 4 representa um descodificador adaptado a ser activado tanto por três como por quatro sinais binários. No primeiro caso, as oi.. to combinações possíveis dos três sinais binários são descodificados em quatro terminais de saída usados, respectivamente, para controlar os quatro pares de controlos electrónicos. No segundo caso, o sinal habilitador permite que, desta vez, os quatro sinais binários de entrada sejam aplicados, respectivamente, às quatro portas electrónicas enquanto o mesmo sinal inibe o funcionamento do descodificador. Adicionalmente, o ci? cuito da Fig, 4 compreende, à saída do descodificador, um con-1155.737
Remmerie 2-2X
versor destinado a produzir sinais apropriados para o circuito de carga capacitiva da Fig. 2 e isso com auxílio de um oscila dor que produz- impulsos de relógio complementares.
MOO. 71 — 3.000 EX. — 03-84
Os cinco elementos acima identificados, isto êf os contactos electrÓnicos, o circuito de controlo, o descodificador, o conversor e o oscilador de relógio podem es tar associados num mesmo circuito integrado, combinando um contacto lógico de baixa tensão DCMOS e um contacto TRIMOS de alta tensão, A técnica de fabrico utilizada, pode particularmente empregar o processo descrito na patente belga 897 139·
0 conjunto proporciona então quatro pares de contactos electrÓnicos adaptados a bloquear nas duas direcções, tensões de 300 Volts e tendo uma resistência dinâmica de 10 Ohms quando estão condutivos, flutuando os dois terminais de cada contacto electrónico em relação ao circuito de controlo. Os quatro peres de contactos podem ser accionados de acordo com as 16 combinações possíveis, com a ajuda de quatro sinais binários ou de acordo com oito condições prédeterminadas por meio de três sinais binários.
Voltando à Fig. 1, vê-se que o controlo electrónico compreende dois elementos idênticos S e S’, de tal maneira que apenas o primeiro foi representado em pormenor. Em função do sinal de controlo, o circuito S pode apresentar uma impedância ou baixa ou elevada, entre os seus dois
terminais de saída S e S aos quais estão ligados, respecti2 2»
vamente, os correspondentes terminais S’^ e S* de S’, estando assim os dois circuitos unidos em anti-derivação. Isto per mite accioná-los sob três diferentes condições: tanto S como S’ apresentam uma alta impedância entre os seus terminais, S
-1255.737
Remmerie 2-2Χ
ίζ
apresenta uma baixa impedância para uma polaridade de tepsao nos terminais do contacto enquanto que S’ pode apresentar tam bém esta baixa impedância mas para a outra polaridade.
re-εο — -xa οοο'ε — ιζ. aow
0 circuito S é do tipo TRIMOS essencialmente constituído por um transístor T do tipo PNP associado a um transístor T0 do tipo NPN de forma a formarem um tiristor entre terminais e S^. A fabricação de um tal dispositi vo arrasta geralmente o aparecimento de um transístor parasitico T do tipo PNP que está ligado em paralelo aos dois primeiros. Esta combinação tiristor é controlada pelo transístor N do tipo DMOS associado ao transístor P do tipo PMOS e cujas portas interligadas ao mesmo terminal S^ apresenta uma capacitância C dirigida para o terminal S% do contacto, ao qual a descarga do transístor P e a fonte do transístor N estão liga dos.
Desta forma, assumindo-se que a capacitân cia C tenha sido carregada positivamente no seu terminal ligado às duas portas dos transístores P e N relativamente ao terminal S , e que por outro lado, a tensão no terminal S é
X* 1
mais positiva do que a do S , o transístor N torna-se conduA
tivo, o que permite que a corrente flua do terminal para o
terminal S através do transístor T devido ao transístor N Z X
se curto-circuitar pela sua passagem descarga/fonte à base do
transístor T ao qual esta descarga está ligada, estando o emissor de ligado a S*. 0 efeito desta condutabilidade de
T é o de bombear corrente para a base do transístor T que 1 A
se encontra directamente ligado ao colector de T de forma que T que é do tipo NPN começa a bombear corrente para a baJH
se de T que está directamente ligado ao colector do T cujo 1
-1355.737
Remmerie 2-2X
ΜΟΒ. 71 — 3.000 EX. — 03-84
emissor está directamente ligado a Sp Desta maneira, por esse efeito cumulativo, os dois transístores T e T estão co_
1 z
locados num modo de saturação, oferecendo uma baixa impedância entre S e S , 0 transístor T que é do mesmo tipo PNP 1 Z j
que a Τ , estando as bases e os emissores desses dois transis
tores respectivamente interligados, enquanto que o colector
de T está no potencial de S , torna-se também condutivo mas, 3 2
conforme indicado, isso refere-se a um elemento parasitico sem influência na operação principal do circuito.
Oferecendo o contacto polarizado S uma baixa resistência entre e S^, pode agora ser reposto na sua condição de alta impédância por meio de uma carga ou capacitância negativas C, arrastando este potencial negativo nas portas dos transístores P e N, relativamente a S2, a condução do transístor P que é do tipo FMOS. Enquanto que o tran sistor N do tipo NMOS tem a sua descarga ligada à base de Tp a fonte de P encontra-se ligada ao colector Τ , de tal maneira que P extrai corrente do colector Tp de forma que a corrente da base de se torna insuficiente para manter a condutabilidade deste transístor NPN que, por efeito cumulativo, arrasta o seu bloqueamento e o de e T^, tornando_se o tirostor Tji/2 n^° condutivo. Notar-se-á ainda, com base na Fig. 1, que os substractos P e N estão ligados à descarga N e à fonte de P, respectivamente.
0 outro contacto S>, apenas apresentado sob a forma de um bloco na Fig. 1, funciona exactamente da forma descrita, mas desta vez sob o controlo duma carga positiva ou negativa na capacitância C* e, mais particularmente,
no seu terminal S . relativamente ao seu terminal S» . Mas 4 z
-1455.737
Remmerie 2-2X
4
estas operaçoes do meio contacto S’ produzir-se-ao desta vez quando a polaridade do circuito em que os comutadores estão inseridos em anti-derivação é positiva em S1 em relação a S»2, Deve notar-se què a realização de S/S’ num único circui. to integrado arrasta uma ligação entre a base comum de T* e T para os dois contactos Se S*.
MOD. 71 — 3.000 EX. — 03-84
Como já foi indicado na patente belga Nô. 896 388, capacitâncias tais como C e C’ podem ser constituídas por capacitâncias parasiticas, particularmente aquelas que aparecem nas portas dos transístores P e N, no caso da ca pacitância C. Tanto C como C’ podem ser carregadas com uma po laridade desejada por intermédio do circuito de controlo representado na Fig. 2 e que corresponde essencialmente a uma
m z z
versão ja descrita na patente belga mencionada em ultimo lugar.
De facto, os transístores NA e NB, que são ambos do tipo NMOS, estão representados na Fig. 1 como tendo as suas fontes directamente ligadas ao terminal S^, enquanto as descargas de NA e NB se encontram ligadas, respecti vamente, a S e S . Por outro lado, a porta de NA encontra-se
X £
ligada a S enquanto que a de NB está ligada a S . Tal arranΜ X
jo de circuitos tem como consequência que, se o potencial de S fôr, por exemplo, mais elevado do que o de S , o de S não pode situar-se fora desse limite e os transístores NB e NA es tao, respeetivamente, condutivos e bloqueados, o que de facto implica que o terminal S está praticamente (0,7 Volt) ligado ao terminal S e com referência à Fig, 2 vê-se que é de facto a capacitância C que está efectivamente ligada entre os terminais S, e S_ do dispositivo de carga representado na Fig.2,
4 3
-1555.737
Remmerie 2_2X
Os diodos parasiticos entre a fonte e a descarga d<|s transístores NA e NB, isto é, DA e DB conforme representado na Fig, 1, estão polarizados de tal forma que desempenham um papel análogo ao habilitarem o terminal a alinhar-se com o poten ciai existente no terminal quando o ultimo é menos positivo do que o do terminal S
ΜΟΒ. 71 — 3.000 EX. — 03-84
Evidentemente, perante a simetria do circuito constituído pelos transístores NA e NB, quando o potencial de é mais elevado do que o de S*, as condições são invertidas e seguindo a condutabilidade de NA ou DA, o terminal S é agora práticamente ligado ao terminal S’ de tal ma3 &
neira que, nessas circunstâncias, é a capacitãncia C’ que está efectivamente ligada aos terminais de saída e do cir cuito de controlo da Fig, 2,
Desta maneira, um único circuito de controlo pode fechar ou abrir automáticamente o meio contacto electronico S ou S’, dependendo da polaridade da tensão aplica da entre terminais S^/S* por um lado e S^/S*^ Pe^-° outro.
Como já foi indicado,o circuito da Fig.2 está descrito no essencial na patente belga NS, 896 388 e par ticularmente em relação â Fig. 6 dessa patente que é muito se melhante à Fig.2. Este último constitui um conversor CA/CC sob a forma de um duplicador de tensão em cascata de onda com pleta e alimentado simétricamente por impulsos reguladores de polaridade complementar. 0 controlo de polaridade do circuito da Fig. 2 é efectuado pelo sinal de CC aplicado à série de ca pacitâncias C enquanto que os sinais reguladores complemenw
tares CL e CL são permanentemente aplicados às duas outras
-1655.737
Remmerie 2-2X
pfiKTNi^f
- ·< · ' M,
1.000 £Χ. — 03-14
I
b
d
3
séries de capacitãncias de entrada e C^, respectivamente Da mesma maneira que para a capacitância de saída C/C* (Fig,lj presente entre os-terminais e s2/s’y as tr®s capacitâncias de entrada não são necessariamente constituidas por elementos físicos discretos, 0 primeiro rectificador duplicador de tensão é essencialmente constituido por uma série de capa citâncias C* seguida por um diodo em série D*, o transístor P do tipo PMOS para alcançar a capacitância de derivação C/C entre os terminais S e S , estando o diodo de derivação deste duplicador de tensão D2 ligada conforme está indicado, entre a junção de e D*, por um lado, e a de C^ e da porta de P , por outro, Quando o potencial de controlo CC aplicado a capacitância em série C corresponde aos impulsos reguladores
O
CL aplicados â capacitância em série C2, é o circuito de carga descrito que é eficaz a assegurar uma carga da capacitância C/C', de tal maneira que o potencial no terminal S será
Τ'
mais positivo do que o do terminal S^,
No caso inverso, quando o sinal de contro lo CC aplicado à capacitância em série corresponde aos impulsos reguladores CL aplicada permanentemente à capacitância em série C^ a capacitância de saída C/C’ ficará carregada,des
ta vez, com S. mais negativo do que S . com os elementos desta 4 3
duplicador de tensão eficazes para carregarem agora negativamente a capacitância de derivação de saída a serem C^, D^, N* e Dque correspondem, respectivamente, a Cp D*, P* e D2, conforme representado na Fig. 2, sendo o transístor N* do tipo NMOS,
Como na patente belga N2, 896 388, o circuito de carga positivo que utiliza a condutabilidade do tran
-1755.737
Remmerie 2-2X
MOO. 71 — 9.000 EX. — 03*94
sistor P é completado pelo transístor N do tipo NMOâ, cuja à 1 |
descarga está ligada a S e a sua fonte à capacitância C por 3
meio de um díodo em série D , estando a porta de N ligada a 5 &
S . Esta ligação permite assim completar o circuito de retor. no para a carga positiva, fornecendo-lhe uma passagem entre o terminal de saída "terra” S e o terminal de entrada "terra" constituído pelo electrodo da direita da capacitância em série C^. Semelhantemente, sob uma carga negativa da capacitância de saída entre S e S , a passagem de retorno é desta vez
4 3
efectuada por intermédio do transístor P^ do tipo PMOS em série com o díodo D , correspondendo estes dois elementos a N„ e D^, respectivamente, conforme indicado pelo circuito que é práticamente idêntico ao da Fig. 6 da patente belga N2896 388 com a excepção dos dxodos e D que desta vez podem encontrar-se do lado da fonte dos transístores F e N , respectiva mente, em vez de estarem localizados do lado da descarga como na patente anterior. Outra versão deste circuito, representa da na Fig. 4 dessa patente anterior, coloca já os díodos e
do lado das fontes dos transístores P^ e Np mas neste circuito as portas dos transístores P2 e N2 foram interligados a um outro circuito e não ligados às descargas dos transístores
P e N (S ) de tal maneira que os díodos D e D. estejam do. 114 ,5o
lado'da descarga dos transístores e ? , Por outro lado, na versão da Fig. 2, os quatro díodos Dp D^, e D^ estão todos localizados do lado da fonte dos transístores, à qual elen estão associados de tal maneira que, com os díodos Dp D^ e
estejam todos arranjados do lado das três capacitâncias de entrada ^j/2/3* θ último díodo liga directamente as ca., pacitâncias C e C da mesma maneira que na patente anterior
A 0
e os díodos de Zener D , D e D em paralelo, respectivamente, 7 8 9
com os terminais e a Passa£em fonte/descarga dos transis..
-1855.737
Remmerie 2-2X
tores N e P estão também ligados da mesma forma qu£ anteriof z z
mente.
MOD. 71 — 9.000 EX. — 03-94
0 circuito integrado IC que pode incorporar oito contactos electrónicos conforme representado na Fig. 1, bem como oito circuitos de controlo conforme represen tados na Fig, 2, aparece sob a forma de um bloco na Fig, 3 que corresponde essencialmente a uma parte da Fig, 1 da paten te belga N? 896 468, que conduz a'um circuito de linha para um sistema telefónico electronico. Conforme representado na Fig. 3, uma linha de assinante (não representada) pode terminar nos terminais LT e LT , preferentemente através de um
X x*
circuito de protecção de sobretensão, tal como aquele que é
objecto da patente belga Ne 896 468. Por meio do primeiro con
tacto electronico S* parte do circuito integrado TC, o termi
nal LT pode ser ligado à resistência em série R* e depois,
por meio de um segundo contacto emectrónico em série, isto é,
S 1, para o circuito SLIC que contém outros elementos do cirz
cuito de linha electronico. 0 circuito entre o segundo terminal de entrada LT e o circuito SLIC é exactamente semelhante
z
S , R„, S correspondendo a S , R , S , respectivamente. x z z Z Z X X X Z X
Além dos contactos em série que possibilitam a ligação das rej.
sistências entre C ° c^rcu;*-to SLIC, essas resistências
podem também ser ligadas via quatro contactos de derivação pa|
ra os circuitos de ensaio TC (S para R^ e S^ para R^) do
lado do assinante (LT.^), por um lado, e para o circuito de
campainha RC (S para R. e S para R ) do lado da central 41 x 4*
(SLIC), por outra. As ligações (não representadas) que vão dos terminais das resistências de alimentação Para 0 SLIC
habilita esta última a supervisar os potenciais que aparecem através dessas resistências.
-1955.737
Remmerie 2-2X
0 funcionamento dos oito contactos é con
trolado a partir do SLIC através de quatro condutores que ter
minam nos terminais IC^/2/3/4’ os con^act°s de um par como se
ja a serem controlados pelos mesmos sinais de modo' que
11/ 1«
os dois fios da ligação são comutados simultaneamente. 0 quar to condutor que alcança IC^ está, no entanto, indicada com li nhas tracejadas, dado que esse controlo pode ser efectuado de acordo com um modelo de controlo que apenas utiliza três sinais binários, um modelo de sinal de selecção aplicado ao ter minai IC^ que determina se tres ou quatro sinais binários sao utilizados para controlar os quatro pares de contactos S
H/12
MOD. 71 — 3.000 EX. — 03-84
S2l/22’ S3l/32 ® S4l/42*
Esta versatilidade do circuito IC baseia
-se no facto de a localização desses quatro pares de contacto^
directamente de cada lado das resistências R e R„ habilita a x
assegurar um controlo adequado com um numero de estados de li gação que não vão além de oito. Consequentemente, quando os quatro pares de contactos do circuito IC são utilizados para qualquer aplicação, circuito de linha ou outro, que necessitem entre 9 e 16 condições possíveis para a combinação desses 4 pares nas suas condições aberta ou fechada, cada um dos qual tro sinais binários nos terminais ^^1/2/3/4 conlr°lar di··
rectamente o estado de um par de contactos. Por outro lado, particularmente no caso dos circuitos de linhas de telecomuni^. cações que serão descritos mais detalhadamente, podemo-nos contentar com um máximo de oito condições e o sinal de selecção no terminal IC^ indicará desta vez que apenas os três sinais binários nos terminais têm de ser tomados em conl
sideração e as oito combinações possíveis desses sinais serão transformadas com a ajuda de um descodificador DEC em quatro
-2055,737
Remmerie 2-2X
»e-eo — xa oooe — ix aow
sinais binários cada um dos quais pode controlar unr par de contactos.
Este aparece sob a forma de um bloco na Fig. 4, que representa os elementos constitutivos do circuito IC da Fig. 3, excepto os contactos electrónicos e os seus cir cuitos de controlo de carga capacitiva já descritos em relaçã) às Figs. 1 e 2, respectivamente.
Na Fig. 4, cada uma das entradas IC^^ /3/4/5 acoplada à entrada de um inversor correspondente
2/4/ $ θ C°m excePÇã°> no caso de IC^ em que a ligação é directa, através de um circuito de protecção idêntico PC
1/2/
Isendo o circuito PC^ detalhado na Fig. 5.
Esta ultima mostra que o terminal IC^ es
tá directamente ligado ao terminal de saída A, sendo o código
binário de entrada para IC identificado por ABCD, os terminai 3
de saída B, C, D correspondendo aos terminais -^^2/3/4 resPe~
ctivamente. 0 terminal de entrada IC, está ligado aos polos
V e V de uma fonte CC através dos díodos D e D respecti 1 à 111/
vamente, limitando estes o potencial em IC^/A entre os aplicados em V e V , este último potencial, 0 Volt por exemplo, sendo mais negativo do que o de V , 15 Volts, por exemplo.Tor outro lado o transístor P do tipo PMOS tem a sua fonte ligaO
da a V , a sua descarga a A e a sua porta a V de tal maneira que está continuamente condutivo. 0 transístor T^, representado em linhas tracejadas como sendo do tipo NFN e tendo a sua união ligada a IC^ e o seu emissor a V^, pode ser usado para trazer um sinal de controlo binário a IC^. Se a sua base estiver com o potencial de V*, ele está condutivo e deixa a
-2155.737
Remmerie 2- 2X
corrente passar de V para V , através de P e T em série, A ι Λ j 4
impedância deste último transistor sendo menor do que do F ,
o terminal A mantém-se no potencial de VFor outro lado, se
a base de T t estiver ão potencial de V de modo a floquear T 4 2
o terminal A está ao potencial de Vtransmitido através de
V
MOD. 7t — 3.000 EX. — 03-34
A Fig, 4 indica que os quatro potenciais
(ABCD) nas saídas de ^^1/2/3/4 s^° aP^-^caé°s a terminais tais
como D de uma porta GD, através de inversores tais como IV ,
4
de tal maneira que um codigo binário complementar ABCD apa rece nas entradas dessas portas (portas idênticas a GT, previstas para os sinais nos terminais A, B e C) em relação ao codigo binário ABCD nas saídas ^^j/2/3/4* ^r®s desses sinais binários ABC são, por outro lado, aplicados ao descodificador DEC, beto como os dois sinais A e B complementares a A e B
e obtidos pelos inversores IV e IV em cascata com IV e IV, 0 7 1
respectivamente.
Antes de explicarmos com a ajuda das Figs. 9 e 10, como é que o descodificador DEC pode transformar vantajosamente as oito combinações de três sinais binários ABC em combinações particulares de quatro sinais binários nas suas saídas E F G II, a descrição dos outros elementos da Fig. 4 será completada, começando-se com a porta GD acima, a qual está ligada â de uma porta idêntica GH alimentada pela saída H do descodificador DEC, sendo utilizadas três portas idênticas (não representadas) e ligadas de forma semelhante às saídas E F G.
As portas tais como GD e GH são contro-2255.737
Remmerie 2-2X
ladas a partir do terminal IC^ que determina o modo dç funcionamento de IC, com ou sem descodificação pelo DEC, sendo o sinal binário em IC^. aplicado a todas as portas tais como GD/GH, bem como o sinal binário complementar obtido pelo inversor IV
ΜΟΒ. 71 — 3.000 EX. — 03-84
A Fig, 6 reptesenta o circuito de uma porta de transmissão tal como GD e GH, a qual liga o terminal
mm» j
de entrada D ou H para o terminal de saida DH pela passagem fonte/descarga dos transistores Ν ' e F^, ligados em anti-derivação e que são, respectivamente, dos tipos NMOS e PMOS. As suas portas estão ligadas, respectivamente, a IV e IC^ para GD e vice-versa para GH, de tal maneira que uma dessas portas esteja condutiva e a outra bloqueada em função do sinal de selecção de IC^ que permite escolher para terminais tais como DH, tanto o sinal D e parte de um código binário de quatro ele mentos identificando cada um deles um par de contactos tais como (Fig. 3), como o sinal H, isto é, um dos quatro
elementos binários descodificados pelo DEC a partir dos três elementos binários ABC.
Conforme indicado na Fig. 4, o sinal no terminal tal como DH tem ainda de ser sincronizado pela porta tal como GC, com os impulsos reguladores fornecidos pelo oscilador CO a ser aplicado, tal como os sinais reguladores comple mentares GL e CL, às três capacitáncxas de entrada do
conversor CA/CC simétrico (Fig. 2) que serve para carregar positiva ou negativamente as capacitâncias C/C’ que controlam os contactos electrónicos polarizados S/S* ligados em anti-derivação (Fig, l).
A Fig. 7 representa o circuito da porta
-2355.737
Remmerie
MOD. 71 — 3.000 EX. — 03-84
de relógio. 0 sinal binário no terminal como DH e quej determina a condição aberta ou fechada do contacto correspondente, e desta vez aplicado·para controlar as portas GCA e GCB idênticas às da Fig. 6 mas às entradas dos quais são aplicados os impulsos reguladores complementares CL e CL utilizados pelo os cilador CO. As portas GCA e GCB são controladas de maneira com plementar pelo sinal ΒΠ e seu complemento, produzidos pelo inversor IV^, de tal forma que o sinal de saída DC da porta GC é, ou um impulso CL ou um impulso Cl. complementar, de acordo com o valor do sinal binário em DII.
A Fig. 8 representa o oscilador de relógio CO qoe compreende três inversores IVem cascata num circuito que compreende igualmente as resistências em série e R^ de cada lado do inversor IV*a saída de IVj^ alimentando uma segunda série de três inversores
em cascata,o ultimo dos quais proporciona os impulsos reguladores CL e IV os impulsos complementares CL. 0 oscilador
A "Γ
CO é igualmente alimentado pelas tensões (não representado) e Vp estando esta ultima ligada â entrada de IVu/12/13 através das capacitancias respectivamente. Estas podem ser
de 6 picofarada e R^/de 20 kohms para produzirem oscilações a uma frequência da ordem de 1,2 MHz.
Tal como é indicado pelas setas múltiplas da Fig. 4, o oscilador CO alimenta as quatro portas tais como GC cujo terminal de saída controla dois circuitos de carga tais como os da Fig. 2 para controlar um par de contactos tais como o da Fig. 1, Esta ultima ligação é executada pelo inversor IV„ que fornece o sinal DC de tal maneira que as três si8
nais chegam às capacitancias Cj/2/3 da Fig* 2 através imPe-2455.737
Remmerie 2-2X
dância de saída de um inversor.
0 descodificador DEC da Fig. 4 será finalmente descrito, também com referência às Figs. 9 e 10, que representam o tipo de circuitos lógicos vantajosamente utilizados para a sua realização.
MOD. 71 — 3.000 EX. — 03-84
Com esta finalidade deverá definir_se, em primeiro lugar, as oito condições de um circuito de linha telefónica que podem ser caracterizadas por uma combinação de sinais de entrada ABC do descodificador DEC. Essas oito condições são identificadas pela tabela de conformidade que se segue:
Sli/12 S2l/22 S3l/32 S4l/42 ABCYÊ F G H
Isolada
Ensaio de Campainhada Supervisão de campainhada Campainhada
Ensaio externo
Ensaio interno
Supervisão
Comutação directa
0 0 0 1 1
0 0 10 1
0 10 0 0
0 110 0
10 0 10
10 10 1
110 0 0
1110 0
1 1 1
1 0 0
1 0 0
1 1 0
1 0 1
0 0 1
0 0 1
0 1 1
0 quadro compreende três colunas que cor respondem aos sinais de entrada ABC, uma quarta coluna para un sinal intermédio Y, cuja utilidade aparecerá mais tarde e quatro outras colunas E F G H que definem os sinais à saída do descodificador DEC, cada uma destas ultimas colunas correspon-2555.737
Remmerie 2-2X
MOO. 7« — 3.000 SX. — 03-84
'11/12 e S2l/22 s3° fechad°S são abertos. A
dendo, conforme indicado, ao estado de um par de contactos, por exemplo, E para
.A barra complementar por cima das referências que identificam esses contactos, corresponde à forma complementar de B F 6 H de tal maneira que a indicação 0 identifica um contacto fechado para as colunas em questão, com o 1 para o contacto aberto. As oito condições para o circuito dc linha aparecem em séries sucessivas, por ordem crescente para o código binário, de 000 a 111 para ABC, correspondendo este ultimo código à comutação directa do circuito de linha da Fig 3, isto é, os contactos em série S
e os contactos em derivação ^31/32 e ^41/42 quarta linha fornece o código 011 para ABC como condições de toque de campainha que permitem ligar RC (Fig. 3) aos terminais da linha de assinante através das resistências
de maneira que as tensões nestas ultimas possam também ser usadas para a supervisão da operação de toque da campainha do assinante chamado. A sexta linha corresponde ao código 101 para ABC e a um ensaio interno (em direcção à central) permitin do, desta vez, ligar a barra de ensaio do TC ao SLIC através das resistências ^or oubro lado, o ensaio externo (em
direcção ao assinante) da quinta linha (100 para ABC) produz uma ligação entre TC e terminal LT^2 sem passar através das resistências enquanto o ensaio de campainhada (001 para ABC) interliga, desta vez, RC e TC através das resistências.
Aparte essas cinco condições, o circuito de linha permite o completo isolamento das resistências (000 para ABC), a supervisão da campainha (010 para ABC) onde o TC é adicionalmente derivado por ^31/3-7 na ligação de saída
-2655.737
Remmerie 2-2X
acima referida, uma supervisão (110 para ABC) em que TC é tam.. bém derivado, mas desta vez, pela ligação normal.
MOD. 71 — 3.000 EX. — 03-34
Cs oito códigos que permitem estas várias condições foram distribuídos pelas oito combinações de contacto Sn/l2, S2j/22, S.^, S4j/42 tal como é indicado pelo quadro e isto para permitir uma realização tão simples quanto possível pelo DEC, De facto, a tabela de correspondências indica que Ε = B e que F = A,' com excepção para ABC = 10(1, que G =0 excepto para ABC = 000 e BC = 11, e finalmente que
«M ff
H = A excepto para ABC = 000, A realizaçao do descodificador DEC é facilitada por estas simples relações de correspondência e pela introdução de Y = 0 excepto para BC = 00, sendo Y um sinal binário intermédio que aparece na quarta coluna do quadro.
Consequentemente,
correspondentes relações de Boole:
podem escrever-se as
Έ « B (Ã + C)=ÃB + BC F = Ã + Ύ = Λ + B C
G = Ã Y + BC = Ã B C + BC
Η = A + Y = Λ + B C
Y = B C ou Y - B + C
em que a segunda expressão para E (Fig. 9) facilitará uma comparação com G (Fig. 10) e as para F, G e H são obtidas substi. tuindo-se Y pelo valor indicado, o de Y correspondente mais directamente aos circuitos lógicos usados e mais precisamente à derivação do da Fig, 10 para G.
-2755.737
Remmerie 2- 2X
3.000 EX. — 03-34
A Fig. 9 representa o circuito lógico CMOS que permite realizar E utilizando três transístores PMOS ligados conforme indicado, entre o potencial V e o terminal de saída que fornece a. função E, bem como três transístores NMOS ligados conforme indicado entre o terminal de saída e o potencial V^, Os três transístores são identificados pelos si., nais A, B, C aplicados às suas portas, tanto para os transistores PMOS como para os NMOS, As suas passagens fonte/descarga estão ligadas de tal maneira que B está em série com uma combinação paralela AC para os transístores PMOS, enquanto a dualidade dos circuitos que compreendem os transístores NMOS implica que B deva estar em paralelo com a combinação em série A C. Daí os sinais A, B, C, serem respectivamente, o complemento dos que intervém na equação que dá E, observa-se, em particular, que se B estiver no potencial baixo, o transístor B entre os transístores PMOS está condutivo, enquanto que o correspondente transístor A e C entre os transístores FMOS, substituindo-os por um curto circuito, enquanto por dualidade os transístores NMOS A e C são substituidos por um circuito aberto, E estaria então a um potencial elevado (V ) que correu ponde a Ε = B, sendo este último o primeiro factor da expressão que define E e uma condição que, como foi previamente indicado, é verdadeira para todas sa combinações de ABC, excepto 100, Mas nesta última combinação, com Λ e C a alto potencial e B em baixo potencial, os transístores FMOS controlados por A e C estão ambos bloqueados enquanto os correspondentes transístores NMOS estão ambos condutivos. Para esta particular combinação, E está assim a um baixo potencial (V ) que corresponde a E «=» B, Para as outras sete combinações, estes quatro transístores A e C (PMOS e NMOS) são irrelevantes porque não podem nem curto-circuitar o transístor bloqueado B (NMOS) nem
-2855.737
Remmerie 2-2X
B condutivo (PMOS) num circuito aberto, duma
seja relevante e que um tenha Ε = B.
ti
pôr o transístor maneira que só B
WOD. 71 — 3.000 EX. — 03*84
A Fig. 10 representa o circuito que per. mite realizar G segundo princípios idênticos aos que foram es. boçados para a Fig. 9, permitindo a segunda forma acima referida para E uma comparação directa com o primeiro para G.De facto, é fácilmente observado que existem quatro variáveis in. dependentes A, B, C e Y para G em vez de apenas três (A, B e C) para E. Desta maneira, quatro pares de transístores PMOS e NMOS ligados conforme indicado, são agora necessários e recor re-se ao valor intermédio variável Y,
Para obter este ultimo, de B e C, bem como FeHdeAeYedeAeY, respectivamente, basta tomar de cada vez metade do circuito da Fig. 10, isto é, os transis, tores B e C, ambos para as séries de transístores PMOS e para os transístores derivados NMOS, controlando-os por meio de si nais apropriados, por exemplo, B em vez de B e C em vez de C para fornecer Y.
Desta maneira, todo o descodificador DEC aue apenas se serve dos cinco sinais A, A, Β, B e C economizando um inversor para C (Fig. 4), apenas utiliza 13 transístores PMOS e 13 NMOS. Faz-se agora referência à Fig. 11 que apresenta o contacto electrónico S da Fig, 3 em pormenor, sendo este contacto uma modificação do representado na Fig. 1, Embora seja ainda do tipo TRIMOS, o tiristor TRX formado entre os terminais e S^ difere ligeiramente do representado esquematicamente representado na Fig. 1, por o transístor PNP T^ é agora substituído por um transístor PNP qu»
-2955.737
Remmerie 2-2Χ
tem dois eléctrodos colectores distintos ligados, respectivamente, aos eléctrodos de porta de dois transístores NPN Q e
jít
Q que substituem o transístor NPN T , não estando representa3 2
do o transistor T^. Além disso, os circuitos de protecção de energia individuais, descritos abaixo em mais pormenor, estão associados ao TRX,
3.000 EX. — 03-34
Deve notar-se que o contacto S é idêr
tico a mas os outros seis contactos não incluem circuitos
de protecção de energia. 0 contacto electrónico S da Fig. 11
inclui dois circuitos idênticos de comutação S e 3’ que estão
acoplados em anto-derivação. Mais particularmente, o terminal
S de S está ligado ao terminal S* de S’, enquanto o termina] X Jb
de S de S está ligado ao terminal S* de S’. 0 circuito de
Μ X
controlo acima mencionado está ligado tanto com S como com S*
via terminal S^. Os circuitos de comutação S e S’ estão tambén
ambos providos de um terminal de saida de detecção DT , DT 1 2»
dos quais apenas DT^ está ligado a um circuito indicador de falhas FC, via terminal de detecção DET^. FC está também incluído no circuito integrado IC e será descrito mais tarde. Porque S e S1 são idênticos apenas um deles, por exemplo S, é agora considerado.
Conforme já mencionado acima, o transi
tor Q do tiristor TRX tem dois eléctrodos colectores distin1
tos ligados aos eléctrodos de base dos transístores Q e Q ,
A 3
respeetivamente. Os eléctrodos colectores dos transístores e Q encontram-se ambos ligados aos eléctrodos de base de Q .
O A
0 terminal S, está ligado ao electrodo emissor de Q, e o ter1 1
minai S está ligado ao electrodo emissor de Q , directamente, 2 &
e ao electrodo emissor de Q via uma resistência sensora
-3055.737
Remmerie 2_ 2X
0 electrodo de base de Q% também está ligado ao electrocjo colector de um transistor NPN 0 , cujo electrodo emissor está li
4
gado ao terminal S . 0 terminal S esta ligado ao electrodo de Z 1
base de via a ligação em cascata de um díodo D^p a passagem colector-emissor de um transistor NPN e uma resistência
12*
MOD. 7J — 3.000 EX. — 03-84
0 cátodo do díodo D encontra-se igual mente ligado ao electrodo emissor de Q via a ligação em série de uma resistência R^a passagem descarga-fonte de um transistor NMOS N e uma resistência R..· 0 ponto de junção da re
11 14
sistência R^ . e o electrodo de fonte de N. está ligado ao ele 14 11
ctrodo de base de um transistor NPN Q cujo electrodo colector o
está ligado ao electrico de base de Q e cujo electrodo emisw
sor está ligado ao terminal S^· θ cátodo do díodo D está tam bém ligado ao electrodo de descarga de um transistor NMOS N^, cujo electrodo de fonte está ligado ao electrodo de base de Q juntamente com o terminal de detecção de saída DT^. Os electro dos de porta de N e N estão ambos ligados ao electrodo de
11 1 jw
descarga de um transistor DMOS N que tem o seu electrodo de fonte ligado ao terminal e o seu electrodo de porta ligado ao terminal S^· Deve notar-se que o transistor DMOS N tem um díodo parasítico (não representado) cujo ânodo está ligado ao electrodo de fonte de N e cujo cátodo está ligado ao electro do de descarga deste transistor, e que os transístores NMOS N e N tem elevadas capacitâncias das portas (não represen11 1 ΛΛ
badas).
0 tiristor TRX é LIGADO ou DESLIGADO por meio de transístores MOS (não representados) correspondendo aos transístores P e N da Fig. 1, controlados via terminal
-3155.737
Remmerie 2-2X
FR; JL
1
S^. Como ja foi mencionado acima, o circuito de comutado S inclui circuitos de protecção de energia que também estão ada ptados a controlar.TRX e cujo funcionamento será descrito em pormenor a seguir.
MOD. 71 — 3.000 EX. — 03-84
0 tiristor TRX está associado a dois circuitos de protecção de energia distintos, chamados, respectivamente, circuito de protecção de energia primário e secundario. 0 circuito primário de protecção de energia compreende os componentes D^^, N12’ ^5’ R11 θ % e> ma^s Parhicularmente, limita a corrente através de TRX quando a tensão através do circuito S excede um valor pré-determinado. 0 circuito secundário de protecção de energia compreende os componentes D ,
£ X
N««> Q , R e R . Deve notar-se que na seguinte descri13 ll 0 14 ll
ção do funcionamento dos circuitos de protecção se parte do princípio de que a tensão no terminal S está positiva em relação à do terminal S de modo que o díodo D está polarizada para a frente. 0 mesmi funcionamento é válido para S* no caso da tensão em S’9 ser positiva em relação à de Sr^.
Os circuitos de protecção primário e secundário são postos a funcionar e desligados pelos respectivos transístores NMOS N e N^, que sao eles próprios controlados pelo transístor DMOS N , guando o tiristor TRX se encon tra no estado de LIGADO, uma tensão de controlo positiva de cerca de + 20 Volts aplicada ao terminal S^ é transmitida para os electrodos de porta de N e N via o díodo parasítico do
transístor N . Em resultado disso, os transístores N e N,
13 11 ι z
estão condutivos e os circuitos de protecção estão em funcionamento. Para DESLIGAR o tiristor TRX, a tensão de controlo err
S, é diminuída do seu valor positivo de cerca de + 20 Volts 4
-3255.737
Remmerie 2_2X
-ê
MOD. 7t — 3.000 EX. — 03-34
para um valor negativo de cerca de - 20 Volts. Durantej esta transição de tensão o TRX DESLIGA-SE quando a tensão em S^ al cança cerca de - 3 Volts, enquanto os circuitos de protecção se mantém em funcionamento, mesmo quando o díodo parasítico do transístor DMOS N está bloqueado. Com efeito, os transis
A 0
tores NMOS ainda estão, então, condutivos devido à tensão positiva engatada pela sua capacitãncia de porta. Quando a tensão em S alcança cerca de - 8 Volts, o transístor N torna*T X U
-se condutivo, de modo que esta tensão de controlo negativa é aplicada aos eléctrodos de porta de N e N e bloqueia-os. Os circuitos de protecção de energia ficam então desligados.
0 transístor M acoplado às capacitâncias de porta dos tranA O
sistores N e N constitui assim um circuito retardador XX X M
que desliga os circuitos de protecção um intervalo de tempo depois do bloqueamento do TRX, Assim, a protecção desse dispositivo mantém-se operativa enquanto o TRX se mantiver no es tado de LIGADO.
Quando o TRX está no estado de LIGADO, nenhuma corrente flui através do circuito primário de protecção de energia, enquanto a tensão que atravessa o circuito de comutação S não exceder cerca de três quedas de tensão de díodos. Esses três díodos são o díodo D , a passagem base-emisA1
sor do transístor e a passagem base-emissor do transístor
Q · Deve notar-se que a corrente que flui através do circuito 4
primário de protecção de energia é tão pequeno que a queda de tensão através da resistência R é negligenciável e que a que
X A - «
da de tensão através das passagens da descarga para a fonte do
transístor condutivo N é também desprezível dado que esta X A»
última queda de tensão é proporcional à corrente de base do transístor Q^ que ainda esta bloqueado. Quando a tensão atra-3355.737
Remmerie 2-2X
vés de S aumenta, o transístor Q torna-se condutivo e| o colector de corrente de Q1 é descarregado a partir do electrodo dc base de para o terminal S^. Como a corrente de base do trar sistor Q2 é reduzida, a corrente do seu colector e, consequentemente, a corrente de base do transístor 0 são também redu1
zidas. Em resultado disso, a porção β Ά) do tiristor TRX DES_ · 1 "
LIGA6SE, enquanto a sua porção β^/β^ pode conservasse LIGADA conforme sera descrito mais adiante. Durante a operaçao acima indicada a corrente principal do transístor Q é limitada pela resistência Reo transístor Q , que ele próprio contro1 x* j
lado pelo transistor N^.
MOO. 71 — 3.000 εχ. — 03-84
Considerando apenas a porção β /β„ do 1 x*
tiristor TRX, a corrente oposta à característica de tensão do circuito de comutação S seria representada na Fig. 12 em que o elemento 1 é a característica i/V normal do tiristor TRX polarizada para diante. Conforme o demonstrado, a tensão V eleva-se para uma voltagem máxima igual às quedas de tensão dos três díodos acima mencionada ;( + 2,1 Volts) e que correspondem a uma corrente máxima I de 320 mili-amperes. Do que
acima se disse segue-se que, o transistor β activa-se a uma 4
tensão máxima que corresponde à corrente I de modo que o TRX de DESLIGA seguindo o elemento 2 da característica i/v representada na Fig, 12. A corrente no tiristor TRX e portantc no circuito de comutação S é então substancialmente igual a zero, seja qual for a tensão através desse circuito, de modo que a característica l/V coincida então quase com o eixo de tensão para as tensões que excedam V^. Deve notar_se que esta característica l/V é válida para o tiristor TRX tal como para o circuito de comutação S.
-3455.737
Remmerie 2-2X
A linha de carga de CC 3 dispositivo d<
comutação S está também representado no diagrama da rig. 12,
Ê definido por dois pontos que correspondem respectivamente à
corrente máxima 1^. (70 mili-amperes) na linha de telecomunica
ções quando esta última é curto-circuitada e à tensão máxima
V (70 Volts) quando essa linha se encontra aberta. Esta linhí L
de carga de CC 3, atravessa o elemento 1 da cracaterística l/\ do circuito de comutaçao S num ponto de trabalho estável 4.
♦
p
ή
3
I
il
ã
3
ή
I
s
3
0
I
Quando sinais anormais indesejados são aplicados à linha de telecomunicações, adicionam-se aos sinais normais gerados pela estação de telecomunicação de modo que a linha de carga se move no diagrama l/V da Fig. 12. Tais sinais anormais podem ter origens variadas, tais como relâmpagos que atingem a linha de telecomunicações ou cabos de alta tensão acidentalmente ligados a essas linhas. 0 ponto de trabalho move-se então ao longo do elemento 1 da caraeterística l/V. Quar do esses sinais indesejados anormais se tornam muito intensos a linha de carga poderá ser deslocada de tal maneira que o por to de trabalho alcance a extremidade superior do elemento 1 ds caraeterística l/V, Este ponto de trabalho torna-se então instável e movimenta-se para tensões mais elevadas, enquanto o TRX se DESLIGA (elemento 2). Não obstante, a tensão máxima através do circuito de comutação S é limitada a cerca de 250 Volts pela sobretensão do circuito de protecção (não representado) acima mencionado, de modo que o ponto de trabalho se situa então no ponto V sobre o eixo de tensão.
Quando os sinais anormais desaparecem a linha de carga de CC regressa à posição desenhada na Fig, 12 ç o ponto de trabalho move-se de V (250 Volts) para V (70 Vol-35
55.737
Remmerie 2_2X
MOD. 71 ~ 3.000 EX. — 03-04
ts) onde o elemento da caracteristica i/V do TRX que coincide com o eixo de tensão, atravessa a linha 3 de carga de CC. 0 ponto de trabalho torna-se assim estável a essa tensão e dado que o circuito primário de protecção de energia ainda se encontra então activo, é impossível I.IGAR o tiristor TRX. Para permitir que o TRX seja de novo LIGADO, o elemento 2 e a parte duma caracteristica i/V do circuito de comutação S que coincide com o eixo de tensão não deverão atravessar a linha 3 de carga de CC, de maneira que nenhum ponto de trabalho estável, como , deverá existir entre e o ponto de trabalho normal 4. Uma solução é utilizar o circuito secundário de pro. tecção de energia descrito em seguida.
Considerando apenas este circuito secuit dário de protecção de energia, quando o circuito de comutação S se encontra no estado de ITGADO, a corrente flui de para S2 (Fig. ll), não apenas via TRX, mas também via díodo D ,
Μ 1
resistência R^, passagem descarga-fonte do transistor NMOS
e resistências R e R^ em série. Enquanto a tensão entre
os terminais S e é relativamente tão pequena que a queda de tensão produzida pelas correntes acima referidas através de R e R em série é menor que a tensão de saturação base11 14
-emissor V de 0,, este último mantém_se bloqueado. A corrente I que flui através de TRX varia então em função da tensão V medida através do circuito de comutação S, de acordo com o elemento 5 da caracteristica l/V representada na Fig. 13. Deve notar-se que, devido aos valores das resistências que serãc dados mais tarde, a corrente I (Fig. 11) que flui através do TRX é muito mais intensa do que a corrente que flui através de circuito secundário de protecção. Assim, a corrente I pode ser considerada como sendo a corrente que flui através do circuite
3655.737
Remmerie 2-2X
de comutação S e, como para a Fig. 12, a característica i/V
MOD. 71 — 3.000 EX. — 03-84
da Fig. 13 é valida para o tiristor TRX tal como para o circuito de comutação. S. Quando a tensão entre os terminais e S é tão elevada que a- queda de tensão produzida através de
ít
Rj* e R^ em série, pelas correntes acima mencionadas, se torna
maior do que V__ de O., este último torna-se condutivo e forBE 6
ma por isso uma derivação para S* para o colector de corrente
de Q · Assim a corrente da base de Q„ é reduzida em resultado 1 3
do que a impedância de TRX aumenta', de modo que a corrente I
que flui através dele varia em função de V, da forma represen
tada pelo elemento 6 da característica i/v da Fig. 13. Esta
variação é função da energia dissipada no TRX por causa da
queda de tensão desenvolvida através do circuito de comutação
S, não só depende de I devido a R estar ligada em série com
o TRX, mas também de V, dado que uma corrente adicional que é
função de V flui através de R<. via R., e R„ Sem R„ „ e R^ .
ii 1314 1314
a corrente I manter-se-ia constante e seria igual à corrente
máxima X , conforme demonstrado pelo elemento 7 da caracterís
tica i/V da Fig. 13. Neste caso, a energia dissipada no cir«w o
cuito de comutaçao S pode tornar_se excessiva dado que elemen to 7 cruza a linha de máxima dissipação de energia 8 do circuito S. Pelas razões acima referidas, o elemento 6 da característica i/V não deverá atravessar a linha 3 de carga de CC For outro lado, devido à energia dissipada mínima no circuito de comutação dá-se no ponto de trabalho deste circuito, isto é no ponto de cruzamento do elemento 5 da característica i/V e da linha 3 de carga da CC, o elemento 6 da característica i/V deverá ser escolhida tão próxima quanto possível da linha 3 de carga de CC, a fim de se obter um mínimo de dissipação de energia no circuito de comutação S. Por essa razão, a parte abrupta do elemento 6 da característica i/V é escolhida se-3755.737
Remmerie 2-2X
melhante à parte abrupta da linha 3 de carga de CC. Ei^ta inclinação é função do rácio R^/R^, De facto, quando principia a conduzir, a sua tensão de saturação base-emissor V po de ser definida pela seguinte expressão:
VVBE- hl’1
R + R + R 11 14 13
Onde Vel são, respectivamente, a tensão que atravessa e a corrente que flui através do circuito de comutação S, Esta ex pressão conduz imediatamente a
MOD. 71 — 3.000 EX. — 03-84
^ll-hj- VBE <h,+ W - V(R11+ *1?
de acordo com os valores das resistências que são
R,_ = 7.6 ohms 11
R = $00 ohms 1 £
R„- = 145 Kilo-ohms
13
R„ , - 1 Kilo-ohms
14
podem tirar-se as seguintes conclusões
*13»
*14^
R.
11
a expressão final é
= VBE · RU - V'R14
de modo que
I - - (v.
R14 -V)
BE
11 13
-38Vê-se claramente a partir desça expres são que a corrente I está dependente da tensão R
14,V.
13
MOO. 71 — 3.000 EX. — 03-84
Dado que o elemento 6 da característica i/V é escolhido tão próximo possível da linha 3 de carga de CC a fim de limitar a energia dissipada no circuito de comutação S a corrente máxima I tem de ser escolhida ligeira&
mente acima de I e a tensão maxima V tem de ser escolhida
Ι··
ligeiramente acima de V^. No presente exemplo e com os valores das resistências dados acima I “ 100 tnili-amperes e ~ ~ 100 Volts aproximadamente. Não obstante, de acordo com as necessidades que são convencionais para um sistema de telecomunicações, o circuito de protecção apenas deverão activar_se para uma corrente que exceda 300 mili-amperes. Se, por esta razão I fôr escolhida mais elevada do que os 300 mili-amperes requeridos, e elemento 6 da característica deverá ser modificada e uma porção dele pode localizar-se acima da linha de dissipação máxima da energia 8· Neste caso, quando o circuito de protecção de energia se torna activo, a energia dissipada em S pode ser tão elevada que este último é destruído.
As desvantagens dos dois circuitos de protecção de energia tomados separadamente, podem ser eliminadas combinando-se esses dois circuitos, fornecendo essa com binação a característica i/V geral do circuito de comutação S representado na Fig. 14. Esta característica tem o elemento 1 e parcialmente o elemento 2 da característica i/V relacionada com o circuito primário de protecção de energia e o elemento 6 da característica i/V relacionada com o circuito secundário de protecção de energia. Dessa figura vê-se claramente que a
-3955*737
Remmerie 2_2X
característica l/V cruza a linha 3 de carga de CC acinfa mencionada num único ponto de trabalho estável e que a energia dissipada no circuito de comutaçao S é reduzida ao seu num mo dado que o elemento. 6 está muito perto da linha 3 de carga CC.
MOD. 7) — 3.000 EX. — 03-84
Um circuito de indicação de falhas FC
está representado na Fig. 15, a FC tem terminais de entrada
DET e DET , terminais LT e LT , terminal de saída F e ter1 Z x z u
minais de fornecimento de energia V (-33 Volts) e V (-48 Volts). 0 circuito de indicação de falhas FC apenas está associado ao circuito de protecção S da unidade de comutação Sn (Fig, 11) e para o correspondente circuito de protecção da unidade de comutação S (não representada). Isto é suficiente para detectar sinais anormais de qualquer polaridade no
anel da linha de telecomunicações ligado entre LT e I.T *
X 4/
Terminal de entrada DET^ do FC está li gado ao terminal de saída de detecção com a mesma denominação do circuito de protecção S da unidade de comutação S (Fig. ll), enquanto que o terminal de entrada DET^ do FC está ligado ao terminal de saída de detecção do circuito de protecção que corresponde a S da unidade de comutação S (não represen
tado). Os terminais LT e LT do circuito dc indicação de faX z
lhas FC, estão ligados, respectivamente, aos terminais com os mesmos da linha do assinante. 0 terminal de saída FQ do circuito de indicação de falhas FC está ligado a um circuito pro cessador de sinais digitais ou DSP (não representado) que faz parte igualmente do circuito de linha de telecomunicações.
0 circuito indicador de falhas FC in.
40-
55.737
Remmerie 2_2X
MOD. 71 — 3.000 EX. — 03-84
clui um transístor NPN cujo electrodo de base estáf ligado
ao terminal de entrada DET^ via uma resistência R^ e cujo
electrodo emissor está ligado ao terminal LT^, 0 terminal de
abastecimento V„ está ligado ao electrodo colector de Q- via DD 7
resistência R _ e díodo Dní) ligados cm série. Outro transistor NPN 0 tem o seu electrodo de base ligado ao terminal de
8
entrada DET. via uma resistência R.. e o seu electrodo emis2 lo
sor ligado ao terminal LT , enquanto que o ponto de junção da resistência R^ e o díodo D^ está ligado ao electrodo colector de Q via díodo D , Este ponto de junção está também li
8 *3
gado aos electrodos de porta de um transístor NMOS N e de um transístor PMOS P , estando o electrodo da fonte de P^ ligado a e o electrodo de fonte de N1 4 ligado a Vqq, Os
electrodos de descarga de P^ e N
14 ---SS
estão ambos ligados ao
electrodo de porta de um transístor NMOS N cujo electrodo
de fonte está ligado a V via uma resistência R . 0 termibb 1(5
nal de saída Ρθ está directamente ligado ao electrodo de des.
carga do transistor N
15*
0 circuito de indicação de falhas FC funciona como segue. Quando nenhum sinal anormal é detectado pelos circuitos de protecção de energia dos circuitos de comutação S de S e ou quando esses circuitos de protecção
estão desligados, a tensão nos terminais de entrada DET* e DET não está suficientemente positiva, em relação aos respectivos terminais LT e LT , para tornar condutivos os transis
1 cu ·
tores e Q , que lhe estão associados. Nenhuma corrente 7 8
flui então através dos díodos D^ β e, consequentemente, através da resistência R^ de modo que a tensão (Vpp) aplicada ao electrodo de porta de N é mais positiva do que a tensão (V _) no seu electrodo de fonte. 0 transistor N fica en
□O * t· ™
-4155.737
Remmerie 2-2X
tao condutivo, enquanto que o transistor P esta bloqueado,
MOD. 71 ~ 3.000 EX. — 03-64
uma .vez que tem a mesma tensão (V^) nos seus eléctrodos de fonte e de porta. Em resultado disso, o transistor é também bloqueado e nenhum sinal é transmitido para o terminal de saída Ρθ. Alternativamente, quando um sinal anormal é deteeta do pelos circuitos de protecção de energia de um circuito comutador S uma tensão, positiva em relação à do terminal LT^ (LT^), aparece no terminal de entrada DET^ (DET^) de FC, Deve notar_se que a tensão no terminal-LT (LT^) ® mais negativa
do que a tensão no terminal V . 0 transistor Q (Q ) tornaJU / o
-se então condutivo e uma corrente pode fluir de para LT
(LT ) via resistência R díodo D (D ) e a passagem cole2 1 7 22 2 J
ctor-emissor do transistor Q_(QO). Em consequência disso, o
7 o
transistor N, . bloqueia e o transistor P torna-se condutivo 14 11
de modo que a tensão V aparece no electrodo de porta do tra^ sistor N que se torna também condutivo. 0 circuito NÍC/R1O gera então uma corrente que é transmitida via terminal F^ para o circuito DSP, estando este último adaptado a tomar as ac ções apropriadas.
Embora os princípios do presente invento tenham sido descritos acima em referência a um dispositivo específico, deve entender-se claramente que esta descrição é feita apenas a título de exemplo e não como uma limitação ao escopo do invento.
0 depósito dos correspondentes pedido! 1 para o invento acima descrito foi efectuado na Bélgica em 19 de Setembro de 1983 sob o Nô. 2/ 60208 (Pat. 897772) e como Patente Europeia era 22 de Agosto de 1984 sob o Nô, 84201211.4
-4255.737
Remmerie 2_2X
-
DESCRIPTION OF THE INVENTION
that INTERNATIONAL STANDARD ELECTRIC CORPORATION, North American, in. with its registered office at 320 Park Avenue, New York, New York 10022, United States of America, wishes to obtain in Portu- gal, paras
«ELECTRONIC CONTACTS AND DISPOSAL. THESE ASSETS THAT ARE ASSOCIATED ".
MOO. 71 - 3,000 EX. - 03-34
The present invention relates to electronic contacts that allow to establish a low or high impedance between first and second terminals, under control of a circuit that provides a control signal between a third and a fourth terminals.
Such electronic contacts are used, for example, in Belgian patent No. 896 388, in particular with respect to a capacitively controlled capacitive circuit which allows to positively or negatively charge a capacitance which, according to the signal of said load, opens or closes a contact electronic circuit consisting of two oppositely coupled DMOS transistors, in such a way that their discharges form respectively the two terminals of the electronic contact, while their sources are each connected to the same capacitance terminal and their respective capacitors. ports are both connected to the other terminal of the capacitance, with the possibility of the latter being the parasitic capacitance between these paired terminals. In this way, using transistors capable of withstanding relative stresses
Remmerie 2_2X
'S
In this case, an electronic contact can be inserted which can be inserted into a circuit in which one or other of the polarities may arise at the contact terminals. In fact, when the weight of the load in the control capacitance for the contact is such that it does not provide a low resistance passage, i.e., that the two transistors are blocked, the parasitic diodes that appear, for this state of the transistor, between the source and the discharge, are thus also coupled in series, which maintains a high impedance to whatever polarity is applied by the circuit in which the contact is inserted.
MOD. 71 - 3,000 EX. - 03-34
An object of the present invention is to enable the use of a more advantageous type of electronic contact, also capable of being controlled by the polarity of the load of a capacitance, and particularly a thyristor type device, adapted to operate with high burst voltages (300 Volts , for example) as contemplated in the above-mentioned patent but which can only be passed naked. although the transistors of the above-mentioned patent have reverse properties, i.e., they may conduct current in one or other of the directions but only block a voltage polarity.
The general aim of the present invention is
a and 9
permit the use of such electronic contacts while avoiding a complication of the control circuit.
According to a first feature of the invention, the electronic contact defined above is
-255,737
Remmerie 2-2X
since two auxiliary electronic contacts are provided and for allowing the establishment of a low or high impedance, between the. first and third terminals, the conditions of .impedance of these two auxiliary contacts being
MOD. 71 - 3,000 KX. - 03-84
Such an arrangement offers the advantage that two electronic contacts of the thyristor type can be connected top to bottom and controlled with the aid of the same control circuit, and particularly that of the aforementioned patent, which uses a positive or negative charge for a capacitance. close or open the electronic contact. Indeed, with the help of the auxiliary electronic contacts, according to the polarity of the voltage applied to the terminals of the electronic contact consisting of two polarized contacts connected in opposite bypass, it will be possible to automatically obtain a connection between a terminal of the control capacitance and In such a manner, the same capacitance loading circuit, i.e. the AC / DC converter voltage doubler described in the above-mentioned patent, should always be used to close or close the main electronic contact having a given power. open one of the two polarized contacts which is actually inserted in a load circuit and depending on the polarity of the voltage arising at the terminals of those contacts connected in opposite shunt.
On the other hand, the advantage of the thyristor electronic contacts adapted to be controlled in the indicated way and with respect to the connected DMOS transistors in series as opposed to the Belgian patent mentioned above, instead of the proposed end-to-end connection, is that the resistance
-355,737
Remmerie 2-2X
to the closed state of the contact is distinctly to is, below XO ohms instead of 25 + 25 ~ 50 ohms. In addition, for the thyristor solution, the required surface area of an integrated circuit is reduced to one fourth.
The present invention also relates to an electronic device which is part of a circuit which also includes a power source and a load, said device including means for limiting power dissipation.
MOD. 7J-3,000 EX. - 03-34
Such a device is already known, for example from PCT patent application WO 82/03733. Thereby the energy limiting means are designed so as to produce a current opposite to the voltage or I / V characteristic which, from the origin, rises to a maximum current at a predetermined voltage, remains in that current until a voltage and then drops suddenly to a current practically equal to zero. At the last breaking point of this feature, the energy dissipated in the device is maxima (maximum current and voltage) and in some circumstances this may be inadmissible, i.e., in case the device is to be integrated into an electronic chip.
An object of the present invention is to provide an electronic device of the above type, but with a low dissipation power.
This object is achieved by virtue of the fact that said energy limiting means are designed to produce a current opposite the voltage characteristic which, starting at the origin, crosses the load line
-455,737
Remmerie 2_2X
'S
of the device and thereafter tends to follow the axis of tension without re-crossing the load line defined by the short-circuit current through the device and the open-circuit voltage that crosses it.
3,000 EX. - 03-34
ι
£
8
The
The minimum energy dissipated in the device occurs at its working point, ie the point at which the i / V characteristic crosses the load line. Unwanted abnormal signals having various origins, such as lightning striking such a telephone circuit or main source of power accidentally connected and it, could affect the characteristics of the circuit. In fact, such signals are added to the normal signals generated by the power source so that the position of the load line is modulated. The work point then moves along the part of the i / v characteristic that crosses the load line. In the event that these unwanted abnormal signals become very intense, the load line may be displaced in such a way that the working point reaches the upper end of the i / V characteristic. This work point then becomes unstable and shifts to higher voltages. Since the i / v characteristic then follows the charge line, the energy dissipated in the device during this transition from the working point is reduced to a minimum. When the unwanted abnormal signals disappear, the load line returns to the position initially mentioned and due to the fact that the part of the I / V characteristic that follows the load line does not cross the load line, the working point moves from the highest tensions to their starting position. This would not be the same if there were a cross between this part of the characteristic i / see load line. In fact, such a crossing would create a different working point from the one mentioned above and
-555,737
Remmerie 2-2X
iw n;.; f vj-L .- 'Al
T
would affect the normal operation of the electronic device,
. Another object of the present invention is per. for relatively small voltages, currents which are much larger than the short-circuit current flowing through the electronic device, while maintaining the advantages mentioned above for the higher voltages.
MOO. 71 - 3,000 EX. - 03-34
This object is obtained because the part of that current contrary to the voltage characteristic crossing said charge line has a first portion which extends for voltages which are relatively much smaller than said open circuit voltage, for a relatively much stronger current than said short circuit run and a second portion which is joined to said first portion referred to the part of the characteristic following the load line.
The working point of the device can thus move along the first portion of the 1 / V characteristic so that the current in this device can reach said relatively high value for the small voltages without activating the energy limiting means. For higher voltage values the device operates as described above.
Another object of the present invention is also to use such electronic contacts in telecommunication systems and particularly in telephone line circuits, in order to enable the accomplishment of various supervisory and control operations, including the provision of a
-655,737
Remmerie 2-2X
* »
which previously were usually performed by relay contact means even at central stations where the rest of the equipment was electronic
Thus, the invention is also related to a line circuit of a communication system comprising a series of impedances on each of the two line conductors and contacts on either side of these two impedances, allowing selectively to connect its terminals on the side from the central or the line respectively or alternatively to the auxiliary circuits.
MOD. 71 - 3,000 EX. - 03-84
Such a system can be found, for example, in the article published on pages 316 to 324 of the IEEE Journal of Solid State Circuits of June 1983 and more particularly on pages 317. It can be seen that the two sets of resistors serve to power the telephone line of a subscriber and also to measure the voltage that appears to cross these resistances and this for supervision and control operations. On the side of the central of these resistors, a bell current can be injected by means of the corresponding contacts and by measuring the voltages across the resistors, one can thus monitor the operation of the bell ring. On the other hand, on the other side of the resistors, the counts on the subscriber line side allow access to bars for carrying out tests, both internal (towards the exchange and through the series of resistors) and interned in the direction of the subscriber line. Hitherto, such contacts were generally accomplished by means of the exchange contact of three relays which automatically implied that when the fixed element of the contact was closed in relation to one of the
-755,737
Remmerie 2-2X
by-pass control circuits, the severing member in series with one of the resistors was automatically opened and vice versa.
According to another aspect of the present invention, these contacts are constituted by four electronic contact pairs, the first connecting the line to the impedances, the second connecting them to the exchange, the third pair. by providing the line-side impedances to a first auxiliary circuit and the fourth by connecting them from the central side to a second auxiliary circuit.
re-eo - - xa oooe - t £ · αοη
According to yet another feature of the present invention, only the first pair of electronic contacts is equipped with energy limiting means as described above.
According to a further feature of the present invention the eight electronic contacts, which are always driven in pairs, are further controlled in such a way that only eight combinations among the possible sixteen for the four pairs are permitted.
According to yet another further feature of the present invention, the control device of the four electronic contact pairs comprises a decoder adapted to be powered by three binary signals in parallel and which provide four output binary signals to control the four pairs of contacts.
-855,737
Remmerie 2-2X
1
MOD. 71 - 3,000 EX- - O3-E4
In this way, it is particularly possible to realize, in the form of a single integrated circuit, not only a series of eight electronic contacts capable of withstanding relatively high voltages and operational pairs, but also the control of the operation of these electronic contacts, with the aid of a code comprising only three binary elements, such as directly by means of a signal corresponding to the pairs of electronic contacts. This versatility can also be increased by incorporating into such an electronic circuit a watch enabling the control circuits of the electronic contacts to be operated in a manner described in the above-mentioned patent, thus avoiding relying on a separate clock circuit.
The present invention will be better understood and other features thereof appearing in the claims will be better delineated from the following detailed description of preferred embodiments to be read in conjunction with the examination of the drawings accompanying said disclosure and which represent:
Fig. 1, the circuit of an electronic contact according to the invention
Fig. 2, the electronic contact control circuit of the above-mentioned and modified patent according to the present invention
Fig. 3, the telephone line circuit element incorporating eight electronic contacts according to the invention
-955.737
Remmerie 2-2X
Fig. 4, the set of circuits
the eight electronic contacts, represent a single block in Fig. 3j
control
two in the form
Fig. 5, an input protection circuit shown in block in Fig. 4J
MOD. 71 - 3,000 EX. - 03-34
Fig. 6, an electron port shown was block in Fig. 4j
FIG. T 7 a double electronic gate controlled by clock pulses and shown as a block in FIG. 4}
Fig, 8f is the clock pulse producing circuit and is shown in block in Fig. 4;
Fig. 9, a first logic circuit used to realize the block decoder in Fig. 4j and
Fig. 10, a second logic circuit used in said decoder;
Fig. 11, another embodiment of the electronic contact circuit of Fig. 1, including power protection circuitry according to the invention; Fig.
FIGS. 12 and 13, characteristics of the current contrary to the voltage of the power protection circuits of Fig. 11,
-1055,737
Remmerie 2-2X
ι
Fig. 14, features of a force opposite to the voltage of the electronic contact shown in Fig. 11, the characteristic not being drawn to scale
Fig. 15, an FC fault indication circuit associated with the power protection circuits shown in Fig. 11 and also shown in Fig.
MOD. 71 - 3,000 EX. - 03 * 84
The electronic contact capable of withstanding substantially high voltages and shown in Fig. 1 may be part of a set of eight identical electronic contacts (Fig. 3) arranged in the form of four pairs of contacts, the two contacts of a pair being simultaneously open or closed, said combination being adapted to be used in a telephone line circuit and particularly as described in Belgian Patent δδ 896 468. In addition to the eight electronic contacts corresponding to that of Fig. 1 and to the eight circuits for such contacts shown in Fig. 2, corresponding essentially to the controlled capacitive load circuit of the Belgian patent NS, 896 388, Fig. 4 shows a decoder adapted to be activated by either three or four signals binaries. In the first case, the hi-possible combinations of the three binary signals are decoded into four output terminals respectively used to control the four pairs of electronic controls. In the second case, the enabling signal allows this time the four input binary signals to be applied respectively to the four electronic ports while the same signal inhibits the operation of the decoder. In addition, Fig. 4 comprises, at the output of the decoder, a con-1155,737
Remmerie 2-2X
which is adapted to produce signals appropriate to the capacitive load circuit of FIG. 2 and this with the aid of an oscillator which produces complementary clock pulses.
MOO. 71 - 3,000 EX. - 03-84
The five elements identified above, i.e. f electronic contacts, the control circuit, the decoder, the converter and the clock oscillator may es tar associated in a same integrated circuit combining a logical contact low DCMOS voltage and TRIMOS contact The manufacturing technique used may particularly employ the process described in Belgian patent 897 139
The assembly then provides four pairs of electronic contacts adapted to lock in both directions, voltages of 300 Volts and having a dynamic resistance of 10 Ohms when conductive, the two terminals of each electronic contact floating relative to the control circuit. The four contact pins can be operated according to the 16 possible combinations, with the help of four binary signals or according to eight predetermined conditions by means of three binary signals.
Turning to Fig. 1, it is seen that the electronic control comprises two identical elements S and S ', such that only the first was shown in detail. Depending on the control signal, the circuit S may have an impedance either low or high, between its two
output terminals S and S to which they are connected, respectively.
respectively, the corresponding terminals S 'and S * of S', the two circuits thus being connected in anti-derivation. This allows them to be operated under three different conditions: both S and S 'have a high impedance between their terminals, S
-1255,737
Remmerie 2-2Χ
ي
has a low impedance for a polarity of teas at the terminals of the contact, while S 'may also exhibit this low impedance but for the other polarity.
re-εο - -xa οοοεε - ιζ. aow
The S circuit is of the TRIMOS type essentially consisting of a T transistor of the PNP type associated with a transistor T 0 of the NPN type so as to form a thyristor between terminals and S ^. The manufacture of such a device generally leads to the emergence of a PNP-type parasitic transistor T which is connected in parallel to the first two. This thyristor combination is controlled by the transistor N of the DMOS type associated with the transistor P of the PMOS type and whose ports interconnected to the same terminal S ^ has a capacitance C directed to the terminal S% of the contact at which the discharge of the transistor P and the source of the transistor N are alloyed.
Thus, assuming that the capacitance C has been positively charged at its terminal connected to the two ports of the transistors P and N with respect to the terminal S, and that on the other hand, the voltage at the terminal S is
X * 1
more positive than that of S, transistor N becomes
which allows the current to flow from the terminal to the
terminal S through transistor T due to transistor NZX
if short-circuited by its discharge / source passage to the base of the
transistor T to which this discharge is connected, the transmitter being connected to S *. The effect of this
T is to pump current to the base of the transistor T which 1 A
is directly connected to the T manifold so that T, which is of the NPN type, begins to pump current into the baJH
T is connected directly to the collector of the T whose 1
-1355,737
Remmerie 2-2X
ΜΟΒ. 71 - 3,000 EX. - 03-84
emitter is directly connected to Sp Thus, by this cumulative effect, the two transistors T and T are co_
1 z
located in a saturation mode, providing a low impedance between S and S, transistor T which is of the same PNP 1 Z type j
that Τ, with the bases and the emitters of these two transis
respectively, while the manifold
of T is in the potential of S, it becomes also conductive but, 3 2
as indicated, this refers to a parasitic element without influence on the main operation of the circuit.
Offering the polarized contact S a low resistance between and S ^, it can now be reset to its high impedance condition by means of a negative charge or capacitance C, dragging this negative potential on the ports of the transistors P and N, relative to S 2 , the conduction of the transistor P which is of the FMOS type. While the transistor N of the type NMOS has its discharge connected to the base of Tp the source of P is connected to the collector Τ, in such a way that P extracts current from the collector Tp so that the current of the base of becomes condutabilidade insufficient to maintain this NPN transistor which, by cumulative effect, drags its locking and T ^ e, tornando_se the tirostor ICJ / 2 ^ n ° conductive. It will further be appreciated, on the basis of Fig. 1, that the substrates P and N are connected to the outlet N and the source of P, respectively.
The other contact S>, only shown as a block in Fig. 1, functions exactly as described, but this time under the control of a positive or negative charge on the capacitance C *, and more particularly,
at its S terminal. with respect to its S terminal. But 4 z
-1455,737
Remmerie 2-2X
4
these operations of the contacting medium S 'will occur this time when the polarity of the circuit in which the switches are inserted in anti-tapping is positive in S 1 with respect to S 2. It should be noted that the realization of S / S 'in a single circuit. to-one draws a link between the common base of T * and T for the two contacts S *.
MOD. 71 - 3,000 EX. - 03-84
As already indicated in the Belgian patent Nô. 896 388, capacitances such as C and C 'may be comprised of parasitic capacitances, particularly those appearing at the ports of transistors P and N, in the case of capacitance C. Both C and C' can be charged with a desired pority by intermediate circuit of the control circuit shown in Fig. 2 and corresponding essentially to a
mzz
already described in the Belgian patent mentioned last.
In fact, the transistors NA and NB, which are both of the type NMOS, are represented in Fig. 1 as having their sources directly connected to the S-terminal, while the discharges of NA and NB are respectively connected to S and S. On the other hand, NA's door is
X
linked to S while NB is bound to S. Such a setup X
As a consequence, if the potential of S is, for example, higher than that of S, that of S can not be outside that limit, and the transistors NB and NA are as respectively conductive and which in fact implies that the terminal S is substantially (0.7 Volt) connected to the terminal S and with reference to Fig. 2 it is seen that it is in fact the capacitance C that is effectively connected between the terminals S, and S_ of the loading device shown in Fig. 2,
4 3
-1555,737
Remmerie 2_2X
The parasitic diodes between the source and the discharge of the transistors NA and NB, i.e., DA and DB as shown in Fig. 1, are polarized in such a way that they play an analogous role in enabling the terminal to be aligned with the potency at the terminal when the latter is less positive than the terminal S
ΜΟΒ. 71 - 3,000 EX. - 03-84
Of course, in view of the symmetry of the circuit constituted by the transistors NA and NB, when the potential of is higher than that of S *, the conditions are inverted and following the conductability of NA or DA, the terminal S is now practically connected to the terminal In such cases,
In such circumstances, it is the capacitance C 'which is effectively connected to the output terminals and the control circuit of Fig. 2,
In this manner, a single control circuit can close or will automatically open the electronic contact means S or S 'depending on the polarity of the voltage applied in between terminal S ^ / S * on the one hand and S ^ / S * ^ P and ^ - ° another.
As already indicated, the circuit of Fig. 2 is essentially described in Belgian patent No. 896 388 and particularly with respect to Fig. 6 of that patent which is very similar to Fig. 2. The latter constitutes an AC / DC converter in the form of a full-wave cascade voltage doubler and symmetrically supplied by complementary polarity pulses. The polarity control of the circuit of Fig. 2 is effected by the DC signal applied to the series of capacitances C, while the complementary regulatory signals
CL and CL are permanently applied to the other two
-1655,737
Remmerie 2-2X
pfiKTNi f
- M,
1,000 £ - 03-14
I
B
d
3
input capacitances series and C ^ respectively the same manner as for the output capacitance C / C * (Fig LJ present between the terminals and s 2 / s' y the three ® are input capacitances are not necessarily constituted by discrete physical elements, the first voltage doubler rectifier consists essentially of a series of capillaries C * followed by a series diode D *, the transistor P of the type PMOS to reach the capacitance of the C / C branch between the terminals S and S, the diode of derivation of this voltage doubler D 2 being connected as indicated, between the junction of D *, on the one hand, and that of C ^ and the port of P, on the other, When the control potential DC applied to series capacitance C corresponds to the regulatory impulses
O
CL applied to the C 2 series capacitance is the described load circuit which is effective at securing a capacitance load C / C ', such that the potential at the S-terminal will be
(I.e.
more positive than that of the S ^ terminal,
In the reverse case, when the DC control signal applied to the series capacitance corresponds to the regulator pulses CL applied permanently to the series capacitance C ^ the output capacitance C / C 'will be charged,
with S being more negative than S. with the elements of this 4 3
voltage transformers to negatively charge the output tap capacitance to be C ^, D ^, N * and Dwh corresponding respectively to Cp D *, P * and D 2 , as shown in Fig. transistor N * of the type NMOS,
As in Belgian patent N2, 896 388, the positive charge circuit utilizing the conductivity of the trans
-1755,737
Remmerie 2-2X
MOO. 71 - 9,000 EX. - 03 * 94
sistor P is completed by the transistor N of the type NMOâ,
is connected to S and its source to the capacitance C for 3
means of a D-series diode, the N port being connected to 5 &
S . This connection thus allows to complete the return circuit. not to the positive charge, providing a passage between the "ground" output terminal S and the "ground" input terminal constituted by the right-hand electrode of the series capacitance C ^. Similarly, under a negative load of the output capacitance between S and S, the return pass is this time
4 3
carried out by means of the PMOS transistor P 2 in series with the diode D, these two elements corresponding to N 2 and D 2 respectively as indicated by the circuit which is practically identical to that of Fig. 6 of Belgian patent N2896 388 with other than the dxodes and D which at this time may be on the source side of the transistors F and N, respectively, instead of being located on the discharge side as in the prior patent. Another version of this circuit, representing that in Fig. 4 of this prior patent, already places the diodes and
on the side of the sources of the transistors P ^ and Np but in this circuit the ports of the transistors P 2 and N 2 were interconnected to another circuit and not connected to the discharges of the transistors
P and N (S) in such a way that the diodes D and D are from. 114, 5th
the discharge side of the transistors and? On the other hand, in the version of Fig. 2, the four diodes Dp D2 and D4 are all located on the source side of the transistors, to which they are associated in such a way that, with the diodes Dp D4 and
all are arranged on the side of the three input capacitances ^ j / 2/3 * θ The last diode directly connects the capacitances C and C in the same way as in the previous patent
A 0
and the Zener diodes D, D and D in parallel, respectively, 7,89
with the terminals and P £ bakes a source / discharging of transistor ..
-1855.737
Remmerie 2-2X
N and P are also connected in the same manner as before
mind.
MOD. 71 - 9,000 EX. - 03-94
The integrated circuit IC which may incorporate eight electronic contacts as shown in Fig. 1, as well as eight control circuits as shown in Fig. 2, appears in the form of a block in Fig. 3 corresponding essentially to a part of Fig (1) of the Belgian Pat. 896 468, which leads to a line circuit for an electronic telephone system. As shown in Fig. 3, a subscriber line (not shown) may terminate at the terminals LT and LT, preferably through a
X x *
overvoltage protection circuit, such as that which is
Belgian patent Ne 896 468. By means of the first
electronic touch S * part of integrated circuit TC, the termi
can be connected to the series resistor R * and then,
by means of a second emectronic contact in series, that is,
S 1, for the SLIC circuit containing other cirz elements
electronic line. The circuit between the second input terminal LT and the SLIC circuit is exactly like
z
S, R ", S corresponding to S, R, S, respectively. xzz ZZXXXZX
In addition to the series contacts that allow the connection of the grids.
tions between C ° c ^ rcu; * - to S LIC, these resistors
can also be connected via four branch contacts
The test circuits TC (S for R4 and S4 for R4) of the
subscriber side (LT.), on the one hand, and for the
ringer RC (S for R. and S for R) on the center side 41 x 4 *
(SLIC) on the other. The connections (not shown) from the feed resistor terminals P to 0 SLIC
enables the latter to monitor the potentials that appear through these resistances.
-1955,737
Remmerie 2-2X
The operation of the eight contacts is
controlled from the SLIC through four
undermine the terminal IC ^ / 2/3/4 con ^ t ° c s a pair as
already being controlled by the same signals so that
11/1 «
the two wires of the connection are switched simultaneously. The conductor which reaches IC50 is, however, indicated with dashed lines, since such a control can be performed according to a control model which uses only three binary signals, a select signal pattern applied to the terminal IC that determines whether three or four binary signals are used to control the four pairs of contacts S
H / 12
MOD. 71 - 3,000 EX. - 03-84
S 2l / 22 ' S 3l / 32 ® S 4l / 42 *
This versatility of the IC circuit
is in the fact that the location of these four contact pairs,
directly on each side of the resistors R and R "enable ax
ensure adequate control with a number of linking states that do not exceed eight. Consequently, when the four contact pairs of the IC circuit are used for any application, line circuit or other, requiring between 9 and 16 possible conditions for the combination of these 4 pairs in their open or closed conditions, each of which signals ^^ binary terminals 1/2/3/4 con l R l di air ··
the status of a pair of contacts. On the other hand, particularly in the case of telecommunication line circuits. which will be described in more detail, can satisfy us with a maximum of eight conditions and the selection signal at the IC terminal will indicate this time that only the three binary signals at the terminals must be taken into account
and the eight possible combinations of these signals will be transformed with the aid of a DEC decoder in four
-2055,737
Remmerie 2-2X
»E-eo-xa oooe-ix aow
binary signals each of which can control a pair of contacts.
This appears in the form of a block in Fig. 4, which represents the constituent elements of the IC circuit of Fig. 3, except for the electronic contacts and their capacitive charge control cir- cuits already described with respect to Figs. 1 and 2, respectively.
In Fig. 4, each of the IC2 / 3/4/5 inputs coupled to the input of a corresponding inverter
2/4 / $ θ C ° m exception in case of IC em where the connection is direct, through a protection circuit identical to PC
1/2 /
The PC circuit shown in Fig. 5 is shown.
The latter shows that the IC ^ terminal is
is directly connected to the output terminal A, the code
input torque for IC identified by ABCD, terminals 3
output B, C, D corresponding to terminals - ^^ P and res ~ 2/3/4
ctively. The input terminal IC is connected to the poles
V and V of a DC source through the diodes D and D respectively 111 /
the potential at IC50 / V between those applied at V and V, the latter potential being 0 Volt for example, being more negative than that of V, 15 Volts, for example. On the other hand the transistor P of PMOS type has its source link
from the V, its discharge to A and its door to V in such a way that it is continuously conductive. The transistor T ^, shown in dashed lines as being of the NFN type and having its junction bonded to IC e and its emitter at V,, may be used to bring a binary control signal to IC.. If your base has the potential of V *, it is conductive and leaves the
-2155,737
Remmerie 2- 2X
current goes from V to V, through P and T in series, A ι Λ j 4
impedance of this last transistor being smaller than of the F,
terminal A remains at the potential of VFor the other side, if
the base of T t is the potential of V in order to float T 4 2
terminal A is at the potential of V transmitted through
V
MOD. 7t - 3,000 EX. - 03-34
Fig. 4 indicates that the four potentials
(ABCD) at the outputs of ^^ 1/2/3/4 ° P ^ s ^^ ° CA is such terminals sa
such as D from a GD port, through inverters such as IV,
4
in such a way that a complementary binary code ABCD appears on the inputs of these ports (ports identical to GT, provided for signals at terminals A, B and C) with respect to the binary code ABCD at the outputs ^^ j / 2/3/4 r s * ^ ® these binary signals ABC are on the other hand applied to decoder DEC, as the concrete two signals a and B complementary to a and B
and obtained by inverters IV and IV in cascade with IV and IV, 0 7 1
respectively.
Before explaining with the aid of Figs. 9 and 10, how the DEC decoder can advantageously transform the eight combinations of three binary ABC signals into particular combinations of four binary signals in their EFG II outputs, the description of the other elements of Fig. 4 will be completed, starting with the above GD port, which is connected to an identical GH port powered by the output H of the DEC decoder, three identical ports (not shown) being used and similarly connected to the outputs EF G.
Ports such as GD and GH are contro-2255.737
Remmerie 2-2X
are determined from the IC terminal terminal which determines the mode of IC operation, with or without decoding by the DEC, the binary signal being IC.. applied to all ports such as GD / GH, as well as the complementary binary signal obtained by the inverter IV
ΜΟΒ. 71 - 3,000 EX. - 03-84
Fig. 6 repeats the circuit of a transmission port such as GD and GH, which connects the terminal
mm j
input D or H to the output terminal DH through the source / discharge passage of the transistors Ν 'and F', which are connected in anti-derivation and which are respectively of the types NMOS and PMOS. Its ports are respectively connected to IV and IC ^ to GD and vice versa to GH, in such a way that one of these ports is conductive and the other one blocked in function of the IC ^ selection signal which allows to choose for such terminals as DH, both the D signal and part of a binary code of four elements each identifying a pair of contacts such as (Fig. 3), as the H signal, i.e., one of the four
binary elements decoded by DEC from the three binary ABC elements.
As indicated in Fig. 4, the terminal signal such as DH still has to be synchronized by the port such as GC with the regulator pulses provided by the CO oscillator to be applied, such as the complementary regulator signals GL and CL, at three capacitáncxas of entrance of the
symmetrical AC / DC converter (Fig. 2) which serves to positively or negatively charge the C / C 'capacitances that control the S / S * polarized electronic contacts connected in anti-bypass (Fig, 1).
Fig. 7 shows the door circuit
-2355,737
Remmerie
MOD. 71 - 3,000 EX. - 03-84
of the clock. The binary signal at the terminal as DH and quej determines the open or closed condition of the corresponding contact, and this time applied · to control the GCA and GCB ports identical to those of Fig. 6 but to the inputs from which the complementary regulator pulses CL and CL used by the CO coil. The ports GCA and GCB are controlled in a complementary manner by the signal ΒΠ and its complement, produced by the inverter IV, in such a way that the output signal DC of the port GC is either a pulse CL or a pulse C1. complementary, according to the value of the binary signal in DII.
8 shows the clock oscillator CO and comprises three inverters in a circuit which also comprises the resistors in series and R ^ on each side of the inverter IV * the output of IVj, feeding a second series of three inverters
in the cascade, the latter of which provides the regulating pulses CL and IV the complementary pulses CL. The oscillator
A "
CO is also fed by voltages (not shown) and Vp latter being connected to the inlet IVU / 12/13 Eve I attraction of the capacitances respectively. These can be
of 6 peak and R4 of 20 km to produce oscillations at a frequency of the order of 1.2 MHz.
As indicated by the multiple arrows of Fig. 4, the oscillator CO feeds the four ports such as GC whose output terminal controls two load circuits such as those of Fig. 2 to control a pair of contacts such as that of Fig. 1 This last link is performed by the inverter IV "that provides the DC signal so that the three other 8
tional reach the capacitances C j / 2/3 of Fig 2 * im P and through -2455,737
Remmerie 2-2X
output power of an inverter.
The DEC decoder of Fig. 4 will finally be described, also with reference to Figs. 9 and 10, which represent the type of logic circuits advantageously used for their realization.
MOD. 71 - 3,000 EX. - 03-84
To this end, the eight conditions of a telephone line circuit which can be characterized by a combination of input signals ABC of the DEC decoder should first be defined. These eight conditions are identified by the following table of compliance:
S / 12 S 2l / 22 S 3l / 32 S 4l / 42 ABCYE FGH
Isolated
Rehearsal Rehearsal Rehearsal Rehearsal
External test
Internal test
Supervision
Direct switching
0 0 0 1 1
0 0 10 1
0 10 0 0
0 110 0
10 0 10
10 10 1
110 0 0
1110 0
1 1 1
1 0 0
1 0 0
1 1 0
1 0 1
0 0 1
0 0 1
0 1 1
The frame comprises three columns corresponding to the input signals ABC, a fourth column for an intermediate signal Y, the utility of which will appear later, and four other EFGH columns which define the signals at the output of the DEC decoder, each of the latter corresponding columns 2555.737
Remmerie 2-2X
MOO. 7,000 - 3,000 SX. - 03-84
'11 / 12 and S 2l / 22 ° S3 ° fechad S are open. THE
the status of a pair of contacts, for example, E
. The complementary bar above the references identifying these contacts corresponds to the complementary shape of BF 6 H in such a way that the indication 0 identifies a closed contact for the columns in question, with 1 for the open contact. The eight conditions for the line circuit appear in successive series, in ascending order for the binary code, from 000 to 111 for ABC, the latter code corresponding to the direct switching of the line circuit of Fig 3, i.e. the series contacts s
and the fourth-row shunt contacts 31/32 and 41/42 provide the code 011 for ABC as ring-tune conditions that allow to connect RC (Fig. 3) to the subscriber line terminals through the resistors
so that the voltages in the latter can also be used for supervision of the ringing operation of the called subscriber ring. The sixth line corresponds to code 101 for ABC and to an internal test (towards the center) permitin of this time, connect the CT test bar to the SLIC through resistors ^ or or b er hand, the external test (in
towards the subscriber) of the fifth line (100 for ABC) produces a connection between TC and terminal LT ^ 2 without passing through the resistors while campainhada test (001 for ABC) interconnects this time RC and TC through the resistors.
Apart from these five conditions, the line circuit allows the complete isolation of the resistors (000 for ABC), the supervision of the bell (010 for ABC) where the CT is additionally derived by ^ 31 / 3-7 on the output connection
-2655,737
Remmerie 2-2X
a supervision (110 for ABC) in which TC is also derived, but this time, by normal binding.
MOD. 71 - 3,000 EX. - 03-34
The eight codes enabling these various conditions were distributed by the eight contact combinations S n / 12 , S 2j / 22 , S. 4 , S 4j / 42 as indicated by the table and this to allow as simple realization as possible by DEC, In fact, the correspondence table indicates that Ε = B and that F = A, 'except for ABC = 10 (1, that G = 0 except for ABC = 000 and BC = 11, and finally that
Mff
H = A except for ABC = 000. The realization of the DEC decoder is facilitated by these simple matrices and by the introduction of Y = 0 except for BC = 00, where Y is an intermediate binary signal appearing in the fourth column of the frame.
Consequently,
corresponding Boolean relations:
can be written
Έ «B (+ + C) = + + BC F = + + Ύ = Λ + BC
G = Ã Y + BC = Ã BC + BC
Η = A + Y = Λ + BC
Y = BC or Y - B + C
in which the second expression for E (Fig. 9) will facilitate a comparison with G (Fig. 10) and those for F, G and H are obtained substi. Y, corresponding to the value indicated, corresponds more directly to the logic circuits used and more precisely to the derivation of Fig. 10 to G.
-2755,737
Remmerie 2- 2X
3,000 EX. - 03-34
Fig. 9 shows the CMOS logic circuit which allows to realize E using three connected PMOS transistors as indicated, between the potential V and the output terminal which provides a. E, as well as three connected NMOS transistors as indicated between the output terminal and the potential V ^. The three transistors are identified by the signals A, B, C applied to their ports for both the PMOS transistors and the NMOS, its source / discharge passages are connected in such a way that B is in series with a parallel AC combination for the PMOS transistors, while the duality of the circuits comprising the NMOS transistors implies that B must be in parallel with the series combination C. Since the signals A, B, and C respectively are the complement of those that intervene in the equation giving E, it is observed in particular that if B is at low potential, transistor B between the PMOS transistors is conductive , whereas the corresponding transistor A and C between the transistors FMOS, replacing them by a short circuit, while by duality the transistors NMOS A and C are replaced by an open circuit, E would be in (V) which ranged from Ε = B, the latter being the first factor of the expression that defines E, and a condition which, as previously indicated, is true for all combinations of ABC, except 100, Mas in the latter combination, with Λ and C at high potential and low potential B, the FMOS transistors controlled by A and C are both blocked while the corresponding NMOS transistors are both conductive. For this particular combination, E is thus a low potential (V) corresponding to E = = B. For the other seven combinations, these four transistors A and C (PMOS and NMOS) are irrelevant because they can not even short-circuit the blocked transistor B (NMOS) nor
-2855,737
Remmerie 2-2X
Conductive conductors (PMOS) in an open circuit,
is relevant and that one has Ε = B.
you
put the transistor as only B
WOD. 71 - 3,000 EX. - 03 * 84
Fig. 10 shows the circuit which per. to perform G according to principles identical to those that were. 9, allowing the above-mentioned second form for E a direct comparison with the first one for G. In fact, it is readily observed that there are four variables in. dependent transistors A, B, C and Y for G instead of just three (A, B and C) for E. In this manner, four pairs of PMOS and NMOS connected transistors as indicated are now required and are plotted to the intermediate value variable Y,
To obtain the latter, from B and C, as well as FeHdeAeYedeAeY, respectively, it is sufficient to take each time half of the circuit of Fig. 10, ie transistors B and C, both for the series of PMOS transistors and for the NMOS derivative transistors, by controlling them by appropriate si nes, for example, B instead of B and C instead of C to provide Y.
In this way, the DEC decoder only uses the five signals A, A, Β, B and C saving one inverter to C (Fig. 4), using only 13 PMOS and 13 NMOS transistors. Reference is now made to Fig. 11 which shows the electronic contact S of Fig. 3 in detail, this contact being a modification of that shown in Fig. 1. Although it is still of the TRIMOS type, the thyristor TRX formed between the terminals S It differs slightly from that shown schematically in Fig. 1, in that the PNP transistor T ^ is now replaced by a PNP transistor which
-2955,737
Remmerie 2-2Χ
has two separate manifold electrodes connected, respectively, to the gate electrodes of two NPN transistors Q and
jit
Q which replace the NPN transistor T,
of the transistor T ^. In addition, the individual power protection circuits, described below in more detail, are associated with the TRX,
3,000 EX. - 03-34
It should be noted that the contact S is
but the other six contacts do not include
protection. The electronic contact S of Fig. 11
includes two identical switching circuits S and 3 'which are
coupled in anto-derivation. More particularly, the terminal
S of S is connected to terminal S * of S ', while terminating it] X Jb
of S of S is connected to the S * terminal of S '. The circuit of
X
The aforementioned control is linked with both S and S *
via the S ^ terminus. The switching circuits S and S 'are also
both provided with a detection output terminal DT, DT12 '
of which only DT4 is connected to an FC fault indicating circuit, via the DET4 detection terminal. FC is also included in IC integrated circuit and will be described later. Because S and S 1 are identical only one of them, for example S, is now considered.
As already mentioned above, the transi
tor Q has two distinct collector electrodes
tors attached to the base electrodes of transistors Q and Q,
A 3
respectively. The collector electrodes of the transistors and Q are both connected to the base electrodes of Q.
O A
The terminal S, is connected to the emitter electrode of Q, and ter1 1
minai S is connected to the emitter electrode of Q, directly, 2 &
and to the emitter electrode of Q via a sensor resistor
-3055,737
Remmerie 2_ 2X
The Q% base electrode is also connected to the collector electrode of an NPN transistor 0, the emitter electrode of which is
4
to the S terminal. The terminal S is connected to the electrode of Z 1
the cascade connection of a diode D1 to the collector-emitter path of an NPN transistor and a resistor
12 *
MOD. 7J-3,000 EX. - 03-84
The cathode of the diode D is also connected to the emitter electrode of Q via the series connection of a resistor R3 the discharge-source passage of an NMOS transistor N and a resistor R .. The junction point of the re
11 14
R? and the source electrode of N. is connected to it 14 11
the base electrode of an NPN transistor Q whose collecting electrode
is connected to the base electrode of Q and whose electrode emisw
is connected to the S-terminal cathode of the diode D is also connected to the discharge electrode of an NMOS transistor N, the source electrode of which is connected to the base electrode of Q together with the output detection terminal DT- . The N and N port electrodes are both connected to the
11 1 jw
discharge of a DMOS transistor N which has its source electrode connected to the terminal and its gate electrode connected to the S terminal. It should be noted that the DMOS N transistor has a parasitic diode (not shown) whose anode is connected to the N-source electrode whose cathode is connected to the discharge electrode of this transistor, and that N and N NMOS transistors have high capacitances of the gates (not shown)
badas).
The thyristor TRX is ON or OFF by means of MOS transistors (not shown) corresponding to the transistors P and N of Fig. 1, controlled via the terminal
-3155,737
Remmerie 2-2X
FR; JL
1
S ^. As already mentioned above, the switching circuit S includes power protection circuits which are also adapted to be controlled.TRX and the operation of which will be described in detail below.
MOD. 71 - 3,000 EX. - 03-84
The thyristor TRX is associated with two separate power protection circuits, respectively called the primary and secondary energy protection circuit. 0 primary power protection circuit comprises the components ^^ D, N 12 '5 ^' R θ 11% and> ma ^ s P c hi air ularmente limits the current through TRX when the voltage across the circuit S exceeds a value. The secondary power protection circuit comprises the components D,
£ X
N ''> Q, R and R. It will be appreciated that in the following description
It is assumed that the voltage at the terminal S is positive with respect to that of the terminal S so that the diode D is biased forward. The same operation is valid for S * in case the voltage at S ' 9 is positive in relation to that of S r ^.
The primary and secondary protection circuits are turned on and off by respective NMOS transistors N and N, which are themselves controlled by the DMOS transistor N, when the thyristor TRX is in the ON state, a positive control voltage of about + 20 Volts applied to the S ^ terminal is transmitted to the N and N gate electrodes via the parasitic diode of the
transistor N. As a result, the transistors N and N,
13 11 ι z
are conductive and the protective circuits are in operation. To turn the TRX thyristor OFF, the control voltage err
S, is decreased from its positive value by about + 20 Volts 4
-3255,737
Remmerie 2_2X
-and
MOD. 7t - 3,000 EX. - 03-34
to a negative value of about - 20 Volts. During this voltage transition the TRX switches OFF when the voltage in S ^ al drops about -3 Volts, while the protection circuits remain in operation, even when the parasitic diode of the DMOS N transistor is blocked. In fact, the transis
A 0
NMOS sensors are still conductive due to the positive voltage coupled to their gate capacitance. When the S-voltage reaches about -8 Volts, transistor N makes * TXU
is conductive, so that this negative control voltage is applied to the N and N gate electrodes and blocks them. The power protection circuits are then switched off.
The transistor M coupled to the gate capacitances of the
N and N thus constitutes a retarding circuit XX XM
which shuts off the protection circuits for a time interval after the TRX is locked. Thus, the protection of this device remains operative while the TRX remains in the ON state.
When the TRX is in the ON state, no current flows through the primary power protection circuit, while the voltage across the switching circuit S does not exceed about three diode voltage drops. These three diodes are the diode D, the base-emisA1
of the transistor and the base-emitter path of the transistor
It should be noted that the current flowing through circuit 4
power protection is so small that the voltage drop across resistor R is negligible and that the
XA - «
through the discharge passages to the
Conductive transistor N is also negligible since this XA '
The last voltage drop is proportional to the base current of the transistor Q ^ which is still blocked. When the tension reaches 3355.737
Remmerie 2-2X
Since S increases, the transistor Q becomes conductive and | the Q 1 current collector is discharged from the base electrode to the terminal S ^. Since the base current of the transistor Q 2 is reduced, the current of its collector and hence the base current of transistor 0 are also reduced
tions. As a result, the portion β Ά) of thyristor TRX DES_ · 1 "
LIGA6SE, while its β2 / β2 moiety may retain ON as will be described below. During the above operation the main current of the transistor Q is limited by the resistance Reo transistor Q, which itself controls
side by the transistor N ^.
MOO. 71-3000 εχ. - 03-84
Considering only the β / β portion of the 1 x *
the current opposite the voltage characteristic of the switching circuit S would be represented in Fig. 12 where element 1 is the normal i / V characteristic of the forward-biased thyristor TRX. As shown, the voltage V rises to a maximum voltage equal to the voltage drop of the three diodes mentioned above (+ 2.1 Volts) and corresponding to a maximum current I of 320 milli-amps. Than
above, it follows that, the β transistor activates at a 4
which corresponds to the current I so that the OFF TRX following the element 2 of the i / v characteristic shown in Fig. 12. The current in the thyristor TRX and portantc in the switching circuit S is then substantially equal to zero, either is the voltage across this circuit, so that the 1 / V characteristic then coincides almost with the voltage axis for the voltages exceeding V ^. It should be noted that this l / V characteristic is valid for the thyristor TRX as for the switching circuit S.
-3455,737
Remmerie 2-2X
The DC load line 3 device d <
S is also shown in the diagram of the rig. 12,
It is defined by two points corresponding respectively to the
maximum current 1 ^. (70 milli-amps) in the telecommunication line
when the latter is short-circuited and at the maximum voltage
V (70 Volts) when this line is open. This line L
of the DC load 3, passes through the element 1 of the circuit 1 / of the switching circuit S at a stable working point 4.
♦
P
i
3
I
yl
The
3
i
I
s
3
0
I
When unwanted abnormal signals are applied to the telecommunication line, they are added to the normal signals generated by the telecommunication station so that the load line moves in the 1 / V diagram of Fig. 12. Such abnormal signals may have varying origins, such as such as lightning striking telecommunications lines or high voltage cables accidentally connected to these lines. The working point then moves along element 1 of the 1 / V face. When such abnormal undesired signals become very intense the load line may be displaced in such a way that the working portion reaches the upper end of the 1 / V face element 1, This working point then becomes unstable and moves for higher voltages while the TRX is OFF (element 2). However, the maximum voltage across the switching circuit S is limited to about 250 Volts by the overvoltage of the above-mentioned protection circuit (not shown), so that the working point is then located at point V on the voltage axis .
When the abnormal signals disappear, the DC load line returns to the position shown in Fig. 12 ç the working point moves from V (250 Volts) to V (70 Vol-35
55,737
Remmerie 2_2X
MOD. 71 ~ 3,000 EX. - 03-04
ts) where the element of the i / V characteristic of the TRX that coincides with the voltage axis, passes through the DC load line 3. The working point thus becomes stable at this voltage and since the primary power protection circuit is still active then it is impossible to I.IGAR the thyristor TRX. To allow the TRX to be ON again, element 2 and the part of an i / V characteristic of the switching circuit S that coincides with the voltage axis should not cross DC load line 3, so that no stable work, such as, should exist between and the normal working point 4. One solution is to use the secondary pro circuit. described below.
Considering only this secondary energy protection circuit, when the switching circuit S is in the state of IT, the current flows from S2 (Fig. 11), not only via TRX, but also via diode D,
Μ 1
resistance R ^, discharge-source passage of the NMOS transistor
and resistors R and R 2 in series. While the tension between
the terminals S e is relatively so small that the voltage drop produced by the above-mentioned currents through R and R in series is less than the base saturation voltage 11
- V signal of 0, the latter remains locked. The current I flowing through TRX then varies as a function of the voltage V measured through the switching circuit S, according to the element 5 of the I / V characteristic shown in Fig. 13. It should be noted that due to the values of the resistors which will be given later, the current I (Fig. 11) flowing through the TRX is much more intense than the current flowing through the secondary protection circuit. Thus, current I can be considered to be the current flowing through the circuit
3655.737
Remmerie 2-2X
and, as for Fig. 12, the i / V characteristic
MOD. 71 - 3,000 EX. - 03-84
of Fig. 13 is valid for the thyristor TRX as for the switching circuit. S. When the voltage between the terminals and S is so high that the voltage drop produced through
ít
R 2 and R 3 in series, by the above-mentioned chains, becomes
greater than V__ of O., the latter becomes conductive and forbe 6
therefore a branch for S * for the current collector
of Q · Thus the current of the base of Q "is reduced in result 1 3
than the impedance of TRX increases', so that current I
which flows through it varies as a function of V,
element 6 of characteristic i / v of Fig. 13.
is a function of the energy dissipated in the TRX because of
voltage drop across the switching circuit
S, not only depends on I because R is connected in series with
TRX, but also V, since an additional current that is
function of V flows through R < . R 2 and R 2 are as defined above.
ii 1314 1314
current I would remain constant and would be equal to current
maximum value X, as shown by element 7 of the characteristic
Fig. 13. In this case, the energy dissipated in the circuit
the switching function S may become excessive since element 7 crosses the maximum energy dissipation line 8 of the circuit S. For the above reasons, the element 6 of the i / V characteristic should not cross the DC load line 3 For another due to the minimum dissipated energy in the switching circuit occurs at the working point of this circuit, i.e. at the crossing point of the element 5 of the i / V characteristic and the DC load line 3, the element 6 of the characteristic i / V must be chosen as close as possible to the DC load line 3 in order to obtain a minimum of energy dissipation in the switching circuit S. For that reason, the abrupt part of the element 6 of the i / V characteristic is chosen if-3755.737
Remmerie 2-2X
the abrupt part of the DC load line 3. The slope is a function of the R / R ratio. In fact, when it begins to drive, its base-emitter saturation voltage V can be defined by the following expression:
V V BE- 1
R + R + R 11 14 13
Where V 1 is respectively the voltage across and the current flowing through the switching circuit S, This pressure immediately leads to
MOD. 71 - 3,000 EX. - 03-84
^ ll-HJ- V BE <h + W - V (R 11 + 1 *?
according to the values of the resistances that are
R = 7.6 ohms 11
R = $ 00 ohms 1 £
R "- = 145 Kilo-ohms
13
R ", - 1 Kilo-ohms
14
the following conclusions can be drawn:
* 13 »
* 14 ^
R.
11
the final expression is
= V BE · R U - V ' R 14
so that
I - - (v.
R 14 - V)
Be
11 13
-38 It is clear from the above that the current I is dependent on the voltage R
14, V.
13
MOO. 71 - 3,000 EX. - 03-84
Since the element 6 of the i / V characteristic is chosen as close as possible to the DC load line 3 in order to limit the dissipated energy in the switching circuit S the maximum current I has to be selected lightly &
above I and the maximum voltage V must be chosen
(I.e.
slightly above V ^. In the present example and with the values of the resistances given above, 10000-400 amperes and about 100 Volts. However, according to requirements which are conventional for a telecommunication system, the protection circuit should only be activated for a current exceeding 300 milli-amps. If, for this reason, I is chosen to be higher than the required 300 milli-amps, and element 6 of the characteristic must be modified and a portion thereof may be located above the maximum energy dissipation line 8. In this case, when circuitry becomes active, the energy dissipated in S may be so high that the latter is destroyed.
The disadvantages of the two separately taken power protection circuits can be eliminated by combining these two circuits, this combination providing the general i / V characteristic of the switching circuit S shown in Fig. 14. This feature has element 1 and partially the element 2 of the I / V characteristic related to the primary power protection circuit and the element 6 of the i / V characteristic related to the secondary power protection circuit. From this figure it is clear that the
-3955 * 737
Remmerie 2_2X
the characteristic 1 / V crosses the aforementioned DC load line 3 in a single stable working point and that the energy dissipated in the switching circuit S is reduced to its given number as the element. 6 is very close to line 3 of DC load.
MOD. 7) - 3,000 EX. - 03-84
An FC fault indication circuit
is shown in Fig. 15, the FC has input terminals
DET and DET, terminals LT and LT, output terminal F and ter1 Z xzu
(-33 Volts) and V (-48 Volts). The fault indication circuit FC is only associated with the protection circuit S of the switching unit Sn (Fig, 11) and for the corresponding protection circuit of the switching unit S (not shown). This is sufficient to detect abnormal signals of any polarity in the
ring of telecommunication line connected between LT and IT *
X 4 /
The input terminal DET ^ of the FC is connected to the detection output terminal with the same designation as the protection circuit S of the switching unit S (Fig. 11), whereas the input terminal DET ^ of the FC is connected to the terminal protection circuit corresponding to S of the switching unit S (not
tated). The LT and LT terminals of the faX z reference circuit
FCs, are respectively connected to the terminals with the same ones as the subscriber line. The output terminal F Q of the fault indication circuit FC is connected to a digital signal or DSP circuit (not shown) which is also part of the telecommunication line circuit.
The FC fault circuit in.
40-
55,737
Remmerie 2_2X
MOD. 71 - 3,000 EX. - 03-84
includes an NPN transistor whose base electrode is connected
to the DET input terminal via a resistor R ^ and whose
emitter electrode is connected to the terminal LT2, the terminal of
supply V "is connected to the collector electrode of Q- via DD 7
resistance R3 and diode D1 ) connected in series. Another NPN transistor 0 has its base electrode connected to the
8
DET input. via a resistor R .. and its em-
is connected to the LT terminal, while the junction point of the resistor R1 and the diode D2 is connected to the collector electrode of Q via diode D, This junction point is also li
8 * 3
to the gate electrodes of an NMOS N transistor and a PMOS P transistor, the P 2 source electrode being connected to and the N 1 4 source electrode attached to Vqq ,
P ^ and N discharge electrodes
14 --- SS
are both connected to the
port electrode of an NMOS N transistor whose electrode
source is connected to V via a resistor R. 0 termibb 1 (5
output Ρθ is directly connected to the des.
load of transistor N
15 *
The FC fault indication circuit operates as follows. When no abnormal signal is detected by the power protection circuits of the switching circuits S of S and or when such protection circuits
are switched off, the voltage at the input terminals DET * and DET is not sufficiently positive, relative to the respective terminals LT and LT, to make the transis conductive
1 cu ·
and Q, which are associated with it. No current 7 8
then flows through the diodes D ^ β and, consequently, through the resistance R ^ so that the voltage ( V pp) applied to the gate electrode of N is more positive than the voltage (V) at its source electrode. The N transistor is in
□ O * t · ™
-4155,737
Remmerie 2-2X
so conductive, while the transistor P is blocked,
MOD. 71 ~ 3,000 EX. - 03-64
once it has the same voltage (V ^) at its source and port electrodes. As a result, the transistor is also blocked and no signal is transmitted to the output terminal θ. Alternatively, when an abnormal signal is detected by the energy protection circuits of a switching circuit S a voltage, positive over that of the terminal LT ^ (LT ^), appears at the input terminal DET ^ (DET ^) of FC, It should be noted that the voltage at the LT-terminal
than the voltage at terminal V. The transistor Q (Q) becomes /
is then conductive and a current can flow from to LT
(LT) via resistance R diode D (D) and cross-section
ctor-emitter of transistor Q_ (Q O ). As a result, the
7th
transistor N,. blocks and the transistor P becomes conductive 14 11
so that the voltage V appears at the gate electrode of the resistor N which also becomes conductive. The N 1 / R 1 O circuit then generates a current which is transmitted via terminal F ^ to the DSP circuit, the latter being adapted to take the appropriate actions.
Although the principles of the present invention have been described above with reference to a specific device, it should be clearly understood that this description is made by way of example only and not as a limitation to the scope of the invention.
The deposit of the corresponding order! 1 for the above-described invention was carried out in Belgium on September 19, 1983 under No. 2/60208 (Patent 897772) and as European Patent was August 22, 1984 under No. 84201211.4
-4255,737
Remmerie 2_2X
-
Claims (22)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE2/60208A BE897772A (en) | 1983-09-19 | 1983-09-19 | ELECTRONIC CONTACTS AND RELATED DEVICES |
EP84201211A EP0143473B1 (en) | 1983-09-19 | 1984-08-22 | Electronic contacts and associated devices |
Publications (2)
Publication Number | Publication Date |
---|---|
PT79224A PT79224A (en) | 1984-10-01 |
PT79224B true PT79224B (en) | 1986-08-22 |
Family
ID=25661794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PT7922484A PT79224B (en) | 1983-09-19 | 1984-09-19 | Electronic contacts and associated devices |
Country Status (12)
Country | Link |
---|---|
AT (1) | ATE75889T1 (en) |
BR (1) | BR8407346A (en) |
DD (1) | DD228402A5 (en) |
FI (1) | FI860888A0 (en) |
GR (1) | GR80386B (en) |
HU (1) | HU203627B (en) |
NO (1) | NO851692L (en) |
PL (1) | PL249587A1 (en) |
PT (1) | PT79224B (en) |
RU (1) | RU1771536C (en) |
TR (1) | TR21957A (en) |
YU (1) | YU160684A (en) |
-
1984
- 1984-08-22 AT AT84201211T patent/ATE75889T1/en not_active IP Right Cessation
- 1984-09-13 HU HU844161A patent/HU203627B/en not_active IP Right Cessation
- 1984-09-13 BR BR8407346A patent/BR8407346A/en unknown
- 1984-09-14 PL PL24958784A patent/PL249587A1/en unknown
- 1984-09-17 GR GR80386A patent/GR80386B/en unknown
- 1984-09-18 TR TR2195784A patent/TR21957A/en unknown
- 1984-09-18 YU YU160684A patent/YU160684A/en unknown
- 1984-09-18 DD DD26737484A patent/DD228402A5/en not_active IP Right Cessation
- 1984-09-19 PT PT7922484A patent/PT79224B/en unknown
-
1985
- 1985-04-29 NO NO851692A patent/NO851692L/en unknown
-
1986
- 1986-03-03 FI FI860888A patent/FI860888A0/en not_active Application Discontinuation
- 1986-03-17 RU SU864027120A patent/RU1771536C/en active
Also Published As
Publication number | Publication date |
---|---|
RU1771536C (en) | 1992-10-23 |
NO851692L (en) | 1985-05-20 |
GR80386B (en) | 1985-01-18 |
HUT40863A (en) | 1987-02-27 |
DD228402A5 (en) | 1985-10-09 |
FI860888A (en) | 1986-03-03 |
PL249587A1 (en) | 1985-06-18 |
ATE75889T1 (en) | 1992-05-15 |
YU160684A (en) | 1987-10-31 |
HU203627B (en) | 1991-08-28 |
BR8407346A (en) | 1986-09-23 |
FI860888A0 (en) | 1986-03-03 |
PT79224A (en) | 1984-10-01 |
TR21957A (en) | 1985-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0055816B1 (en) | Electric switch operation monitoring circuitry | |
KR900006538B1 (en) | Transformerless drive circuit for field-effect transistors | |
US5103387A (en) | High voltage converter | |
CN101043138B (en) | Protection circuit for semiconductor element | |
CN100525054C (en) | Power converter | |
EP0756409B1 (en) | Spurious ting suppression device particularly for auxiliary ringers in socket telephone systems | |
US4306119A (en) | Telephone outpulsing circuit | |
PT79224B (en) | Electronic contacts and associated devices | |
CN106786461B (en) | A kind of voltage is counter to fill processing circuit | |
US4821315A (en) | Electronic contacts and associated devices | |
CA1118922A (en) | Universal signal generator for generating telephone system high level signals | |
JPH11252285A (en) | Digital line battery supply circuit without transformer | |
US4020397A (en) | Parallel transistor protection circuit | |
US5818926A (en) | Switching device for telecommunications channel | |
KR0133530B1 (en) | Driving circuit | |
JPS5853542B2 (en) | Electronic telephone circuit for subscriber lines | |
GB1490724A (en) | Complementary storage elements in integrated circuits | |
CN101166388A (en) | Backlight lamp tube short circuit and open circuit protection circuit | |
EP0596710B1 (en) | Triggering circuit for maintenance termination units | |
US4555597A (en) | Transient resistant key operated pulse generating calling device circuit | |
CN215682132U (en) | Charge pump output node discharge circuit | |
EP0107359A3 (en) | Alternating current limiting type semiconductor current circuit breaker | |
JPH023568B2 (en) | ||
CA1121926A (en) | Pulse width modulating signal generator and method | |
SU1714770A1 (en) | Push-pull voltage converter |